KR0155220B1 - 신규한 바이폴라 트랜지스터 및 그의 제조방법 - Google Patents
신규한 바이폴라 트랜지스터 및 그의 제조방법Info
- Publication number
- KR0155220B1 KR0155220B1 KR1019950000788A KR19950000788A KR0155220B1 KR 0155220 B1 KR0155220 B1 KR 0155220B1 KR 1019950000788 A KR1019950000788 A KR 1019950000788A KR 19950000788 A KR19950000788 A KR 19950000788A KR 0155220 B1 KR0155220 B1 KR 0155220B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- collector
- base
- electrode
- single crystal
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000013078 crystal Substances 0.000 claims abstract description 31
- 238000000407 epitaxy Methods 0.000 claims abstract description 21
- 239000010409 thin film Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 239000011796 hollow space material Substances 0.000 claims description 3
- 238000004943 liquid phase epitaxy Methods 0.000 claims description 3
- 125000002524 organometallic group Chemical group 0.000 claims description 3
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
Abstract
본 발명은 바이폴라 트랜지스터(bipolar transistor) 및 그의 제조 방법에 관한 것이다. 좀 더 구체적으로, 본 발명은 베이스와 콜렉터간의 정전용량이 대폭적으로 감소된 바이폴라 트랜지스터 및 선택적 에피택시 공정을 이용하여 전기 바이폴라 트랜지스터를 제조하는 방법에 관한 것이다. 본 발명의 바이폴라 트랜지스터는 선택적 에피택시 공정시 에피층의 성장을 방해하도록 단결정 기판(41) 상에 수평방향(단결정기판의 110방향)과 10°내지 40°의 각을 이루면서 유전체 박막으로 형성된 마스크(20); 전기 마스크(20)의 상부에 형성되며 베이스-콜렉터간의 정전용량을 감소시켜 주기 위한 빈 공간(31); 단결정 기판 위에 형성된 서브 콜렉터층(42), 콜렉터층(43), 베이스층(44), 에미터층(45) 및 에미터 캡층(46); 및 에미터 전극(48), 베이스 전극(49) 및 콜렉터 전극(47)을 포함하며, 마스크 형성공정, 선택적 에피택시공정, 식각 및 전극형성공정에 의해 제조되고, 본 발명에 의해 콜렉터가 절연기판 내부에 묻히지 않는 구조를 지니면서도 효과적으로 베이스-콜렉터 간의 정전용량을 대폭적으로 감소시킴으로써, 동작속도가 향상된 바이폴라 트랜지스터를 간단한 공정에 의해 제조할 수 있다는 것이 확인되었다.
Description
제1도는 일반적인 바이폴라 트랜지스터의 단면도이다.
제2도는 본 발명에 의한 마스크가 형성된 단결정 기판의 예시도이다.
제3도는 본 발명의 바이폴라 트랜지스터의 제조공정 중 에피택시 공정에 의해 제조된 단결정 기판의 단면도이다.
제4도는 본 발명의 바이폴라 트랜지스터에 대한 제조공정을 순차적으로 도시한 제조과정도이다.
제5도는 본 발명의 바이폴라 트랜지스터와 일반적인 트랜지스터의 정전용량을 비교한 그래프이다.
* 도면의 주요부분에 대한 부호의 설명
11 : 단결정 기판 12 : 서브 콜렉터층
13 : 콜렉터층 14 : 베이스층
15 : 에미터층 16 : 에미터 캡층
17 : 콜렉터 전극 18 : 에미터 전극
19 : 베이스 전극 20 : 마스크
31 : 빈 공간 32 : 꼭지점
41 : 단결정 기판 42 : 서브 콜렉터층
43 : 콜렉터층 44 : 베이스층
45 : 에미터층 46 : 에미터 캡층
47 : 콜렉터 전극 48 : 에미터 전극
49 : 베이스 전극
본 발명은 바이폴라 트랜지스터(bipolar transistor) 및 그의 제조 방법에 관한 것이다. 좀 더 구체적으로, 본 발명은 베이스와 콜렉터간의 정전용량이 대폭적으로 감소된 바이폴라 트랜지스터 및 선택적 에피택시 공정을 이용하여 전기 바이폴라 트랜지스터를 제조하는 방법에 관한 것이다.
종래의 일반적인 바이폴라 트랜지스터는 기생 정전 용량이나 기생저항 등에 의해 고속동작 특성이 제한을 받는다는 문제점을 지니고 있었다. 특히, 바이폴라 트랜지스터의 베이스와 콜렉터간의 정전용량은 속도와 전력면에서 트랜지스터의 성능과 동작에 큰 영향을 미치므로, 베이스와 콜렉터간의 정전용량을 감소시키기 위한 연구가 다수 행하여져 왔다.
종래의 바이폴라 트랜지스터는 단결정 기판 상에 에피택시 공정을 사용하여 에피층을 적층하여 제조하였으며, 이러한 종래 기술을 제1도를 참조하여 설명하면 다음과 같다:
제1도에서와 같이, 종래의 바이폴라 트랜지스터의 에피층은 단결정 기판(11) 상에 콜렉터 전극 형성을 위한 서브 콜렉터층(12), 콜렉터층(13), 베이스층(14) 및 에미터층(15)이 차례로 적층되며, 최종적으로 에미터 전극 형성을 위한 에미터 캡층(16)이 적층되어 구성되며, 전기한 에피택시 공정을 거친 후 식각과 전극 형성공정을 통하여 콜렉터 전극(17), 에미터 전극(18) 및 베이스 전극(19)이 형성된다.
그러나, 상기한 종래의 일반적인 바이폴라 트랜지스터는 베이스 전극(19) 하부의 콜렉터층(13)과 서브 콜렉터층(12)이 소자의 동작에 실제적으로 기여하지는 못하고, 불필요한 베이스-콜렉터 간의 정전용량만이 증가되어, 그 결과 소자의 성능저하 및 소자의 속도나 전력면에서 비효율적인 결과를 야기시켜 왔다.
따라서, 상기한 트랜지스터가 지닌 베이스-콜렉터 간의 정전용량을 감소시키기 위한 다수의 방법이 제안되어 왔다. 이러한, 베이스-콜렉터 간의 정전용량을 감소시키는 종래의 방법으로는 베이스 전극 하부에 산소나 중성자 이온을 임플랜트(implant)시키는 방법과 실리콘 산화막 위에 다결정 에피층을 성장하고 베이스 전극을 형성하는 방법이 있으며, 서브 콜렉터층을 절연기판 내부에 묻어 베이스 전극 하부의 정전 용량을 감소시키는 방법이 알려져 있다.
그러나, 상기한 종래의 방법은 그 공정이 복잡하고 베이스-콜렉터간의 정전용량을 효과적으로 감소시키지 못하며, 특히 서브 콜렉터가 절연기판 내부에 묻히는 구조는 전력용 소자에의 응용이 불가능하다는 문제점을 지니고 있었다.
결국, 본 발명은 상기한 종래기술의 문제점을 감안하여 안출한 것으로, 본 발명의 목적은 콜렉터가 절연기판 내부에 묻히지 않는 구조를 지니면서도 효과적으로 베이스-콜렉터 간의 정전용량을 대폭적으로 감소시킴으로써, 동작속도가 향상된 바이폴라 트랜지스터를 제공함에 있다.
본 발명의 또 다른 목적은 선택적 에피택시 공정을 이용하여 전기 바이폴라 트랜지스터를 제조하는 방법을 제공함에 있다.
상기한 본 발명의 목적을 달성하기 위한 본 발명의 바이폴라 트랜지스터는, 선택적 에피택시 공정시 에피층의 성장을 방해하도록 단결정기판 상에 수평방향(단결정기판의 110방향)과 10°내지 40°의 각을 이루면서 유전체 박막으로 형성된 마스크;
전기 마스크의 상부에 형성되며 베이스-콜렉터간의 정전용량을 감소시켜 주기 위한 빈 공간;
단결정 기판 위에 형성된 서브 콜렉터층, 콜렉터층, 베이스층, 에미터층 및 에미터 캡층; 및
에미터 전극, 베이스전극 및 콜렉터 전극 및 이를 제조하는 공정을 포함한다.
이하, 상기한 본 발명의 바이폴라 트랜지스터에 대한 구성 및 제조방법을 첨부도면을 참조하여 상세히 설명한다.
제2도는 본 발명의 바이폴라 트랜지스터 제조공정 중 선택적 에피택시 공정에 사용되는 마스크(20)가 형성된 단결정 기판(41)의 예시도로서, 단결정 기판(41)상에 실리콘 질화막, 실리콘 산화막 또는 여타의 유전체 박막을 사용하여 제2도에서 점선으로 나타낸 단결정 기판(41)의 수평방향(단결정기판의 110방향)에 대하여 10°내지 40°의 각을 이루는 줄(stripe) 형태로 마스크(20)를 형성한다. 이때, 단결정 기판으로는 GaAs기판, InP기판, GaP기판 또는 Si기판을 사용하는 것이 바람직하다. 마스크를 기판의 수평방향(단결정기판의 110방향)에 대해 10°내지 40°의 각을 이루도록 형성하는 것은 선택적 에피택시 공정시 마스크(20)상에 삼각형 모양의 빈 공간이 생성되도록 하기 위한 것이다.
상기와 같이 단결정 기판(41)상에 마스크(20)를 형성한 다음, 선택적 에피택시 공정에 의해 단결정 기판 상에 에피층을 성장시키면 마스크(20)상에는 에피층이 성장되지 않게 된다. 이때, 사용되는 에피택시 공정으로는 유기금속화학증착법(MOCVD), 분자선에피택시(MBE)공정, 기상에피택시(VPE) 공정 및 액상에피택시(LPE) 공정이 사용될 수 있다.
제3도는 상기한 선택적 에피택시 공정에 의해 제조된 단결정 기판의 단면도로서, 도시된 바와 같이, 마스크 영역 이외의 단결정 기판(41) 상에는 에피층이 성장되지만, 마스크(20)상에는 에피층이 수직으로 성장되지 못하고 축방향으로만 에피층이 성장하여 삼각형 모양의 빈 공간(31)이 형성된다. 이때, 빈 공간(31)의 꼭지점(32)의 높이는 마스크의 폭과 각도 및 에피택시 성장조건에 의존한다.
제4도는 본 발명의 바이폴라 트랜지스터에 대한 제조공정을 순차적으로 도시한 제조과정도로서, 제4(a)도에 도시된 바와 같이, 단결정 기판(41) 상에 유전체 박막을 사용하여 줄 형태의 마스크(20)를 형성한다. 이때, 마스크(20)는 실리콘 질화막이나 실리콘 산화막 등을 사용하는 것이 바람직하며, 기판(41)의 수평방향(단결정기판의 110방향)에 대해 10°내지 40°의 각을 이루도록 형성하는 것이 바람직하다. 마스크(20)를 단결정 기판(41) 사이에 형성한 다음, 선택적 에피택시 공정을 사용하여 서브 콜렉터층(42), 콜렉터층(43), 베이스층(44), 에미터층(45) 및 에미터 캡층(46)을 차례로 적층하게 되는데, 이때, 제4(b)도에 도시한 바와 같이 마스크(20)상에 삼각형 모양의 빈 공간(31)이 형성되는데, 빈 공간(31)의 꼭지점(32)이 베이스층(44)과 접촉하거나 근접하도록 빈 공간(31)을 형성하는 것이 바람직하다. 전기와 같이 빈 공간(31)을 형성한 다음, 일반적인 이종접합 바이폴라 트랜지스터의 제조방법과 동일한 식각과 전극 형성공정을 사용하여 제4(c)도와 같이, 전기각 층에 에미터 전극(41), 베이스 전극(49) 및 콜렉터 전극(47)을 형성하여 본 발명의 바이폴라 트랜지스터를 제조한다.
제4(c)도에 도시된 바와 같은 본 발명의 바이폴라 트랜지스터는 빈 공간(31)의 꼭지점(32)이 베이스층(44)과 접촉하거나 그 사이에 공핍층이 형성되도록 형성되어 베이스 전극(49) 하부의 서브 콜렉터층(42) 및 콜렉터(43)층이 콜렉터 전극(47)과 전기적으로 분리되게 되고, 따라서 베이스 전극(49) 하부의 베이스-콜렉터간 정전용량을 대폭적으로 낮출 수 있게 되어, 그 결과 트랜지스터의 고속 동작특성이 향상되게 된다.
제5도는 본 발명의 바이폴라 트랜지스터에 대한 소자 특성을 종래의 일반적인 트랜지스터의 소자특성과 비교하여 나타낸 그래프로서, 본 발명의 트랜지스터는 AlGaAs/GaAs 이종접합 바이폴라 트랜지스터이고, 사용된 기판은 반절연성 GaAs 기판이며 마스크는 실리콘 산화막을 사용하였고 기판의 수평방향(단결정기판의 110방향)에 대해 20°의 각을 이루도록 줄형태로 형성하였다. 마스크는 폭 2.5㎛, 두께 0.1㎛로 형성하였으며, 선택적 에피택시 공정으로는 유기금속 화학증착법(MOCVD)을 사용하였다. 각 층에 사용된 재료는 서브 콜렉터층이 n+-GaAs, 콜렉터층을 n-GaAs, 베이스층은 p+-GaAs, 에미터층은 N-Al0.3Ga7As이며 에미터 캡층은 n+-GaAs이며, 에미터 전극과 콜렉터 전극은 AuGe/Ni/Au이고 베이스 전극은 Au/AuZu/Au이다. 또한, 베이스와 콜렉터 간의 접합면적은 100x100㎛2이며, 베이스 전극의 면적은 50x100㎛2이었다. 제5도의 결과로부터 알 수 있는 바와 같이, 본 발명에 의해 제조된 바이폴라 트랜지스터의 베이스-콜렉터간 정전용량이 종래의 일반적인 트랜지스터의 그것에 비하여 거의 1/2 정도의 수치를 나타내어, 본 발명에 의해 베이스-콜렉터 간의 정전용량이 대폭 감소된 바이폴라 트랜지스터를 제조할 수 있음을 알 수 있었다.
본 발명의 바이폴라 트랜지스터의 구조는 상기한 본 발명의 일실시예에 국한되지 않으며, 본 발명은 이종접합 바이폴라 트랜지스터뿐 아니라, 단종접합 바이폴라 트랜지스터에서도 적용가능하다.
이상에서 상세히 설명하고 입증하였듯이, 본 발명에 의해 콜렉터가 절연기판 내부에 묻히지 않는 구조를 지니면서도 효과적으로 베이스-콜렉터간의 정전용량을 대폭적으로 감소시킴으로써, 동작모드가 향상된 바이폴라 트랜지스터를 간단한 공정에 의해 제조할 수 있다는 것이 확인되었다.
Claims (4)
- 선택적 에피택시 공정시 에피층의 성장을 방해하도록 단결정 기판(41) 상에 수평방향(단결정기판의 110°방향)과 10° 내지 40°의 각을 이루면서 유전체박막으로 형성된 마스크(20); 전기 마스크(20)상에는 상부에 형성되며 베이스-콜렉터간의 정전용량을 감소시켜 주기 위한 삼각형 모양의 빈 공간(31); 단결정 기판 위에 형성된 서브 콜렉터층(42), 콜렉터층(43), 베이스층(44), 에미터층(45) 및 에미터 캡층(46); 및 에미터 전극(48), 베이스 전극(49) 및 콜렉터 전극(47)을 포함하는 바이폴라 트랜지스터.
- (i) 단결정 기판 상에 유전체 박막을 사용하여 수평방향(단결정기판의 110°방향)과 10° 내지 40°의 각을 이루어 마스크를 형성하는 공정; (ii) 전기 마스크의 상부에 빈 공간이 형성되도록 선택적 에피택시 공정에 의해 서브 콜렉터증, 베이스층, 에미터 층 및 에미터갭층을 형성하는 공정; 및, (iii) 에미터 전극, 베이스 전극 및 콜렉터 전극을 형성하기 위한 식각 및 전극형성공정을 포함하는 바이폴라 트랜지스터 제조 방법.
- 제2항에 있어서, 단결정 기판으로는 GaAs기판, InP기판, GaP,기판 및 Si기판으로부터 선택된 1종의 기판을 사용하는 것을 특징으로 하는 바이폴라 트랜지스터의 제조방법.
- 제2항에 있어서, 선택적 에피택시 공정으로는 유기금속화학 증착법, 분자선 에피택시 공정, 기상에피택시 공정 및 액상에피택시 공정으로부터 선택된 1종을 사용하는 것을 특징으로 하는 바이폴라 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950000788A KR0155220B1 (ko) | 1995-01-18 | 1995-01-18 | 신규한 바이폴라 트랜지스터 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950000788A KR0155220B1 (ko) | 1995-01-18 | 1995-01-18 | 신규한 바이폴라 트랜지스터 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960030435A KR960030435A (ko) | 1996-08-17 |
| KR0155220B1 true KR0155220B1 (ko) | 1998-10-15 |
Family
ID=19406888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950000788A KR0155220B1 (ko) | 1995-01-18 | 1995-01-18 | 신규한 바이폴라 트랜지스터 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0155220B1 (ko) |
-
1995
- 1995-01-18 KR KR1019950000788A patent/KR0155220B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960030435A (ko) | 1996-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0206787B1 (en) | Heterojunction bipolar transistor and method of manufacturing same | |
| US5041882A (en) | Heterojunction bipolar transistor | |
| EP0177246B1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
| US5336909A (en) | Bipolar transistor with an improved collector structure | |
| KR100235568B1 (ko) | 자기 정렬된 이질 접합 바이폴라 트랜지스터 제조 방법 | |
| JP2003518776A (ja) | コレクタ−アップ・ヘテロ接合バイポーラ・トランジスタとその製造方法 | |
| JP2576828B2 (ja) | 高利得ｍｉｓトランジスタ | |
| KR0155220B1 (ko) | 신규한 바이폴라 트랜지스터 및 그의 제조방법 | |
| JP3874919B2 (ja) | 化合物半導体装置 | |
| JP2002359249A (ja) | 化合物半導体装置及びその製造方法 | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP4158683B2 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ | |
| US5523594A (en) | Heterojunction bipolar transistor | |
| KR100388489B1 (ko) | 이종접합 쌍극자 트랜지스터 및 그의 제조방법 | |
| JP2770586B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| KR960006751B1 (ko) | 이종접합 바이폴라 트랜지스터 및 그 제조방법 | |
| JP2595780B2 (ja) | 半導体装置およびその製造方法 | |
| JP3228207B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH07263460A (ja) | Ｈｂｔ型化合物半導体装置とその製造方法 | |
| KR100274148B1 (ko) | 평탄구조의 이중 이종접합 쌍극자 트랜지스터의제조방법 | |
| KR0148604B1 (ko) | 이종접합트랜지스터의 제조방법 | |
| JPS6381977A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH0575169B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040622 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |