KR0155202B1 - 단일 씨씨디를 사용한 비데오 카메라의 영상 복원 시스템 - Google Patents

단일 씨씨디를 사용한 비데오 카메라의 영상 복원 시스템

Info

Publication number
KR0155202B1
KR0155202B1 KR1019950011468A KR19950011468A KR0155202B1 KR 0155202 B1 KR0155202 B1 KR 0155202B1 KR 1019950011468 A KR1019950011468 A KR 1019950011468A KR 19950011468 A KR19950011468 A KR 19950011468A KR 0155202 B1 KR0155202 B1 KR 0155202B1
Authority
KR
South Korea
Prior art keywords
input terminal
output terminal
multiplier
signal
terminal
Prior art date
Application number
KR1019950011468A
Other languages
English (en)
Other versions
KR960043770A (ko
Inventor
백준기
나운
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950011468A priority Critical patent/KR0155202B1/ko
Priority to JP8140997A priority patent/JPH09107552A/ja
Priority to US08/644,481 priority patent/US5910818A/en
Publication of KR960043770A publication Critical patent/KR960043770A/ko
Application granted granted Critical
Publication of KR0155202B1 publication Critical patent/KR0155202B1/ko
Priority to US09/234,480 priority patent/US6088056A/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof
    • H04N23/84—Camera processing pipelines; Components thereof for processing colour signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H04N23/12—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths with one sensor only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/135—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements
    • H04N25/136—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements using complementary colours

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Color Television Image Signal Generators (AREA)
  • Processing Of Color Television Signals (AREA)
  • Studio Devices (AREA)

Abstract

이 발명은 단일 CCD를 사용한 비데오 카메라의 영상 복원 시스템에 관한 것으로, 단일 CCD를 통해 화상 처리되어 열화된 RGB 성분 신호를 입력받아 각 채널 간의 색성분 간섭을 제거하여 출력하는 간섭 제거 수단과, 상기 간섭 제거 수단으로부터 출력되는 RGB 성분 신호를 입력받아 채널 내부에서 손실된 주파수 성분을 복원하여 출력하는 주파수 복원 수단으로 이루어져 있으며, 하나의 CCD를 사용하여 광학 신호를 전기 신호로 변환 처리하는 디지탈 비데오 카메라에 있어서, CCD를 통해 감지한 신호를 처리하여 휘도 신호 및 색신호로 변환시키는 과정에서 생기는 열화 요인을 규명하고, 열화에 의한 에러를 보상하여, 열화되기 이전의 상태로 복원할 수 있는 단일 CCD를 사용한 비데오 카메라의 영상 복원 시스템에 관한 것이다.

Description

단일 CCD를 사용한 비데오 카메라의 영상 복원 시스템
제1도는 종래의 단일 CCD를 사용한 디지탈 비데오 카메라의 전체 블럭도이고,
제2도는 제1도의 카메라부의 상세 블럭도이고,
제3도는 제1도의 컬러 필터 배열을 나타낸 예시도이고,
제4도는 컬러 필터 배열을 기수 및 우수 필드로 구성한 예시도이고,
제5도는 제3도의 프레임을 기준으로 한 컬러 필터 배열을 각 화소의 위치를 고려한 RGB 성분으로 재구성한 예시도이고,
제6도는 제5도의 프레임을 기준으로 한 컬러 필터의 배열로부터 기수 필드를 재구성한 예시도이고,
제7도는 기수 필드에서 수평 및 수직 방향으로 되풀이되는 4가지의 기본 임펄스 응답을 나타낸 예시도이고,
제8도는 프레임으로부터 필드 단위로 재구성한 방법을 나타낸 예시도이고,
제9도는 이 발명의 실시 예에 따른 단일 CCD를 사용한 비데오 카메라의 영상 복원 시스템을 적용한 블럭도이고,
제10도는 제9도의 제1 간섭 제거부를 나타낸 회로도이고,
제11도는 제9도의 제2 간섭 제거부를 나타낸 회로도이고,
제12도는 제9도의 제3 간섭 제거부를 나타낸 회로도이고,
제13도는 제9도의 제1 주파수 복원부를 나타낸 회로도이고,
제14도는 제13도의 계수의 위치 구성을 나타낸 구성도이고,
제15도는 제13도의 계수값의 위치를 나타낸 구성도이다.
이 발명은 단일 씨씨디(CCD: Charge Coupled Device)를 사용한 비데오(Video) 카메라(camera)의 영상 복원 시스템(system)에 관한 것으로서, 더 상세히 말하자면, 하나의 씨씨디를 사용하여 광학 신호를 전기 신호로 변환 처리하는 디지탈(digital) 비데오 카메라에 있어서, 씨씨디를 통해 감지한 신호를 처리하여 휘도 신호 및 색 신호로 변환시키는 과정에서 생기는 열화 요인을 규명하고, 이를 보상하여, 열화되기 이전의 상태로 복원할 수 있는 단일 씨씨디를 사용한 비데오 카메라의 영상 복원 시스템에 관한 것이다.
씨씨디는 전하 결합 소자를 말하는 것으로, 빛의 신호를 전하량으로 변환하여 전기적인 신호를 출력하는 촬상 소자로 사용하는데, 이하 'CCD'로 표기하기로 한다.
일반적으로 방송용 카메라는 세 개의 CCD를 사용하여 화상 신호인 알지비(RGB: Red-Green-Blue) 신호를 각각 별도로 처리하지만, 가정용 비데오 카메라는 CCD를 하나만 사용하여 시간 분할 방식으로 제어함으로써 알지비 신호를 처리한다.
상기에서, 알지비는 RGB로 표기하기로 한다.
이하, 첨부된 도면을 참고로 하여, 종래의 단일 CCD를 사용한 비데오 카메라를 설명하기로 한다.
제1도는 종래의 단일 CCD를 사용한 디지탈 비데오 카메라의 전체 블럭도이고, 제2도는 제1도의 카메라부의 상세 블럭도이고, 제3도는 제1도의 컬러 필터(color filter) 배열을 나타낸 예시도이고, 제4도는 컬러 필터 배열을 기수 및 우수 필드로 구성한 예시도이고, 제5도는 제3도의 프레임을 기준으로 한 컬러 필터 배열을 각 화소의 위치를 고려한 RGB 성분으로 재구성한 예시도이고, 제6도는 제5도의 프레임을 기준으로 한 컬러 필터의 배열로부터 기수 필드를 재구성한 예시도이고, 제7도는 기수 필드에서 수평 및 수직 방향으로 되풀이되는 4가지의 기본 임펄스 응답을 나타낸 예시도이고, 제8도는 프레임으로부터 필드 단위로 재구성한 방법을 나타낸 예시도이다.
제1도에 도시되어 있듯이, 종래의 단일 CCD를 사용한 디지탈 비데오 카메라의 구성은, 렌즈(lens)로부터 광학적 신호를 받아들여서 텔레비젼(television) 신호를 발생하는 카메라부(10)와; 상기 카메라부(10)로부터 텔레비젼 신호를 입력받아 저장하는 브이씨알(VCR: Video Cassette Recoder)부(80)와; 상기 카메라부(10)로부터 텔레비젼 신호를 입력받아, 사용자가 눈으로 볼 수 있도록 초소형의 화면으로 출력하는 텔레비젼부(90)로 이루어져 있다.
상기 카메라부(10)의 구성은, 광학적인 신호를 전달하는 렌즈부(1)와; 상기 렌즈부(1)로부터 입력되는 광학 신호를 입력받아, 광학적인 필터링(filtering)하여 출력하는 광학적 저역통과 필터부(2)와; 상기 광학적 저역통과 필터부(2)로부터 출력되는 신호를 컬러 필터링을 하여, 해당하는 신호를 출력하는 컬러 필터 배열부(3)와; 상기 컬러 필터 배열부(3)로부터 출력되는 신호에 따라 해당하는 광학적인 에너지를 전기적인 신호로 변환하여 출력하는 CCD부(4)와; 상기 CCD부(4)로부터 출력되는 전기적인 신호를 입력받아, 잡음을 제거하고 이득을 조절하고 감마 보정을 하여 출력하는 잡음 제거 이득 조절부(5)와; 상기 잡음 제거 이득 조절부(5)로부터 출력되는 신호를 입력받아 디지탈 신호로 변환하여 출력하는 아날로그-디지탈 변환부(6)와; 상기 아날로그-디지탈 변환부(6)로부터 출력되는 신호를 입력받아 디지탈 신호 처리에 의해 휘도 신호와 색차 신호를 생성하여 출력하는 디지탈 카메라 신호 처리부(7)와; 상기 디지탈 카메라 신호 처리부(7)로부터 출력되는 휘도 신호와 색차 신호를 각각 아날로그 신호로 변환하여 출력하는 디지탈-아날로그 변환부(8)와; 상기 디지탈-아날로그 변환부(8)로부터 출력되는 신호를 합성하여 하나의 텔레비젼신호를 생성하여 출력하는 신호합성부(9)로 이루어져 있다.
제2도에 도시되어 있듯이, 상기 디지탈 카메라 신호 처리부(7)의 구성은, 상기 아날로그-디지탈 변환부(6)로부터 출력되는 신호를 검출하여 출력하는 검출부(11)와; 상기 검출부(11)로부터 출력되는 신호를 입력받아 컬러 처리를 하여 RGB 신호와 휘도 신호를 출력하는 컬러 처리부(12)와; 상기 컬러 처리부(12)로부터 출력되는 RGB 신호를 이용하여 색차 신호를 생성하여 출력하는 색차신호 생성부(13)와; 상기 컬러처리부(12)로부터 출력되는 휘도신호와 색차 신호 생성부(13)로부터 출력되는 색차 신호를 입력받아 부호화하여 출력하는 부호화부(14)와; 상기 광학적 저역통과 필터부(2)와, 컬러 필터 배열부(3)와, CCD부(4)와, 잡음 제거 이득 조절부(5)와 신호합성부(9)의 동작을 동기시키는 신호를 출력하는 신호 동기부(15)와; 외부의 타이틀 중첩용 기억 장치(18)와의 접속을 하는 기억 장치 접속부(16)와; 상기 검출부(11)와, 컬러 처리부(12)와, 색차 신호 생성부(13)와, 부호화부(14)와, 신호 동기부(15)와, 기억 장치 접속부(16)의 버스(bus)를 관리하는 버스 접속부(17)로 이루어져 있다.
상기와 같이 이루어져 있는 단일 CCD를 사용한 디지탈 비데오 카메라의 동작은 다음과 같다.
카메라부(10)는 렌즈로부터 광학적 에너지를 받아들여서 텔레비젼 신호를 생성하여 출력하고, 브이씨알부(80)는 상기 카메라부(10)에서 출력되는 텔레비젼 신호를 기록 장치에 기록하며, 텔레비젼부(90)는 상기 카메라부(10)에서 출력되는 신호를 사용자가 눈으로 볼 수 있도록 초소형의 텔레비젼 화면으로 출력한다.
상기 카메라부(10)에서 텔레비젼 신호를 생성하는 과정을 설명하면 다음과 같다.
렌즈부(1)로부터 광학적 에너지가 검출되어 입력되면 광학적 저역통과 필터부(2)는 신호를 광학적으로 필터링함으로써 잡음성분을 제거하여 출력한다.
컬러필터 배열부(3)는 단일 CCD만으로 색을 재현하기 위하여 필요한데, 그 형태는 제3도에서 보는 바와 같이 녹색과 마젠타(Magenta), 시안(Cyan), 그리고 엘로우(Yellow)의 반복으로 이루어져 있다.
상기 컬러 필터 배열부(3)는 상기 광학적 저역통과 필터부(2)로부터 출력되는 신호를 해당하는 컬러 필터링을 하여 출력한다.
CCD부(4)는 상기 컬러 필터 배열부(3)를 통과하여 입력되는 광학적인 에너지를 전기적인 신호로 변환하여 출력한다.
잡음 제거 이득 조절부(5)는 상기 CCD부(4)로부터 출력되는 전기적인 신호를 입력받아, 잡음 성분을 제거하고, 조사량에 따라 적절한 이득을 조절하며, 텔레비젼으로 출력될 때의 신호 왜곡을 고려하여 감마 보정을 하여 출력한다.
아날로그-디지탈 변환부(6)는 상기 잡음 제거 이득 조절부(5)로부터 출력되는 아날로그 신호를 입력받아 디지탈 신호로 변환하여 출력한다.
디지탈 카메라 신호 처리부(7)는 상기 아날로그-디지탈 변환부(6)로부터 출력되는 디지탈 신호를 입력받아 디지탈 신호 처리에 의해 휘도 신호와 색차 신호를 생성하여 출력한다.
제1 디지탈-아날로그 변환부(8A)와 제2 디지탈-아날로그 변환부(8B)는 각각 상기 디지탈 카메라 신호처리부(7)로부터 출력되는 휘도신호(Y)와 색차신호(C)를 각각 아나로그 신호로 변환하여 출력한다.
신호합성부(9)는 상기 디지탈-아날로그 변환부(8)로부터 출력되는 신호를 합성하여 하나의 텔레비젼 신호를 생성하여 출력한다.
그런데, 상기한 디지탈 카메라 신호 처리부(7)에서 휘도 신호(Y) 및 색차 신호(C)를 생성하는 과정을 설명하면 아래와 같다.
검출부(11)에서 상기 아날로그-디지탈 변환부(6)로부터 출력되는 신호를 검출하면, 컬러 처리부(12)는 시안과 마젠타, 옐로우, 녹색 성분들이 적당히 합성된 형태인 상기 검출부(11)로부터 출력되는 신호를 입력받아 컬러 처리를 하여 휘도 신호와 RGB 성분의 신호를 출력한다.
색차 신호 생성부(13)는 상기 컬러 처리부(12)로부터 출력되는 RGB 신호를 이용하여 색차 신호를 생성하여 출력한다.
부호화부(14)는 상기 컬러 처리부(12)로부터 출력되는 휘도 신호와 색차 신호 생성부(13)으로부터 출력되는 색차 신호를 입력받아 부호화하여 출력한다.
한편, 신호 동기부(15)는 상기 광학적 저역통과 필터부(2)와, 컬러 필터 배열부(3)와, CCD부(4)와, 잡음 제거 이득 조절부(5)와 신호합성부(9)의 동작을 동기시키는 신호를 생성하여 출력한다.
그리고, 기억 장치 접속부(16)는 회로 내의 데이타를 외부의 타이틀 중첩용 기억 장치(18)와의 접속을 하며, 버스 접속부(17)는 상기 검출부(11)와 컬러 처리부(12)와, 색차 신호 생성부(13)와, 부호화부(14)와, 신호 동기부(15)와, 기억 장치 접속부(16)와의 버스의 운용을 관리한다.
여기서, 상기 컬러 처리부(12)의 동작을 구체적으로 보면 다음과 같다.
제3도에 도시된 컬러 필터 배열에 따라서 입력된 색성분은 제3도와 같이 우수 및 기수 필드(field)의 성분으로 나뉘어지고, 이는 다시 제5도에 도시된 화소의 위치를 고려한 RGB 성분으로 표시할 수 있다.
제3도 및 제5도에서 보는 바와 같이 한 라인상에서 서로 다른 두 가지 색성분이 교대로 반복됨을 알 수 있는데, 이들을 편의상 S1및 S2성분이라 부르기로 한다.
S1및 S2성분으로부터 RGB 성분을 추출하기 위해서 다음과 같은 처리가 이루어진다.
홀수 라인과 짝수 라인 모두 아래의 식(1)과 같이 S1과 S2를 더해주면 저주파 성분의 휘도 신호(Yl)를 얻을 수 있는데, 상기 식(1)에 각 성분을 대입하면 식(2)와 같이 되고, 그것을 정리하면 식(3)과 같이 된다.
따라서, 식(4)와 같이 로우 성분의 휘도 신호(Yl)를 얻을 수 있는데, 휘도 신호(Y)와 혼합 비율이 유사하고 2차원 저역통과 필터를 통과하였기 때문에 Yl로 표기한다.
한편, S2와 S1의 차이값은 라인마다 그 성분이 달라지는데, 기수 필드의 경우에는 아래의 식(5)와 같이 계산되고, 간단히 하면 식(6)과 같이 된다.
그런데, 상기 식(6)의 값은 Cr 성분과 같음을 알 수 있고, 기수 필드의 홀수 라인에서는 Cr 성분을 구할 수 있게 되며, 아래의 식(7)과 같다.
상기에서 Cr의 갑은 '-256'에서 '255' 사이의 값을 가지며, '9'비트로 표현된다.
또, 같은 방법으로 기수 필드의 짝수 라인에서는 아래의 식(8)과 같이 계산되고, 간단히 하면 식(9)와 같이 된다.
그런데, 상기 식(9)의 값은 Cb 성분과 같음을 알 수 있고, 기수 필드의 짝수 라인에서는 Cb 성분을 구할 수 있게 되며, 아래의 식(10)과 같다.
상기에서 Cb의 값 역시 '-256'에서 '255' 사이의 값을 가지며, '9'비트로 표현된다.
RGB 매트릭스(matrix)는 여러 가지의 형태가 있는데, 여기서는 아래의 식(11)~(13)와 같은 예를 사용하기로 한다.
한편, 상기 제3도의 컬러 필터 배역부를 통과한 RGB 신호의 구성은 제5도에 도시되어 있는데, 상기에서 나타낸 컬러 필터부의 새로운 형태를 제4도의 방법으로 하여 기수 필드를 재구성한 결과가 제6도와 같이 나타난다.
상기 제6도에서 보면, 기수 필드의 (i,j)번째 화소의 Yl 성분의 식은 상기 식(4)를 사용하여 계산하는데, 아래 식(14)와 같이 된다.
기수 필드의 홀수 번째 라인에서의 Cr 성분은 S2성분에서 S1성분을 제거한 것이고, 이는 홀수번 째 열과 짝수번 째 열이 서로 다르게 계산된다.
상기 식(7)을 이용하여 홀수번 째 열의 Cr 성분을 나타내면 아래의 식(12)와 같이 된다.
그리고, 상기 식(7)을 이용하여 짝수번 째 열의 Cr 성분을 나타내면 아래의 식(16)과 같이 된다.
또, 기수 필드의 짝수번 째 라인에서의 Cb 성분도 홀수번 째 열과 짝수번 째 열이 서로 다른데, 상기의 식(10)을 사용하여 홀수번 째 열의 Cb 성분을 나타낸 것이 아래의 식(17)이고, 짝수번 째 열의 Cb 성분을 나타낸 것이 식(18)에 나타나 있다.
그런데, 여기에서 짝수번 째 라인에서는 Cr 성분이, 그리고 홀수번 째 라인에서는 Cb 성분이 존재하지 않는 것으로 처리되어, 짝수번 째 라인에서의 Cr 성분은 이전 라인의 Cr 성분을 사용하고 홀수번 째 라인에서의 Cb 성분은 다음 라인의 Cb 성분을 사용하며, 각각 아래의 식(19) 및 식(20)에 나타나 있다.
상기와 같은 방법으로 얻어진 Yl, Cr, Cb 성분으로 상기 식(11)~(13)의 방법을 사용하여 최종적인 RGB 신호를 구할 수 있다.
그런데, 상기 제4도의 기수 필드 구성을 살펴보면, 홀수번째 라인의 홀수번째 열, 홀수번째 라인의 짝수번째 열, 짝수번째 라인의 홀수번째 열, 그리고 짝수번째 라인의 짝수번째 열로 성분이 달라지는 것을 알 수 있는데, 즉, 제7도와 같은 형태로 성분의 구성이 반복되어 진다.
따라서, (1,1), (1,2), (2,1), (2,2)의 4개의 화소 위치에 대한 처리 과정만으로 영상 시스템의 임펄스(impulse) 응답을 구할 수 있다.
먼저, 기수 필드의 Yl, Cr, Cb 성분을 살펴보면 다음과 같다.
기수 필드의 Yl 성분은 아래의 식(21)~(24)와 같이 표현된다.
그리고, 기수 필드의 Cr 성분은 아래의 식(25)~(28)과 같이 표현되고, 기수 필드의 Cb 성분은 아래의 식(29)~(32)와 같이 표현된다.
이제, 상기 식(11)~(13)에 따라 기수 필드의 재구성된 RGB 성분인 G', R', B' 성분을 각각 살펴보면 다음과 같다.
즉, 기수 필드의 재구성된성분을 나타낸 것이 식 (33)~(44)이고, 기수 필드의 재구성된성분을 나타낸 것이 식 (48)~(53)이며, 기수 필드의 재구성된성분을 나타낸 것이 식 (54)~(65)이다.
상기와 같은 방법으로 재구성한 G', R', B' 신호는 프레임 단위로 구성되어 있었기 때문에 필드 단위의 신호 형태로 재구성되어야 하며, 제8도에서 필드 단위로 재구성하는 방법을 나타내었다.
상기 제8도에 도시된 바와 같이 필드 단위로 재구성하면 다음과 같이 된다.
아래의 식(66)~(69)는 재구성된 기수 필드의 R성분을 나타내고, 식(70)~(73)은 재구성된 기수 필드의 G 성분을 나타내며, 식(74)~(77)은 재구성된 기수 필드의 B 성분을 나타낸다.
그러나, 종래에 이와 같이 컬러 처리부(12)를 통해 출력되는 신호는 상기 식(66)~(77)에서 보듯이, 기수 필드의,,성분들은 채널 간의 상관 관계를 가지고 열화가 되어있기 때문에 원래의 색 성분을 정확하게 재현하는 데에 문제점이 있다.
따라서 이 발명의 목적은 상기와 같은 종래의 문제점을 해결하기 위한 것으로서, 하나의 CCD를 사용하여 광학 신호를 전기 신호로 변환 처리하는 디지탈 비데오 카메라에 있어서, CCD를 통해 감지한 신호를 처리하여 휘도 신호 및 색 신호로 변환시키는 과정에서 생기는 열화 요인을 규명하고, 열화에 의한 에러를 보상하여, 열화되기 이전의 상태로 복원할 수 있는 단일 CCD를 사용한 비데오 카메라의 영상 복원 시스템을 제공하는 데에 있다.
상기의 목적을 달성하기 위한 이 발명의 구성은 단일 CCD를 통해 화상 처리되어 열화된 RGB 신호를 입력받아 각 채널간의 색성분 간섭을 제거하여 출력하는 간섭 제거 수단과; 상기 간섭 제거 수단으로부터 출력되는 각 신호의 채널 내부에서 손실된 주파수 성분을 복원하여 출력하는 주파수 복원 수단으로 이루어져 있다.
이하, 첨부된 도면을 참고로 하여 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시 예를 설명한다.
제9도는 이 발명의 실시 예에 따른 단일 CCD를 사용한 비데오 카메라의 영상 복원 시스템을 적용한 블럭도이고, 제10도는 제9도의 제1 간섭 제거부를 나타낸 회로도이고, 제11도는 제9도의 제2 간섭 제거부를 나타낸 회로도이고, 제12도는 제9도의 제3 간섭 제거부를 나타낸 회로도이고, 제13도는 제9도의 제1 주파수 복원부를 나타낸 회로도이고, 제14도는 제13도의 계수의 위치 구성을 나타낸 구성도이고, 제15도는 제13도의 계수값의 위치를 나타낸 구성도이다.
제9도~제13도에 도시되어 있듯이 이 발명의 실시 예에 따른 단일 CCD를 사용한 비데오 카메라의 영상 복원 시스템의 구성은, 단일 CCD를 통해 화상 처리되어 열화된 RGB 성분 신호를 입력 받아 각 채널 간의 색 성분 간섭을 제거하여 출력하는 간섭 제거부(100)와; 상기 간섭 제거부(100)로부터 출력되는 RGB 성분 신호를 입력 받아 채널 내부에서 손실된 주파수 성분을 복원하여 출력하는 주파수 복원부(500)와; 상기 주파수 복원부(500)로부터 출력되는 R 성분과 G 성분의 신호를 입력받아, 교대로 선택하여 하나 씩만 출력하는 멀티플렉서(Multiplexer, 900)로 이루어져 있다.
상기 간섭 제거부(100)의 구성은, 열화된 RGB 성분의 신호를 입력받아, G 성분 및 B 성분을 이용하여 R 성분 내의 간섭 신호를 제거하여 순수한 R 성분의 신호를 출력하는 제1 간섭 제거부(200)와; 열화된 G 성분의 신호와, 간섭이 제거되고 주파수가 복원된 R 성분 및 B 성분의 신호를 입력받아, R 성분 및 B 성분을 이용하여 G 성분 내의 간섭 신호를 제거하여 순수한 G 성분의 신호를 출력하는 제2 간섭 제거부(300)와; 열화된 RGB 성분의 신호를 입력받아, R 성분 및 G 성분을 이용하여 R 성분 내의 간섭 신호를 제거하여 순수한 B 성분의 신호를 출력하는 제3 간섭 제거부(400)로 이루어져 있다.
상기 제1 간섭 제거부(200)의 구성은, 열화된 R 성분의 신호를 입력받아 각 라인 사이의 간섭을 제거하여 출력하는 R 신호 처리부(210)와; 열화된 G 성분의 신호를 입력받아 각 라인 사이의 간섭을 제거하여 출력하는 G 신호 처리부(230)와; 열화된 B 성분의 신호를 입력받아 각 라인 사이의 간섭을 제거하여 출력하는 B 신호 처리부(250)와; 상기 R 신호 처리부(210)와 G 신호 처리부(230)와 B 신호 처리부(250)로부터 출력되는 신호를 조합하여 각 라인 및 열별 간섭이 제거된 신호를 출력하는 신호 조합부(270)로 이루어져 있다.
상기 R 신호 처리부(21)의 구성은, 열화된 R 성분의 신호가 입력되는 라인 메모리(LM211)와, 열화된 R 성분의 신호가 입력되는 제1 지연기(DY211)와, 열화된 R 성분의 신호가 입력되는 제1 곱셈기(AP211)와, 상기 제1 지연기(DY211)의 출력 단자가 입력 단자로 연결되어 있는 제2 곱셈기(AP212)와 상기 라인 메모리(LM211)의 출력 단자가 입력 단자로 연결되어 있는 제2 지연기(DY212)와, 상기 제2 지연기(DY212)의 출력 단자가 입력 단자로 연결되어 있는 제3 곱셈기(AP213)와, 상기 제2 곱셈기(AP212)의 출력 단자가 제1 입력 단자로 연결되고 상기 제3 곱셈기(AP213)의 출력 단자가 제2 입력 단자로 연결되어 있는 제1 가산기(AD211)와, 상기 제1 가산기(AD211)의 출력 단자가 제1 입력 단자로 연결되고 상기 제1 곱셈기(AP211)의 출력 단자가 제2 입력 단자로 연결되어 있는 제2 가산기(AD212)와, 상기 제1 지연기(DY211)의 출력 단자가 입력 단자로 연결되어 있는 제3 지연기(DY213)와, 상기 제3 지연기(DY213)의 출력 단자가 입력 단자로 연결되어 있는 제4 곱셈기(AP214)와, 상기 제4 곱셈기(AP214)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 제1 가산기(AD211)의 출력 단자가 제2 입력 단자로 연결되어 있는 제3 가산기(AD213)와, 상기 제2 지연기(DY212)의 출력 단자가 입력 단자로 연결되어 있는 제5 곱셈기(AP215)와, 상기 제1 지연기(DY211)의 출력 단자가 입력 단자로 연결되어 있는 제6 곱셈기(AP216)와, 상기 제5 곱셈기(AP215)의 출력 단자가 제1 입력 단자로 연결되고 상기 제6 곱셈기(AP216)의 출력 단자가 제2 입력 단자로 연결되어 있는 제4 가산기(AD214)로 이루어져 있다.
상기 G 신호 처리부(230)의 구성은, 열화된 G 성분의 신호가 입력되는 라인 메모리(LM231)와, 열화된 G 성분의 신호가 입력되는 제1 곱셈기(AP231)와, 열화된 G 성분의 신호가 입력되는 제1 지연기(DY231)와, 상기 제1 지연기(DY231)의 출력 단자가 입력 단자로 연결되어 있는 제2 지연기(DY232)와 제2 지연기(DY232)의 출력 단자가 입력 단자로 연결되어 있는 제5 곱셈기(AP235)와, 상기 제1 지연기(DY231)의 출력 단자가 입력 단자로 연결되어 있는 제2 곱셈기(AP232)와, 상기 라인 메모리(LM231)의 출력 단자가 입력 단자로 연결되어 있는 제2 지연기(DY232)와, 상기 제2 지연기(DY232)의 출력 단자가 제1 입력 단자로 연결되고 상기 제2 곱셈기(AP232)의 출력 단자가 입력 단자로 연결되어 있는 제1 가산기(AD231)와, 상기 제1 지연기(DY231)의 출력 단자가 입력 단자로 연결되어 있는 제3 지연기(DY233)와, 상기 제2 지연기(DY232)의 출력 단자가 입력 단자로 연결되어 있는 제4 곱셈기(AP234)와, 상기 제3 곱셈기(AP233)의 출력 단자가 제1 입력 단자로 연결되고 제1 가산기(AD231)의 출력 단자가 제2 입력 단자로 연결되고 제4 곱셈기(AP234)의 출력 단자가 제3 입력 단자로 연결되어 있는 제2 가산기(AD232)와, 상기 제2 지연기(DY232)의 출력 단자가 입력 단자로 연결되어 있는 제4 지연기(DY234)와, 상기 제4 지연기(DY234)의 출력 단자가 입력 단자로 연결되어 있는 제6 곱셈기(AP236)와, 상기 제2 가산기(AD232)의 출력 단자가 제1 입력 단자로 연결되고 상기 제6 곱셈기(AP236)의 출력 단자가 제2 입력 단자로 반전되어 연결되는 제3 가산기(AD233)와, 상기 제4 지연기(DY234)의 출력 단자가 입력 단자로 연결되어 있는 제7 곱셈기(AP237)와, 상기 제5 곱셈기(AP235)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 제1 가산기(AD231)의 출력 단자가 제2 입력 단자로 연결되고 제7 곱셈기(AP237)의 출력 단자가 제3 입력 단자로 연결되어 있는 제4 가산기(AD234)와, 상기 라인 메모리(LM231)의 출력 단자가 입력 단자로 연결되어 있는 제8 곱셈기(AP238)와, 상기 제8 곱셈기(AP238)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 제1 곱셈기(AP231)의 출력 단자가 제2 입력 단자로 반전되어 연결되고 상기 제2 지연기(DY232)의 출력 단자가 제3 입력 단자로 연결되어 있는 제5 가산기(AD235)와, 상기 라인 메모리(LM231)의 출력 단자가 입력 단자로 연결되어 있는 제9 곱셈기(AP239)와, 상기 제9 곱셈기(AP239)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 제1 가산기(AD231)의 출력 단자가 제2 입력 단자로 연결되어 있는 제6 가산기(AD236)로 이루어져 있다.
상기 B 신호 처리부(250)의 구성은, 열화된 B 성분의 신호가 입력되는 라인 메모리(LM251)와, 열화된 B 성분의 신호가 입력되는 제1 지연기(DY251)와, 열화된 B 성분의 신호가 입력되는 제1 곱셈기(AP251)와, 상기 제1 지연기(DY251)의 출력 단자가 입력 단자로 연결되어 있는 제3 지연기(DY253)와, 상기 제3 지연기(DY253)의 출력 단자가 입력 단자로 연결되어 있는 제3 곱셈기(AP253)와, 상기 라인 메모리(LM251)의 출력 단자가 입력 단자로 연결되어 있는 제1 곱셈기(AP251)와, 상기 제1 곱셈기(AP251)의 출력 단자가 제1 입력 단자로 연결되고 제2 곱셈기(AP252)의 출력 단자가 제2 입력 단자로 연결되어 있는 제1 가산기(AD251)와, 상기 라인 메모리(LM251)의 출력 단자가 입력 단자로 연결되어 있는 제2 지연기(DY252)와, 상기 제2 지연기(DY252)의 출력 단자가 제1 입력 단자로 연결되고 상기 제1 가산기(AD251)의 출력 단자가 제2 입력 단자로 반전되어 연결되어 잇는 제2 가산기(AD252)와, 상기 제2 지연기(DY252)의 출력 단자가 입력 단자로 연결되어 있는 제4 지연기(DY254)와, 상기 제4 지연기(DY254)의 출력 단자가 입력 단자로 연결되어 있는 제4 곱셈기(AP254)와, 상기 제3 곱셈기(AP253)의 출력 단자가 제1 입력 단자로 반전되어 입력되고 상기 제2 지연기(DY252)의 출력 단자가 제2 입력 단자로 입력되고 상기 제4 곱셈기(AP254)의 출력 단자가 제3 입력 단자로 반전되어 입력되는 제3 가산기(AD253)와, 상기 라인 메모리(LM251)의 출력 단자가 입력 단자로 연결되어 있는 제5 곱셈기(AP255)와, 상기 제2 지연기(DY252)의 출력 단자가 입력 단자로 연결되어 있는 제6 곱셈기(AP256)와, 상기 제5 곱셈기(AP255)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 제6 곱셈기(AP256)의 출력 단자가 제2 입력 단자로 연결되어 있는 제4 가산기(AD254)와, 상기 제4 지연기(DY254)의 출력 단자가 입력 단자로 연결되어 있는 제7 곱셈기(AP257)와, 상기 제7 곱셈기(AP257)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 제6 곱셈기(AP256)의 출력 단자가 제2 입력 단자로 연결되어 있는 제5 가산기(AD255)로 이루어져 있다.
상기 신호 조합부(270)의 구성은, 상기 G 신호 처리부(230)의 제4 가산기(AD234)의 출력 단자가 제1 입력 단자로 연결되고 상기 B 신호 처리부(250)의 제3 가산기(AD253)의 출력 단자가 제2 입력 단자로 연결되어 있는 제1 가산기(AD271)와, 상기 R 신호 처리부(210)의 제3 가산기(AD213)의 출력 단자가 제1 입력 단자로 연결되고 상기 제1 가산기(AD271)의 출력 단자가 제2 입력 단자로 반전되어 입력되는 제2 가산기(AD272)와, 상기 R 신호 처리부(210)의 제2 가산기(AD212)의 출력 단자가 제1 입력 단자로 연결되고 상기 G 신호 처리부(230)의 제5 가산기(AD235)의 출력 단자가 제2 입력 단자로 반전되어 연결되고 상기 B 신호 처리부(250)의 출력 단자가 제2가산기(AD252)의 출력 단자가 제3 입력 단자로 반전되어 연결되어 있는 제3 가산기(AD273)와, 상기 R 신호 처리부(210)의 제4 가산기(AD214)의 출력 단자가 제1 입력 단자로 연결되고 상기 G 신호 처리부(230)의 제6 가산기(AD236)의 출력 단자가 제2 입력 단자로 반전되어 연결되고 상기 B 신호 처리부(250)의 제4 가산기 (AD254)의 출력 단자가 제3 입력 단자로 반전되어 연결되어 있는 제5 가산기와, 상기 제2 가산기(AD272)의 출력 단자가 입력 단자로 연결되어 있는 제1 곱셈기(AP271)와, 상기 제3 가산기(AD273)의 출력 단자가 입력 단자로 연결되어 있는 제2 곱셈기(AP272)와, 상기 제4 가산기(AD274)의 출력 단자가 입력 단자로 연결되어 있는 제3 곱셈기(AP273)와, 상기 제5 가산기(AD275)의 출력 단자가 입력 단자로 연결되어 있는 제4 곱셈기(AP274)로 이루어져 있다.
상기 제2 간섭 제거부(300)의 구성은, 간섭이 제거되고 주파수가 복원된 R 성분의 신호를 입력 받아 각 라인 사이의 간섭을 제거하여 출력하는 R 신호 처리부(310)와; 열화된 G 성분의 신호를 입력받아 각 라인 사이의 간섭을 제거하여 출력하는 G 신호 처리부(330)와; 간섭이 제거되고 주파수가 복원된 B 성분의 신호를 입력받아 각 라인 사이의 간섭을 제거하여 출력하는 B 신호 처리부(350)와; 상기 R 신호 처리부(310)와 G 신호 처리부(330)와 B 신호 처리부(350)로부터 출력되는 신호를 조합하여 각 라인 및 열별 간섭이 제거된 신호를 출력하는 신호 조합부(370)로 이루어져 있다.
상기 R 신호 처리부(310)의 구성은, 간섭이 제거되고 주파수가 복원된 R 성분의 신호가 입력되는 라인 메모리(LM311)와, 간섭이 제거되고 주파수가 복원된 R 성분의 신호가 입력되는 제1 지연기(DY311)와, 간섭이 제거되고 주파수가 복원된 R 성분의 신호가 제1 입력단자로 반전되어 입력되고 상기 제1 지연기(DY311)의 출력 단자가 제2 입력 단자로 연결되어 있는 제1 가산기(AD311)와, 상기 제1 지연기(DY311)의 출력 단자가 입력 단자로 연결되어 있는 제2 지연기(DY312)와, 상기 제1 지연기(DY311)의 출력 단자가 제1 입력 단자로 연결되고 상기 제2 지연기(DY312)의 출력 단자가 제2 입력 단자로 반전되어 연결되어 있는 제2 가산기(AD312)와, 상기 제1 지연기(DY311)의 출력 단자가 입력 단자로 연결되어 있는 제1 곱셈기(AP311)와, 상기 라인 메모리(LM311)의 출력 단자가 입력 단자로 연결되어 있는 제3 지연기(DY313)와, 상기 제3 지연기(DY313)의 출력 단자가 입력 단자로 연결되어 있는 제2 곱셈기(AP312)와, 상기 제1 곱셈기(AP311)의 출력 단자가 제1 입력 단자로 연결되고 상기 제2 곱셈기(AP312)의 출력 단자가 제2 입력 단자로 반전되어 입력되어 있는 제3 가산기(AD313)로 이루어져 있다.
상기 G 신호 처리부(330)의 구성은, 열화된 G 성분의 신호가 입력되는 라인 메모리(LM331)와, 열화된 G 성분의 신호가 입력되는 제1 지연기(DY331)와, 상기 제1 지연기(DY331)의 출력 단자가 입력 단자로 연결되어 있는 제2 곱셈기(AP331)와, 상기 라인 메모리(LM331)의 출력 단자가 입력 단자로 연결되어 있는 제1 곱셈기(AP331)와, 열화된 G 성분의 신호가 제1 입력 단자로 반전되어 입력되고 상기 제1 곱셈기(AP331)의 출력 단자가 제2 입력 단자로 입력되고 상기 제2 곱셈기의 출력 단자가 입력 단자로 연결되어 있는 제1 가산기(AD331)와, 상기 제1 지연기(DY331)의 출력 단자가 입력 단자로 연결되어 있는 제4 곱셈기(AP334)와, 상기 라인 메모리(LM331)의 출력 단자가 입력 단자로 연결되어 있는 제3 곱셈기(AP333)와, 상기 라인 메모리(LM331)의 출력 단자가 입력 단자로 연결되어 있는 제3 지연기(DY333)와, 상기 제4 지연기(DY334)의 출력 단자가 제1 입력 단자로 연결되고 상기 제3 곱셈기(AP333)의 출력 단자가 제2 입력 단자로 연결되고 상기 제3 지연기(DY333)의 출력 단자가 제3 입력 단자로 반전되어 연결되어 있는 제2 가산기(AD332)와, 상기 제3 지연기(DY333)의 출력 단자가 입력 단자로 연결되어 있는 제4 지연기(DY334)와, 상기 제4 지연기(DY334)의 출력 단자가 입력 단자로 연결되어 있는 제5 곱셈기(AP335)와, 상기 제4 곱셈기(AP334)의 출력 단자가 제1 입력 단자로 연결되고 상기 제3 지연기(DY333)의 출력 단자가 제2 입력 단자로 반저되어 연결되고 상기 제5 곱셈기(AP3350의 출력 단자가 제1 입력 단자로 연결되어 있는 제3 가산기(AD333)와, 상기 제4지연기(DY334)의 출력 단자가 입력 단자로 연결되어 있는 제6 곱셈기(AP336)와, 상기 제2 지연기(DY332)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 제2 곱셈기(AP332)의 출력 단자가 제2 입력 단자로 연결되고 상기 제6 곱셈기(AP336)의 출력 단자가 제3 입력 단자로 연결되어 있는 제4 가산기(AD334)로 이루어져 있다.
상기 B 신호 처리부(350)의 구성은, 간섭이 제거되고 주파수가 복원된 B 성분의 신호가 입력되는 라인 메모리(LM351)와, 간섭이 제거되고 주파수가 복원된 B 성분의 신호가 입력되는 제1 지연기(DY351)와, 간섭이 제거되고 주파수가 복원된 R 성분의 신호가 제1 입력 단자로 반전되어 입력되고 상기 라인 메모리(LM351)의 출력 단자가 제2 입력 단자로 연결되어 있는 제1 가산기(AD351)와, 상기 제1 지연기(DY351)의 출력 단자가 입력 단자로 연결되어 있는 제2 지연기(DY352)와, 상기 제1 가산기(AD351)의 출력 단자가 입력 단자로 연결되어 있는 제1 곱셈기(AP351)와, 상기 라인 메모리(LM351)의 출력 단자가 입력 단자로 연결되어 있는 제3 지연기(DY353)와, 상기 라인 메모리(LM351)의 출력 단자가 제1 입력 단자로 연결되고 상기 제3 지연기(DY353)의 출력 단자가 제2 입력 단자로 반전되어 연결되어 있는 제2 가산기(AD353)와, 상기 제3 지연기(DY353)의 출력 단자가 입력 단자로 연결되어 있는 제4 지연기(DY354)와, 상기 제3 지연기(DY353)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 제4 지연기(DY354)의 출력 단자가 제2 입력 단자로 연결되어 있는 제3 가산기(AD353)와, 상기 제2 지연기(DY352)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 제4 지연기(DY354)의 출력 단자가 제2 입력 단자로 연결되어 있는 제4 가산기(AD354)와, 상기 제4 가산기(AD354)의 출력 단자가 입력 단자로 연결되어 있는 제2 곱셈기(AP352)로 이루어져 있다.
상기 신호 조합부(370)의 구성은, 상기 R 신호 처리부(310)의 제2 가산기(AD312)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 G 신호 처리부(330)의 제4 가산기( AD334)의 출력 단자가 제2 입력 단자로 연결되고 상기 B 신호 처리부(350)의 제2 곱셈기(AP352)의 출력 단자가 제3 입력 단자로 반전되어 연결되어 있는 제1 가산기(AD371)와, 상기 R 신호 처리부(310)의 제1 가산기(AD311)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 G 신호 처리부(330)의 제1 가산기(AD331)의 출력 단자가 제2 입력 단자로 연결되고 상기 B 신호 처리부(350)의 제1 곱셈기(AP351)의 출력 단자가 제3 입력 단자로 반전되어 연결되어 있는 제2 가산기(AD372)와, 상기 R 신호 처리부(310)의 제3 가산기(AD313)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 G 신호 처리부(330)의 제3 가산기(AD333)의 출력 단자가 제2 입력 단자로 연결되고 상기 B 신호 처리부(350)의 제3 가산기(AD353)의 출력 단자가 제3 입력 단자로 반전되어 연결되어 있는 제3 가산기(AD373)와, 상기 R 신호 처리부(310)의 제3 가산기(AD312)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 G 신호 처리부(330)의 제2 가산기(AD332)의 출력 단자가 제2 입력 단자로 연결되고 상기 B 신호 처리부(350)의 제2 곱셈기(AP352)의 출력 단자가 제3 입력 단자로 반전되어 연결되어 있는 제4 가산기(AD374)와, 상기 제1 가산기(AD371)의 출력 단자가 입력 단자로 연결되어 있는 제1 곱셈기(AP371)와, 상기 제2 가산기(AD372)의 출력 단자가 입력 단자로 연결되어 있는 제2 곱셈기(AP372)와, 상기 제3 가산기(AD373)의 출력 단자가 입력 단자로 연결되어 있는 제3 곱셈기(AP373)와, 상기 제4 가산기(AD274)의 출력 단자가 입력 단자로 연결되어 있는 제4 곱셈기(AP374)로 이루어져 있다.
상기 제3 간섭 제거부(400)의 구성은, 열화된 R 성분의 신호를 입력받아 각 라인 사이의 간섭을 제거하여 출력하는 R 신호 처리부(410)와; 열화된 G 성분의 신호를 입력받아 각 라인 사이의 간섭을 제거하여 출력하는 G 신호 처리부(430)와; 열화된 B 성분의 신호를 입력받아 각 라인 사이의 간섭을 제거하여 출력하는 B 신호 처리부(450)와; 상기 R 신호 처리부(410)와 G 신호 처리부(430)와 B 신호 처리부(450)로부터 출력되는 신호를 조합하여 각 라인 및 열별 간섭이 제거된 신호를 출력하는 신호 조합부(470)로 이루어져 있다.
상기 R 신호 처리부(410)의 구성은, 열화된 R 성분의 신호가 입력되는 라인 메모리(LM411)와, 열화된 R 성분의 신호가 입력되는 제1 지연기(DY411)와, 열화된 R 성분의 신호가 제1 입력 단자로 입력되고 상기 제1 지연기(DY411)의 출력 단자가 제2 입력 단자로 반전되어 연결되어 있는 제1 가산기(AD411)와, 상기 제1 가산기(AD411)의 출력 단자가 입력 단자로 연결되어 있는 제4 곱셈기(AP414)와, 상기 제1 지연기(DY411)의 출력 단자가 입력 단자로 연결되어 있는 제2 지연기(DY412)와, 상기 제1 지연기(DY411)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 제2 지연기(DY412)의 출력 단자가 제2 입력 단자로 연결되어 있는 제4 가산기(AD414)와, 상기 제4 가산기(AD414)의 출력 단자가 입력 단자로 연결되어 있는 제3 곱셈기(AP413와, 상기 라인 메모리(LM411)의 출력 단자가 입력 단자로 연결되어 있는 제3 지연기(DY413)와, 상기 제3 지연기(DY413)의 출력 단자가 입력 단자로 연결되어 있는 제2 곱셈기(AP412)와, 상기 제1 지연기(DY411)의 출력 단자가 입력 단자로 연결되어 있는 제1 곱셈기(AP411)와, 열화된 R 성분의 신호가 제1 입력 단자로 입력되고 상기 제1 곱셈기(AP411)의 출력 단자가 제2 입력 단자로 반전되어 연결되고 상기 제2 곱셈기(AP412)의 출력 단자가 제3 입력 단자로 반전되어 연결되어 있는 제2 가산기(AD412)와, 상기 제1 곱셈기(AP411)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 제2 곱셈기(AP412)의 출력 단자가 제2 입력 단자로 반전되어 연결되고 상기 제2 지연기(DY412)의 출력 단자가 제3 입력 단자로 연결되어 있는 제3 가산기(AD413)로 이루어져 있다.
상기 G 신호 처리부(430)의 구성은, 열화된 G 성분의 신호가 입력되는 라인 메모리(LM431)와, 열화된 G 성분의 신호가 입력되는 제1 지연기(DY431)와, 열화된 R 성분의 신호가 입력되는 제1 곱셈기(AP431)와, 상기 제1 지연기(DY431)의 출력 단자가 입력 단자로 연결되어 있는 제1 곱셈기(AP431)와, 상기 제1 지연기(DY431)의 출력 단자가 입력 단자로 연결되어 있는 제2 곱셈기(AP4320와, 상기 제1 지연기(DY431)의 출력 단자가 입력 단자로 연결되어 있는 제2 지연기(DY432)와, 열화된 R 성분의 신호가 제1 입력 단자로 입력되고 상기 라인 메모리(LM431)의 출력 단자가 제2 입력 단자로 연결되고 상기 제2 곱셈기(AP432)의 출력 단자가 제3 입력 단자로 반전되어 연결되어 있는 제1 가산기(AD431)와, 상기 제1 가산기(AD431)의 출력 단자가 입력 단자로 연결되어 있는 제7 곱셈기(AP437)와, 상기 라인 메모리(LM431)의 출력 단자가 입력 단자로 연결되어 있는 제3 지연기(DY433)와, 상기 제3 지연기(DY433)의 출력 단자가 입력 단자로 연결되어 있는 제4 곱셈기(AP434)와, 열화된 G 성분의 신호가 제1 입력 단자로 입력되고 상기 제1 곱셈기(AP4310의 출력 단자가 제2 입력 단자로 반전되어 연결되고 상기 제3 곱셈기9AP433)의 출력 단자가 제3 입력 단자로 연결되고 상기 제4 곱셈기(AP434)의 출력 단자가 제4 입력 단자로 반전되어 연결되어 있는 제2 가산기(AD432)와, 상기 제3 지연기(DY433)의 출력 단자가 입력 단자로 연결되어 있는 제4 지연기(DY434)와, 상기 제2 지연기(DY432)의 출력 단자가 제1 입력 단자로 연결되고 상기 제2 곱셈기(AP432)의 출력 단자가 제2 입력 단자로 반전되어 연결되고 상기 제4 지연기(DY434)의 출력 단자가 제3 입력 단자에 연결되어 있는 제3 가산기(AD433)와, 상기 제3 가산기(AD433)의 출력 단자가 입력 단자로 연결되어 있는 제6 곱셈기(AP436)와, 상기 제4 지연기 (DY434)의 출력 단자가 입력 단자로 연결되어 있는 제5 곱셈기9AP435)와, 상기 제1 곱셈기(AP431)의 출력 단자가 제1 입력 단자로 연결되고 상기 제4 곱셈기9AP434)의 출력 단자가 제2 입력 단자로 반전되어 연결되고 상기 제5 곱셈기(AP435)의 출력 단자가 제3 입력 단자로 연결되어 있는 제5 가산기(AD435)로 이루어져 있다.
상기 B 신호 처리부(450)의 구성은, 열화된 B 성분의 신호가 입력되는 라인 메모리(LM451)와, 열화된 B 성분의 신호가 입력되는 제1 지연기(DY451)와, 열화된 B 성분의 신호가 입력되는 제1 곱셈기(AP451)와, 상기 제1 곱셈기(AP451)의 출력 단자가 제1 입력 단자로 연결되고 상기 라인 메모리(LM451)의 출력 단자가 제2 입력 단자로 연결되어 있는 제1 가산기(AD451)와, 상기 제1 가산기(AD451)의 출력 단자가 입력 단자로 연결되어 있는 제9 곱셈기(AP459)와, 열화된 B 성분의 신호가 입력되는 제2 곱셈기(AP452)와, 상기 라인 메모리(LM451)의 출력 단자가 입력 단자로 연결되어 있는 제3 곱셈기(AP453)와, 상기 라인 메모리(LM451)의 출력 단자가 입력 단자로 연결되어 있는 제3 지연기(DY453)와, 상기 제3 지연기(DY453)의 출력 단자가 입력 단자로 연결되어 있는 제4 곱셈기(AP454)와, 상기 제2 곱셈기(AP452)의 출력 단자가 제1 입력 단자로 연결되고 상기 제3 곱셈기(AP453)의 출력 단자가 제2 입력 단자로 연결되고 상기 제4 곱셈기(AP454)의 출력 단자가 제3 입력 단자로 반전되어 연결되어 있는 제2 가산기(AD452)와, 상기 제1 지연기(DY451)의 출력 단자가 입력 단자로 연결되어 있는 제2 지연기(DY452)와, 상기 제2 지연기(DY452)의 출력 단자가 입력 단자로 연결되어 있는 제5 곱셈기(AP455)와, 상기 제3 지연기(DY453)의 출력 단자가 입력 단자로 연결되어 있는 제4 지연기(DY454)와, 상기 제5 곱셈기(AP455)의 출력 단자가 제1 입력 단자로 연결되고 상기 제4 곱셈기(AP454)의 출력 단자가 제2 입력 단자로 반전되어 연결되고 상기 제6 곱셈기(AP456)의 출력 단자가 제3 입력 단자로 연결되어 있는 제3 가산기(AD453)와, 상기 제2 지연기(DY452)의 출력 단자가 입력 단자로 연결되어 있는 제7 곱셈기(AP457)와, 상기 제7 곱셈기(AP457)의 출력 단자가 제1 입력 단자로 연결되고 상기 제4 지연기(DY454)의 출력 단자가 제2 입력 단자로 반전되어 연결되어 있는 제4 가산기 (AD454)와, 상기 제4 가산기(AD454)의 출력 단자가 입력 단자로 연결되어 있는 제8 곱셈기(AP458)로 이루어져 있다.
상기 신호 조합부(470)의 구성은, 상기 R 신호 처리부(410)의 제3 곱셈기(AP413)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 G 신호 처리부(430)의 제6 곱셈기(AP416)의 출력 단자가 제2 입력 단자로 반전되어 연결되고 상기 B 신호 처리부(450)의 제8 곱셈기(AP458)의 출력 단자가 제3 입력 단자로 연결되어 있는 제1 가산기(AD471)와, 상기 R 신호 처리부(410)의 제4 곱셈기(AP414)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 G 신호 처리부(430)의 제7 곱셈기(AP437)의 출력 단자가 제2 입력 단자로 반전되어 연결되고 상기 B 신호 처리부(450)의 제9 곱셈기(AP459)의 출력 단자가 제3 입력 단자로 연결되어 있는 제2 가산기(AD472)와, 상기 R 신호 처리부(410)의 제3 가산기(AD413)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 G 신호 처리부(430)의 제5 가산기(AD435)의 출력 단자가 제2 입력 단자로 반전되어 연결되고 상기 B 신호 처리부(450)의 제3 가산기(AD453)의 출력 단자가 제3 입력 단자로 연결되어 있는 제3 가산기(AD473)와, 상기 R 신호 처리부(410)의 제2 가산기(AD412)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 G 신호 처리부(430)의 제2 가산기(AD432)의 출력 단자가 제2 입력 단자로 반전되어 연결되고 상기 B 신호 처리부(450)의 제2 가산기(AD452)의 출력 단자가 제3 입력 단자로 연결되어 있는 제4 가산기(AD474)와, 상기 제1 가산기(AD471)의 출력 단자가 입력 단자로 연결되어 있는 제1 곱셈기(AP471)와, 상기 제2 가산기(AD472)의 출력 단자가 입력 단자로 연결되어 있는 제2 곱셈기(AP472)와, 상기 제3 가산기(AD473)의 출력 단자가 입력 단자로 연결되어 있는 제3 곱셈기(AP473)와, 상기 제4 가산기(AD474)의 출력 단자가 입력 단자로 연결되어 있는 제4 곱셈기(AP474)로 이루어져 있다.
상기 주파수 복원부(500)의 구성은, 상기 제1 간섭 제거부(200)로부터 출력되는 R 성분의 신호를 입력받아, 채널 내부에서 손실된 주파수 성분을 복원하여 출력하는 제1 주파수 복원부(600)와; 상기 제2 간섭 제거부(300)로부터 출력되는 G 성분의 신호를 입력받아, 채널 내부에서 손실된 주파수 성분을 복원하여 출력하는 제2 주파수 복원부(700)와; 상기 제1 간섭 제거부(400)로부터 출력되는 B 성분의 신호를 입력받아, 채널 내부에서 손실된 주파수 성분을 복원하여 출력하는 제3 주파수 복원부(800)로 이루어져 있다.
상기 주파수 복원부(500)의 제1 주파수 복원부(600)의 출력 신호와 제3 주파수 복원부(800)의 출력 신호는 상기 간섭 제거부(100)의 제2 간섭 제거부(300)로 입력된다.
상기 제1 주파수 복원부(600)의 구성은, 상기 제1 간섭 제거부(200)의 출력 신호를 입력 받아 신호를 지연시켜 R 성분의 시간에 따른 25개의 신호를 한까번에 출력하는 신호 지연부(610)와; 상기 신호 지연부(610)으로부터 출력되는 250개의 계수 신호를 입력받아 각각에 해당하는 필터 계수를 곱하여 출력하는 계수 합성부(650)와; 상기 계수 합성부(650)로부터 출력되는 신호를 입력받아 합성하여 하나의 신호로 출력하는 복원 신호 출력부(690)로 이루어져 있다.
상기 신호 지연부(610)의 구성은, 상기 제1 간섭 제거부(200)의 출력 신호를 입력 받아 신호를 지연시키는 종속적으로 연결된 4개의 라인 메모리(LM615~LM618)로 이루어져 있는 제1 지연부(615)와; 상기 제1 간섭 제거부(200)의 출력 신호와 상기 제1 지연부(615)의 각각의 라인 메모리(LM615~LM618)의 출력 신호를 입력받아 신호를 지연시키는 병렬로 연결된 5개의 지연기(DY620~DY624)로 이루어져 있는 제2 지연부(620)와; 상기 제2 지연부(620)의 각 지연기(DY620~DY624)로부터 출력되는 신호를 입력받아 신호를 지연시키는 병렬로 연결된 5개의 지연기(DY625~DY629)로 이루어져 있는 제3 지연부(625)와; 상기 제3 지연부(625)의 각 지연기(DY625~DY629)로부터 출력되는 신호를 입력받아 신호를 지연시키는 병렬로 연결된 5개의 지연기(DY630~DY634)로 이루어져 있는 제4 지연부(630)와; 상기 제4 지연부(630)의 각 지연기(DY630~DY634)로부터 출력되는 신호를 입력받아 신호를 지연시키는 병렬로 연결된 5개의 지연기(DY635~DY639)로 이루어져 있는 제3 지연부(625)로 이루어져 있다.
상기 계수 합성부(650)의 구성은, 상기 제1 간섭 제거부(200)의 출력 신호와 상기 신호 지연부(610)의 제1 지연부(615)의 각각의 라인 메모리(LM615~LM618)의 출력 신호를 입력 받아 각각 해당하는 필터 계수를 곱하여 출력하는 5개의 승산기(MP655~MP659)로 이루어져 있는 제1 계수 합성부(655)와; 상기 신호 지연부(610)의 제2 지연부(620)의 각각의 지연기(DY620)~DY624)의 출력 신호를 입력받아 각각 해당하는 필터 계수를 곱하여 출력하는 5개의 승산기(MP660~MP664)로 이루어져 있는 제2 계수 합성부(660)와; 상기 신호 지연부(610)의 제3 지연부(625)의 각각의 지연기(DY625~DY629)의 출력 신호를 입력받아 각각 해당하는 필터 계수를 곱하여 출력하는 5개의 승산기(MP665~MP669)로 이루어져 있는 제3 계수 합성부(665)와; 상기 신호 지연부(610)의 제4 지연부(630)의 각각의 지연기(DY630~DY634)의 출력 신호를 입력받아 각각 해당하는 필터 계수를 곱하여 출력하는 5개의 승산기(MP670~MP674)로 이루어져 있는 제4 계수 합성부(670)와; 상기 신호 지연부(610)의 제5 지연부(635)의 각각의 지연기(DY635~DY639)의 출력 신호를 입력받아 각각 해당하는 필터 계수를 곱하여 출력하는 5개의 승산기(MP675~MP679)로 이루어져 있는 제5 계수 합성부(675)로 이루어져 있다.
상기 복원 신호 출력부(690)의 구성은, 상기 계수 합성부(650)의 제1 계수 합성부(655)~제5 계수 합성부(675)의 각각의 제1 승산기(MP655, MP660, MP665, MP670, MP 675)의 출력 신호를 입력받아 더하여 출력하는 제1 가산기(AD691)와; 상기 계수 합성부(650)의 제1 계수 합성부(665)~제5 계수 합성부(675)의 각각의 제2 승산기(MP656, MP661, MP666, MP671, MP676)의 출력 신호를 입력 받아 더하여 출력하는 제2 가산기(AD692)와; 상기 계수 합성부(650)의 제1 계수 합성부(665)~제5 계수 합성부(675)의 각각의 제3 승산기(MP657, MP662, MP667, MP672, MP677)의 출력 신호를 입력받아 더하여 출력하는 제3 가산기(AD693)와; 상기 계수 합성부(650)의 제1 계수 합성부(665)~제5 계수 합성부(675)의 각각의 제4 승산기(MP658, MP663, Mp668, MP673, MP678)의 출력 신호를 입력받아 더하여 출력하는 제4 가산기(AD694)와; 상기 계수 합성부(650)의 제1 계수 합성부(665)~제5 계수 합성부(675)의 각각의 제5 승산기(MP659, MP664, MP669, MP674, MP679)의 출력 신호를 입력받아 더하여 출력하는 제5 가산기(AD691)와; 상기 제1 가산기(AD691)~제5 가산기(AD695)의 출력 신호를 모두 더하여 출력하는 제6 가산기(AD691)로 이루어져 있다.
상기 제2 주파수 복원부(700)와, 제3 주파수 복원부9800)의 구성은 상기 제1 주파수 복원부(600)의 구성과 같으므로 중복을 피하기 위해 설명을 생략하기로 한다.
상기와 같이 이루어져 있는 이 발명의 동작은 다음과 같다.
단일 CCD를 통해 화상 처리되어 열화된 RGB 성분의 신호가 입력되면, 간섭 제거부(100)은 각 채널간의 간섭을 제거하여 출력하고, 주파수 복원부(500)는 상기 간섭 제거부(100)로부터 출력되는 RGB 성분 신호를 입력받아 채널 내부에서 손실된 주파수 성분을 복원하여 출력함으로써, 열화된 RGB 성분 신호의 화질을 개선한다.
더 상세히 설명하면, 제1 간섭 제거부(200)는, 상기의 식(66)~(69)에서 계산된 기수 필드의 R 성분에서 간섭 성분을 제거하기 위하여 아래의 식(78)~(81)을 이용하고, 그것을 실현한 구성이 제10도에 도시되어 있다.
제10도에 도시된 바와 같이, 제1 간섭 제거부(200)는, 입력되는 RGB 성분의 신호 중에서 G 성분의 신호와 B 성분의 신호를 제거하는데, R 신호 처리부(210)는 R 성분의 신호가 입력되면, 제1 지연기(DY211)와 제2 곱셈기(AP212)를 통과한 신호와, 라인 메모리(LM211)와 제2 지연기(DY212)와 제3 곱셈기(AP213)를 통과한 신호와 제1 지연기(DY211)와 제3 지연기(DY213)와 제4 곱셈기(AP214)를 통과한 신호를 가감산하여 R 성분의 신호를 상기 식(78)의 R 성분에 맞도록 처리한다.
또, G 신호 처리부(230)는 G 성분의 신호가 입력되면, 제1 지연기(DY231)와 제2 곱셈기(AP2320를 통과한 신호와, 제1 지연기(DY232)와 제3 지연기(DY233)와 제5 곱셈기(AP235)를 통과한 신호와, 라인 메모리(LM231)와 제2 지연기(DY232)를 통과한 신호와, 라인 메모리(LM231)와 제2 지연기(DY232)와 제4 지연기(DY234)와 제7 곱셈기(AP237)를 통과한 신호를 가감산하여 G 성분의 신호를 상기 식(78)의 G 성분에 맞도록 처리한다.
그리고, B 신호 처리부(250)는 B 성분의 신호가 입력되면, 제1 지연기(DY251)와 제3 지연기(DY253)와 제3 곱셈기(AP253)를 통과한 신호와, 라인 메모리(LM251)와 제2 지연기(DY252)와 제4 지연기(DY254)와 제4 곱셈기(AP254)를 통과한 신호를 가감산하여 B 성분의 신호를 상기 식(78)의 B 성분에 맞도록 처리한다.
신호 조합부(270)의 제1 가산기(AD271)와 제2 가산기(AP272)는 상기에서 계산된 R 신호 처리부(210)로부터 출력되는 신호에서 G 신호 처리부(230)와 B 신호 처리부(250)로부터 출력되는 신호를 감산하고, 제1 제곱기(AP271)는 그 신호의 크기를 '0.5'배하여 식(78)을 만족시키며, 그에 따라 R 성분 신호의 홀수번째 라인의 홀수번째 열의 신호를 처리한다.
같은 방법으로 각각 구성에 해당하는 지연기와, 라인 메모리, 그리고 가산기를 통하여, RGB 성분의 신호를 처리함으로써 상기 식(79)와, 식(80)과, 식(81)을 만족시키며, 그에 따라 각각 R 성분 신호의 홀수번째 라인의 짝수번째 열의 신호와, 짝수번째 라인의 홀수번째 열의 신호와, 짝수번째 라인의 짝수번째 열의 신호를 처리한다.
따라서, 제1 간섭 제거부(200)는 상기 식(78)~(81)를 만족시켜 열화된 R 성분 신호에서 간섭 성분을 제거하고, 순수한 R 성분의 신호만 출력함으로써 원래의 색성분을 재현한다.
한편, 제2 간섭 제거부(300)는, 상기의 식(70)~(73)에서 계산된 기수 필드이 G 성분에서 간섭 성분을 제거하기 위하여 아래의 식(82)~(85)를 이용하고, 그것을 실현한 구성이 제11도에 도시되어 있다.
제11도에 도시된 바와 같이, 제2 간섭 제거부9300)는, 입력되는 RGB 성분의 신호 중에서 R 성분의 신호와 B 성분의 신호를 제거하는데, R 신호 처리부(310)는 R 성분의 신호가 입력되면, 제1 지연기(DY311)를 통과한 신호와, 상기 제1 지연기(DY311)와 제2 지연기9DY312)를 통과한 신호를 가감산하여 R 성분의 신호를 상기 식(82)의 R 성분에 맞도록 처리한다.
또, G 신호 처리부9330)는 G 성분의 신호가 입력되면, 제1 지연기(DY331)와 제2 곱셈기(AP332)를 통과한 신호와, 제1 지연기(DY331)와 제2 지연기(DY332)를 통과한 신호와, 라인 메모리(LM331)와 제3 지연기(DY333)와 제4 지연기(DY334)와 제6 곱셈기(AP336)를 통과한 신호를 가감산하여 G 성분의 신호를 상기 식(82)의 G 성분에 맞도록 처리한다.
그리고, B 신호 처리부(350)는 B 성분의 신호가 입력되면, 제1 지연기(DY351)와 제2 지연기(DY352)를 통과한 신호와, 라인 메모리(LM351)와 제3 지연기(DY353)와 제4 지연기(DY354)를 통과한 신호를 가감산하고 제2 곱셈기(AP352)를 이용하여 '2'배하여 출력함으로써, B 성분의 신호를 상기 식(82)의 B 성분에 맞도록 처리한다.
신호 조합부(370)의 제1 가산기(AD371)는 상기에서 계산된 G 신호 처리부(330)로부터 출력되는 신호에서 R 신호 처리부(310)와 B 신호 처리부(250)로부터 출력되는 신호를 감산하고, 제1 곱셈기(AP371)는 그 신호의 크기를 '0.2'배하여 식(82)를 만족시키며, 그에 따라 G 성분 신호의 홀수번째 라인의 홀수번째 열의 신호를 처리한다.
같은 방법으로 각각 구성에 해당하는 지연기와, 라인 메모리, 그리고 가산기를 통하여, RGB 성분의 신호를 처리함으로써 상기 식(82)과, 식(84)와, 식(85)를 만족시키며, 그에 따라 각각 G 성분 신호의 홀수번째 라인의 짝수번째 열의 신호와, 짝수번째 라인의 홀수번째 열의 신호와, 짝수번째 라인의 짝수번째 열의 신호를 처리한다.
따라서, 제2 간섭 제거부(300)는 상기 식(82)~(85)를 만족시켜 열화된 G 성분 신호에서 간섭 성분을 제거하고, 순수한 G 성분의 신호만 출력함으로써 원래의 색 성분을 재현한다.
그리고, 제3 간섭 제거부(400)는, 상기의 식(74)~(77)에서 계산된 기수 필드의 B 성분에서 간섭 성분을 제거하기 위하여 아래의 식(86)~(89)를 이용하고, 그것을 실현한 구성이 제12도에 도시되어 있다.
제12도에 도시된 바와 같이, 제3 간섭 제거부(400)는, 입력되는 RGB 성분의 신호 중에서 R 성분의 신호와 G 성분의 신호를 제거하는데, R 신호 처리부(410)는 R 성분의 신호가 입력되면, 제1 지연기(DY411)를 통과한 신호와, 상기 제1 지연기(DY411)와 제2 지연기(DY412)를 통과한 신호를 가감산하고, 제3 곱셈기(AP413)를 통하여 '0.8'배하여, R 성분의 신호를 상기 식(86)의 R 성분에 맞도록 처리한다.
또, G 신호 처리부(430)는 G 성분의 신호가 입력되면, 제1 지연기(DY431)와 제2 곱셈기(AP432)를 통과한 신호와, 제1 지연기(DY231)와 제2 지연기(DY432)를 통과한 신호와, 라인 메모리(LM231)와 제3 지연기(DY433)와 제4 지연기(DY434)를 통과한 신호를 가감산하고 제6 곱셈기(AP436)를 통하여 '0.8'배하여 출력함으로써, G 성분의 신호를 상기 식(86)의 G 성분에 맞도록 처리한다.
그리고, B 신호 처리부9450)는 B 성분의 신호가 입력되면, 제1 지연기(DY451)와 제2 지연기(DY452)와 제7 곱셈기(AP457)를 통과한 신호와, 라인 메모리(LM451)와 제3 지연기(DY453)와 제4 지연기(DY454)를 통과한 신호를 가감산하고, 제8 곱셈기(AP458)를 통하여 '0.4'배하여 출력함으로써, B 성분의 신호를 상기 식(86)의 B 성분에 맞도록 처리한다.
신호 조합부(470)의 제1 가산기(AD471)는 상기에서 계산된 B 신호 처리부(450)로부터 출력되는 신호에서 R 신호 처리부(410)와 G 신호 처리부(410)로부터 출력되는 신호를 감산하고, 제1 곱셈기(AP471)는 그 신호의 크기를 '0.5'배하여 출력함으로써 식(86)을 만족시키며, 그에 따라 B 성분 신호의 홀수번째 라인의 홀수번째 열의 신호를 처리한다.
같은 방법으로 각각 구성에 해당하는 지연기와, 라인 메모리, 그리고 가산기를 통하여, RGB 성분의 신호를 처리함으로써 상기 식(87)과, 식(88)과, 식(89)를 만족시키며, 그에 따라 각각 B 성분 신호의 홀수번째 라인의 짝수번째 열의 신호와, 짝수번째 라인의 홀수번째 열의 신호와, 짝수번째 라인의 짝수번째 열의 신호를 처리한다.
따라서, 제3 간섭 제거부9400)는 상기 식(86)~(89)를 만족시켜 열화된 B 성분 신호에서 간섭 성분을 제거하고, 순수한 B 성분의 신호만 출력함으로써 원래의 색성분을 재현한다.
한편, 주파수 복원부(500)는 상기 간섭 제거부(100)로부터 출력되는 RGB 각각의 성분 신호를 입력받아 각각 해당하는 채널 내부에서 손실된 주파수 성분을 복원하여 출력함으로써, 열화된 RGB 성분 신호의 화질을 개선한다.
제13도에서 보면, 상기 제1 간섭 제거부9200)에서 채널간의 상관 관계가 제거되어 출력된 R 성분의 신호가 신호 지연부(610)로 입력되는데, 제2 지연부(620)의 제1 지연기(DY620)는 입력되는 신호를 1회 지연시켜 출력하고, 제3 지연부(625)의 제1 지연기(DY625)는 상기 제2 지연부9620)의 제1 지연기(DY620)로부터 출력되는 신호를 다시 지연시켜 출력하며, 제4 지연부(620)의 제1 지연기(DY630)는 상기 제3 지연부(625)의 제1 지연기(DY625)로부터 출력되는 신호를 다시 지연시켜 출력한다.
또, 제5 지연부(635)의 제1 지연기(DY635)는 상기 제4 지연부(630)의 제1 지연기(DY630)로부터 출력되는 신호를 다시 지연시켜 출력하여, 다섯 개의 시간에 따른 신호가 형성된다.
제1 지연부(615)의 제1 라인 메모리(LM615)는, 상기한 다섯 개의 지연된 신호를 전체적으로 지연시키고, 제2 지연부(620)의 제2 지연기(DY621)는 그 신호를 다시 지연시킨다.
상기와 같은 방법으로 계속 지연을 하여, 다섯 라인과 다섯 열의 지연된 신호가 동시에 존재하게 된다.
계수 합성부(650)는 상기 신호 지연부(610)로부터 출력되는 25개의 계수 신호를 입력받아 각각에 해당하는 필터 계수를 곱하여 출력하는데, 그 계수들은 제15도에 도시된 바와 같이 5×5의 형태로 이루어져 있으며, 각 행과 열마다 각각의 해당하는 크기의 값을 가지고 있다.
그리고, 상기 계수들은 제14도에 도시된 바와 같이 홀수번째 라인의 홀수번째 열, 홀수번째 라인의 짝수번째 열, 짝수번째 라인의 홀수번째 열, 짝수번째 라인의 짝수번째 열의 순서로 이루어져 있으며, 각 계수들의 값들을 나타낸 것이 아래의 표1에 나타나 있다.
복원 신호 출력부9690)의 제1 가산기(AD691)~제5 가산기(AD695)는 상기 계수 합성부(650)로부터 출력되는 신호를 입력받아 각각의 라인별로 합성하여 출력하고, 제6 가산기(AD696)는 상기 제1 가산기(AD691)~제5 가산기(AD695)로부터 출력되는 신호를 하나의 신호로 합성하여 출력한다.
따라서, 상기 제1 주파수 복원부(600)는 상기 제1 간섭 제거부(200)에서 출력된 R 성분의 신호를 더욱 선명하게 하여 출력한다.
한편, 제2 주파수 복원부(700) 및 제3 주파수 복원부(800)는 상기 제1 주파수 복원부(600)가 R 성분의 신호를 처리한 것과 같은 방법으로 각각 제2 간섭 제거부9300)와 제3 간섭 제거부(400)로부터 출력되는 G 성분의 신호와 B 성분의 신호를 각각 아래의 표2와 표3에 나타난 계수를 사용하여 처리함으로써, G 성분의 신호 및 B 성분의 신호를 더욱 선명하게 하여 출력한다.
상기 멀티플렉서(900)는 상기 제1 주파수 복원부(600)로부터 출력되는 R 성분의 신호와 제3 주파수 복원부(800)로부터 출력되는 B 성분의 신호를 시간에 따라 주기적으로 전환하여, 교대로 출력한다.
따라서, 상기와 같이 동작하는 이 발명의 효과는, 하나의 CCD를 사용하여 광학 신호를 전기 신호로 변환 처리하는 디지탈 비데오 카메라에 있어서, CCD를 통해 감지한 신호를 처리하여 휘도 신호 및 색 신호로 변환시키는 과정에서 생기는 열화 요인을 규명하고, 열화에 의한 에러를 보상하여, 열화되기 이전의 상태로 복원할 수 있는 단일 CCD를 사용한 비데오 카메라의 영상 복원 시스템을 제공하도록 한 것이다.

Claims (24)

  1. 단일 CCD를 통해 화상 처리되어 열화된 RGB 성분 신호를 입력받아 각 채널간의 색성분 간섭을 제거하여 출력하는 간섭 제거 수단(100)과; 상기 간섭 제거 수단(100)으로부터 출력되는 RGB 성분 신호를 입력받아 채널 내부에서 손실된 주파수 성분을 복원하여 출력하는 주파수 복원 수단(500)으로 이루어져 있는 것을 특징으로 하는 단일 CCD를 사용한 비데오 카메라의 영상 복원 시스템.
  2. 제1항에 있어서, 상기 간섭 제거 수단(100)의 구성은, 열화된 RGB 성분의 신호를 입력받아 G 성분 및 B 성분을 이용하여 R 성분 내의 간섭 신호를 제거하여 순수한 R 성분의 신호를 출력하는 제1 간섭 제거 수단(200)과; 열화된 G 성분의 신호와, 간섭이 제거되고 주파수가 복원된 R 성분 및 B 성분의 신호를 입력받아, R 성분 및 B 성분을 이용하여 G 성분 내의 간섭 신호를 제거하여 순수한 G 성분의 신호를 출력하는 제2 간섭 제거 수단(300)과; 열화된 RGB 성분의 신호를 입력받아, R 성분 및 G 성분을 이용하여 R 성분 내의 간섭 신호를 제거하여 순수한 B 성분의 신호를 출력하는 제3 간섭 제거 수단(400)로 이루어져 있는 것을 특징으로 하는 단일 CCD를 사용한 비데오 카메라의 영상 복원 시스템.
  3. 제2항에 있어서, 상기 제1 간섭 제거 수단(200)의 구성은, 열화된 R 성분의 신호를 입력받아 각 라인 사이의 간섭을 제거하여 출력하는 R 신호 처리 수단(210)과; 열화된 G 성분의 신호를 입력받아 각 라인 사이의 간섭을 제거하여 출력하는 G 신호 처리 수단(230)과; 열화된 B 성분의 신호를 입력받아 각 라인 사이의 간섭을 제거하여 출력하는 B 신호 처리 수단(250)과; 상기 R 신호 처리 수단(210)과 G 신호 처리 수단(230)과 B 신호 처리 수단(250)으로부터 출력되는 신호를 조합하여 각 라인 및 열별 간섭이 제거된 신호를 출력하는 신호 조합 수단(270)으로 이루어져 있는 것을 특징으로 하는 단일 CCD를 사용한 비데오 카메라의 영상 복원 시스템.
  4. 제3항에 있어서, 상기 R 신호 처리 수단(210)의 구성은, 열화된 R 성분의 신호가 입력되는 라인 메모리(LM211)와, 열화된 R 성분의 신호가 입력되는 제1 지연기(DY211)와, 열화된 R 성분의 신호가 입력되는 제1 곱셈기(AP211)와, 상기 제1 지연기(DY211)의 출력 단자가 입력 단자로 연결되어 있는 제2 곱셈기(AP212)와, 상기 라인 메모리(LM211)의 출력 단자가 입력 단자로 연결되어 있는 제2 지연기(DY212)와, 상기 제2 지연기(DY212)의 출력 단자가 입력 단자로 연결되어 있는 제3 곱셈기(AP213)와, 상기 제2 곱셈기(AP212)의 출력 단자가 제1 입력 단자로 연결되고 상기 제3 곱셈기(AP213)의 출력 단자가 제2 입력 단자로 연결되어 있는 제1 가산기(AD211)와, 상기 제1 가산기(AD211)의 출력 단자가 제1 입력 단자로 연결되고 상기 제1 곱셈기(AP211)의 출력 단자가 제2 입력 단자로 연결되어 있는 제2 가산기(AD212)와, 상기 제1 지연기(DY211)의 출력 단자가 입력 단자로 연결되어 있는 제3 지연기(DY213)와, 상기 제3 지연기(DY213)의 출력 단자가 입력 단자로 연결되어 있는 제4 곱셈기(AP214)와, 상기 제4 곱셈기(AP214)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 제1 가산기(AD211)의 출력 단자가 제2 입력 단자로 연결되어 있는 제3 가산기(AD213)와, 상기 제2 지연기(DY212)의 출력 단자가 입력 단자로 연결되어 있는 제5 곱셈기(AP215)와, 상기 제1 지연기(DY211)의 출력 단자가 입력 단자로 연결되어 있는 제6 곱셈기(AP216)와, 상기 제5 곱셈기(AP215)의 출력 단자가 제1 입력 단자로 연결되고 상기 제6 곱셈기(AP216)의 출력 단자가 제2 입력 단자로 연결되어 있는 제4 가산기(AD214)로 이루어져 있는 것을 특징으로 하는 단일 CCD를 사용한 비데오 카메라의 영상 복원 시스템.
  5. 제3항에 있어서, 상기 G 신호 처리 수단(230)의 구성은, 열화된 G 성분의 신호가 입력되는 라인 메모리(LM231)와, 열화된 G 성분의 신호가 입력되는 제1 곱셈기(AP231)와, 열화된 G 성분의 신호가 입력되는 제1 지연기(DY231)와, 상기 제1 지연기(DY231)의 출력 단자가 입력 단자로 연결되어 있는 제2 지연기(DY232)와, 상기 제2 지연기(DY232)의 출력 단자가 입력 단자로 연결되어 있는 제5 곱셈기(AP235)와, 상기 제1 지연기(DY231)의 출력 단자가 입력 단자로 연결되어 있는 제2 곱셈기(AP232)와, 상기 라인 메모리(LM231)의 출력 단자가 입력 단자로 연결되어 있는 제2 지연기(DY232)와, 상기 제2 지연기(DY232)의 출력 단자가 제1 입력 단자로 연결되고 상기 제2 곱셈기(AP232)의 출력 단자가 입력 단자로 연결되어 있는 제1 가산기(AD231)와, 상기 제1 지연기(DY231)의 출력 단자가 입력 단자로 연결되어 있는 제3 지연기(AD233)와, 상기 제2 지연기(DY232)의 출력 단자로 연결되어 있는 제4 곱셈기(AP234)와, 상기 제3 곱셈기(AP233)의 출력 단자가 제1 입력 단자로 연결되고 제1 가산기(AD231)의 출력 단자가 제2 입력 단자로 연결되고 제4 곱셈기(AP234)의 출력 단자가 제3 입력 단자로 연결되어 있는 제2 가산기(AD232)와, 상기 제2 지연기(DY232)의 출력 단자가 입력 단자로 연결되어 있는 제4 지연기(DY234)와, 상기 제4 지연기(DY234)의 출력 단자가 입력 단자로 연결되어 있는 제6 곱셈기(AP236)와, 상기 제2 가산기(AD232)의 출력 단자가 제1 입력 단자로 연결되고 상기 제6 곱셈기(AP236)의 출력 단자가 제2 입력 단자로 반전되어 연결되는 제3 가산기(AD233)와, 상기 제4 지연기(DY234)의 출력 단자가 입력 단자로 연결되어 있는 제7 곱셈기(AP237)와, 상기 제5 곱셈기(AP235)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 제1 가산기(AD231)의 출력 단자가 제2 입력 단자로 연결되고 제7 곱셈기(AP237)의 출력 단자가 제3 입력 단자로 연결되어 있는 제4 가산기(AD234)와, 상기 라인 메모리(LM231)의 출력 단자가 입력 단자로 연결되어 있는 제8 곱셈기(AP238)와, 제8 곱셈기(AP238)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 제1 곱셈기(AP231)의 출력 단자가 제2 입력 단자로 반전되어 연결되고 상기 제2 지연기(DY232)의 출력 단자가 제3 입력 단자로 연결되어 있는 제5 가산기(AD235)와, 상기 라인 메모리(LM231)의 출력 단자가 입력 단자로 연결되어 있는 제9 곱셈기(AP239)와, 상기 제9 곱셈기(AP239)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 제1 가산기(AD231)의 출력 단자가 제2 입력 단자로 연결되어 있는 제6 가산기(AD236)로 이루어져 있는 것을 특징으로 하는 단일 CCD를 사용한 비데오 카메라의 영상 복원 시스템.
  6. 제3항에 있어서, 상기 B 신호 처리 수단(250)의 구성은, 열화된 B 성분의 신호가 입력 되는 라인 메모리(LM251)와, 열화된 B 성분의 신호가 입력되는 제1 지연기(DY251)와, 열화된 B 성분의 신호가 입력되는 제1 곱셈기(AP251)와, 상기 제1 지연기(DY251)의 출력 단자가 입력 단자로 연결되어 있는 제3 지연기(DY253)와, 상기 제3 지연기(DY253)의 출력 단자가 입력 단자로 연결되어 있는 제3 곱셈기(AP253)와, 상기 라인 메모리(LM251)의 출력 단자가 입력 단자로 연결되어 있는 제1 곱셈기(AP251)와, 상기 제1 곱셈기(AP251)의 출력 단자가 제1 입력 단자로 연결되어 있는 제2 곱셈기(AP252)의 출력 단자가 제2 입력 단자로 연결되어 있는 제1 가산기(AD251)와, 상기 라인 메모리(LM251)의 출력 단자가 입력 단자로 연결되어 있는 제2 지연기(DY252)와, 상기 제2 지연기(DY252)의 출력 단자가 제1 입력 단자로 연결되고 상기 제1 가산기(AD251)의 출력 단자가 제2 입력 단자로 반전되어 연결되어 있는 제2 가산기(AD252)와, 상기 제2 지연기(DY252)의 출력 단자가 입력 단자로 연결되어 있는 제4 지연기(DY254)와, 상기 제4 지연기(DY254)의 출력 단자가 입력 단자로 연결되어 있는 제4 곱셈기(AP254)와, 상기 제3 곱셈기(AP253)의 출력 단자가 제1 입력 단자로 반전되어 입력되고 상기 제2 지연기(DY252)의 출력 단자가 제2 입력 단자로 입력되고 상기 제4 곱셈기(AP254)의 출력 단자가 제3 입력 단자로 반전되어 입력되는 제3 가산기(AD253)와, 상기 라인 메모리(LM251)의 출력 단자가 입력 단자로 연결되어 있는 제5 곱셈기(AP255)와, 상기 제2 지연기(DY252)의 출력 단자가 입력 단자로 연결되어 있는 제6 곱셈기(AP256)와, 상기 제5 곱셈기(AP255)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 제6 곱셈기(AP256)의 출력 단자가 제2 입력 단자로 연결되어 있는 제4 가산기(AD254)와, 상기 제4 지연기(DY254)의 출력 단자가 입력 단자로 연결되어 있는 제7 곱셈기(AP257)와, 상기 제7 곱셈기(AP257)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 제6 곱셈기(AP256)의 출력 단자가 제2 입력 단자로 연결되어 있는 제5 가산기(AD255)로 이루어져 있는 것을 특징으로 하는 단일 CCD를 사용한 비데오 카메라의 영상 복원 시스템.
  7. 제3항에 있어서, 상기 신호 조합 수단(270)의 구성은, 상기 G 신호 처리 수단(230)의 제4 가산기(AD234)의 출력 단자가 제1 입력 단자로 연결되고 상기 B 신호 처리 수단(250)의 제3 가산기(AD253)의 출력 단자가 제2 입력 단자로 연결되어 있는 제1 가산기(AD271)와, 상기 R 신호 처리 수단(210)의 제3 가산기(AD213)의 출력 단자가 제1 입력 단자로 연결되고 상기 제1 가산기(AD271)의 출력 단자가 제2 입력 단자로 반전되어 입력되는 제2 가산기(AD272)와, 상기 R 신호 처리 수단(210)의 제2가산기(AD212)의 출력단자가 제1입력단자로 연결되고 상기 G신호처리수단(230)의 제5 가산기(AD235)의 출력 단자가 제2 입력 단자로 반전되어 연결되고 상기 B 신호 처리 수단(250)의 출력 단자가 제2 가산기 (AD252)의 출력 단자가 제3 입력 단자로 반전되어 연결되어 있는 제3 가산기(AD273)와, 상기 R 신호 처리 수단(210)의 제4 가산기(AD214)의 출력 단자가 제1 입력 단자로 연결되고 상기 G 신호 처리 수단(230)의 제6 가산기(AD236)의 출력 단자가 제2 입력 단자로 반전되어 연결되고 상기 B 신호 처리 수단(250)의 제4 가산기(AD254)의 출력 단자가 제3 입력 단자로 반전되어 연결되어 있는 제5 가산기와, 상기 제2 가산기(AD272)의 출력 단자가 입력 단자로 연결되어 있는 제1 곱셈기(AP271)와, 상기 제3 가산기(AD273)의 출력 단자가 입력 단자로 연결되어 있는 제2 곱셈기(AP272)와, 상기 제4 가산기(AD274)의 출력 단자가 입력 단자로 연결되어 있는 제3 곱셈기(AP273)와, 상기 제5 가산기(AD275)의 출력 단자가 입력 단자로 연결되어 있는 제4 곱셈기(AP274)로 이루어져 있는 것을 특징으로 하는 단일 CCD를 사용한 비데오 카메라의 영상 복원 시스템.
  8. 제2항에 있어서, 상기 제2 간섭 제거 수단(300)의 구성은, 간섭이 제거되고 주파수가 복원된 R 성분의 신호를 입력받아 각 라인 사이의 간섭을 제거하여 출력하는 R 신호 처리 수단(310)과; 열화된 G 성분의 신호를 입력 받아 각 라인 사이의 간섭을 제거하여 출력하는 G 신호 처리 수단(330)과; 간섭이 제거되고 주파수가 복원된 B 성분의 신호를 입력받아 각 라인 사이의 간섭을 제거하여 출력하는 B 신호 처리 수단(350)과; 상기 R 신호 처리 수단(310)와 G 신호 처리 수단(330)와 B 신호 처리 수단(350)으로부터 출력되는 신호를 조합하여 각 라인 및 열별 간섭이 제거된 신호를 출력하는 신호 조합 수단(370)으로 이루어져 있는 것을 특징으로 하는 단일 CCD를 사용한 비데오 카메라의 영상 복원 시스템.
  9. 제8항에 있어서, 상기 R 신호 처리 수단(310)의 구성은, 간섭이 제거되고 주파수가 복원된 R 성분의 신호가 입력되는 라인 메모리(LM311)와, 간섭이 제거되고 주파수가 복원된 R 성분의 신호가 입력되는 제1 지연기(DY311)와, 간섭이 제거되고 주파수가 복원된 R 성분의 신호가 제1 입력 단자로 반전되어 입력되고 상기 제1 지연기(DY311)의 출력 단자가 제2 입력 단자로 연결되어 있는 제1 가산기(AD311)와, 상기 제1 지연기(DY311)의 출력 단자가 입력 단자로 연결되어 있는 제2 지연기(DY312)와, 상기 제1 지연기(DY311)의 출력 단자가 제1 입력 단자로 연결되고 상기 제2 지연기(DY312)의 출력 단자가 제2 입력 단자로 반전되어 연결되어 있는 제2 가산기(AD312)와, 상기 제1 지연기(DY311)의 출력 단자가 입력 단자로 연결되어 있는 제1 곱셈기(AP311)와, 상기 라인 메모리(LM311)의 출력 단자가 입력 단자로 연결되어 있는 제3 지연기(DY313)와, 상기 제3 지연기(DY313)의 출력 단자가 입력 단자로 연결되어 있는 제2 곱셈기(AP312)와, 상기 제1 곱셈기(AP311)의 출력 단자가 제1 입력 단자로 연결되고 상기 제2 곱셈기(AP312)의 출력 단자가 제2 입력 단자로 반전되어 입력되어 있는 제3 가산기(AD313)로 이루어져 있는 것을 특징으로 하는 단일 CCD를 사용한 비데오 카메라의 영상 복원 시스템.
  10. 제8항에 있어서, 상기 G 신호 처리 수단(330)의 구성은, 열화된 G 성분의 신호가 입력되는 라인 메모리(LM331)와, 열화된 G 성분의 신호가 입력되는 제1 지연기(DY331)와 상기 제1 지연기(DY331)의 출력 단자가 입력 단자로 연결되어 있는 제2 곱셈기(AP332)와, 상기 라인 메모리(LM331)의 출력 단자가 입력 단자로 연결되어 있는 제1 곱셈기(AP331)와, 열화된 G 성분의 신호가 제1 입력 단자로 반전되어 입력되고 상기 제1 곱셈기(AP331)의 출력 단자가 제2 입력 단자로 입력되고 상기 제2 곱셈기의 출력 단자가 입력 단자로 연결되어 있는 제1 가산기(AD331)와, 상기 제1 지연기(DY331)의 출력 단자가 입력 단자로 연결되어 있는 제4 곱셈기(AP334)와, 상기 라인 메모리(LM331)의 출력 단자가 입력 단자로 연결되어 있는 제3곱셈기(AP333)와, 상기 라인 메모리(LM331)의 출력단자가 입력단자로 연결되어 있는 제3 지연기(DY333)와, 상기 제4 지연기(DY334)의 출력 단자가 제1 입력 단자로 연결되고 상기 제3 곱셈기(AP333)의 출력 단자가 제2 입력 단자로 연결되고 상기 제3 지연기(DY333)의 출력 단자가 제3 입력 단자로 반전되어 연결되어 있는 제2 가산기(AD332)와, 상기 제3 지연기(DY333)의 출력 단자가 입력 단자로 연결되어 있는 제4 지연기(DY334)와, 상기 제4 지연기(DY334)의 출력 단자가 입력 단자로 연결되어 있는 제5 곱셈기(AP335)와, 상기 제4 곱셈기(AP334)의 출력 단자가 제1 입력 단자로 연결되고 상기 제3지연기(DY333)의 출력단자가 제2입력단자로 반전되어 연결되고 상기 제5 곱셈기(AP335)의 출력 단자가 제1 입력 단자로 연결되어 있는 제3 가산기(AD333)와, 상기 제4 지연기(DY334)의 출력 단자가 입력 단자로 연결되어 있는 제6 곱셈기(AP336)와, 상기 제2 지연기(DY332)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 제2 곱셈기(AP332)의 출력 단자가 제2 입력 단자로 연결되고 상기 제6 곱셈기(AP336)의 출력 단자가 제3 입력 단자로 연결되어 있는 제4 가산기(AD334)로 이루어져 있는 것을 특징으로 하는 단일 CCD를 사용한 비데오 카메라의 영상 복원 시스템.
  11. 제8항에 있어서, 상기 B 신호 처리 수단(350)의 구성은, 간섭이 제거되고 주파수가 복원된 B 성분의 신호가 입력되는 라인 메모리(LM351)와, 간섭이 제거되고 주파수가 복원된 B 성분의 신호가 입력되는 제1 지연기(AD351)와, 간섭이 제거되고 주파수가 복원된 R 성분의 신호가 제1 입력 단자로 반전되어 입력되고 상기 라인 메모리(LM351)의 출력 단자가 제2 입력 단자로 연결되어 있는 제1 가산기(AD351)와, 상기 제1 지연기(DY351)의 출력 단자가 입력 단자로 연결되어 있는 제2 지연기(DY352)와, 상기 제1 가산기(AD351)의 출력 단자가 입력 단자로 연결되어 있는 제1 곱셈기(AP351)와, 상기 라인 메모리(LM351)의 출력 단자가 입력 단자로 연결되어 있는 제3 지연기(DY353)와, 상기 라인 메모리(LM351)의 출력 단자가 제1 입력 단자로 연결되고 상기 제3 지연기(DY353)의 출력 단자가 제2 입력 단자로 반전되어 연결되어 있는 제2 가산기(AD353)와, 상기 제3 지연기(DY353)의 출력 단자가 입력 단자로 연결되어 있는 제4 지연기(DY354)와, 상기 제3 지연기(DY353)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 제4 지연기(DY354)의 출력 단자가 제2 입력 단자로 연결되어 있는 제3 가산기(AD353)와, 상기 제2 지연기(DY352)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 제4 지연기(DY354)의 출력 단자가 제2 입력 단자로 연결되어 있는 제4 가산기(AD354)와, 상기 제4 가산기(AD354)의 출력 단자가 입력 단자로 연결되어 있는 제2 곱셈기(AP352)로 이루어져 있는 것을 특징으로 하는 단일 CCD를 사용한 비데오 카메라의 영상 복원 시스템.
  12. 제8항에 있어서, 상기 신호 조합 수단(370)의 구성은, 상기 R 신호 처리 수단(310)의 제2 가산기(AD312)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 G 신호 처리 수단(330)의 제4 가산기(AD334)의 출력 단자가 제2 입력 단자로 연결되고 상기 B 신호 처리 수단(350)의 제2 곱셈기(AP352)의 출력 단자가 제3 입력 단자로 반전되어 연결되어 있는 제1 가산기(AD371)와, 상기 R 신호 처리 수단 (310)의 제1 가산기(AD311)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 G 신호 처리 수단(330)의 제1 가산기(AD331)의 출력 단자가 제2 입력 단자로 연결되고 상기 B 신호 처리 수단(350)의 제1 곱셈기(AP351)의 출력 단자가 제3 입력 단자로 반전되어 연결되어 있는 제2 가산기(AD372)와, 상기 R 신호 처리 수단(310)의 제3 가산기(AD313)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 G 신호 처리 수단(330)의 제3 가산기(AD333)의 출력 단자가 제2 입력 단자로 연결되고 상기 B 신호 처리 수단(350)의 제3 가산기(AD353)의 출력 단자가 제3 입력 단자로 반전되어 연결되어 있는 제3 가산기(AD373)와, 상기 R 신호 처리 수단(310)의 제3 가산기(AD312)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 G 신호 처리 수단(330)의 제2 가산기(AD332)의 출력 단자가 제2 입력 단자로 연결되고 상기 B 신호 처리 수단 (350)의 제2 곱셈기(AP352)의 출력 단자가 제3 입력 단자로 반전되어 연결되어 있는 제4 가산기(AD374)와, 상기 제1 가산기(AD371)의 출력 단자가 입력 단자로 연결되어 있는 제1 곱셈기(AP371)와, 상기 제2 가산기(AD372)의 출력 단자가 입력 단자로 연결되어 있는 제2 곱셈기(AP372)와, 상기 제3 가산기(AD373)의 출력 단자가 입력 단자로 연결되어 있는 제3 곱셈기(AP373)와, 상기 제4 가산기(AD274)의 출력단자가 입력단자로 연결되어 있는 제4곱셈기(AP374)로 이루어져 있는 것을 특징으로 하는 단일 CCD를 사용한 비데오 카메라의 영상 복원 시스템.
  13. 제3항에 있어서, 상기 제3 간섭 제거 수단(400)의 구성은, 열화된 R 성분의 신호를 입력받아 각 라인 사이의 간섭을 제거하여 출력하는 R 신호 처리 수단(410)과; 열화된 G 성분의 신호를 입력 받아 각 라인 사이의 간섭을 제거하여 출력하는 G 신호 처리 수단(430)과; 열화된 B 성분의 신호를 입력받아 각 라인 사이의 간섭을 제거하여 출력하는 B신호처리수단(450)과; 상기 R 신호 처리 수단(410)와 G 신호 처리 수단(430)와 B 신호 처리 수단(450)으로부터 출력되는 신호를 조합하여 각 라인 및 열별 간섭이 제거된 신호를 출력하는 신호 조합 수단(470)으로 이루어져 있는 것을 특징으로 하는 단일 CCD를 사용한 비데오 카메라의 영상 복원 시스템.
  14. 제13항에 있어서, 상기 R 신호 처리 수단(410)의 구성은, 열화된 R 성분의 신호가 입력되는 라인 메모리(LM411)와, 열화된 R 성분의 신호가 입력되는 제1 지연기(DY411)와 열화된 R 성분의 신호가 제1 입력 단자로 입력되고 상기 제1 지연기(DY411)의 출력 단자가 제2 입력 단자로 반전되어 연결되어 있는 제1 가산기(AD411)와, 상기 제1 가산기 (AD411)의 출력 단자가 입력 단자로 연결되어 있는 제4 곱셈기(AP414)와, 상기 제1 지연기(DY411)의 출력 단자가 입력 단자로 연결되어 있는 제2 지연기(DY412)와, 상기 제1 지연기(DY411)의 출력 단자기 제1 입력 단자로 반전되어 연결되고 상기 제2 지연기(DY412)의 출력 단자가 제2 입력 단자로 연결되어 있는 제4 가산기(AD414)와, 상기 제4 가산기(AD414)의 출력 단자가 입력 단자로 연결되어 있는 제3 곱셈기(AP413)와, 상기 라인 메모리(LM411)의 출력 단자가 입력 단자로 연결되어 있는 제3 지연기(DY413)와, 상기 제3 지연기(DY413)의 출력 단자가 입력 단자로 연결되어 있는 제2 곱셈기(AP412)와, 상기 제1 지연기(DY411)의 출력 단자가 입력 단자로 연결되어 있는 제1 곱셈기(AP411)와, 열화된 R 성분의 신호가 제1 입력단자로 입력되고 상기 제1 곱셈기(AP411)의 출력 단자가 제2입력단자로 반전되어 연결되고 상기 제2곱셈기(AP412)의 출력단자가 제3 입력 단자로 반전되어 연결되어 있는 제2 가산기(AD412)와, 상기 제1 곱셈기(AP411)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 제2 곱셈기(AP412)의 출력 단자가 제2 입력 단자로 반전되어 연결되고 상기 제2 지연기(DY412)의 출력 단자가 제3 입력 단자로 연결되어 있는 제3 가산기(AD413)로 이루어져 있는 것을 특징으로 하는 단일 CCD를 사용한 비데오 카메라의 영상 복원 시스템.
  15. 제13항에 있어서, 상기 G 신호 처리 수단(430)의 구성은, 열화된 G 성분의 신호가 입력되는 라인 메모리(LM431)와, 열화된 G 성분의 신호가 입력되는 제1 지연기(DY431)와, 열화된 R 성분의 신호가 입력되는 제1 곱셈기(AP431)와, 상기 제1 지연기(DY431)의 출력 단자가 입력 단자로 연결되어 있는 제1 곱셈기(AP431)와, 상기 제1 지연기(DY431)의 출력 단자가 입력 단자로 연결되어 있는 제2 곱셈기(AP431)와, 상기 제1 지연기(DY431)의 출력 단자가 입력 단자로 연결되어 있는 제2 지연기(DY432)와, 열화된 R 성분의 신호가 제1 입력 단자로 입력되고 상기 라인 메모리(LM431)의 출력 단자가 제2 입력 단자로 연결되고 상기 제2 곱셈기(AP432)의 출력 단자가 제3 입력 단자로 반전되어 연결되어 있는 제1 가산기(AD431)와, 상기 제1 가산기(AD431)의 출력 단자가 입력 단자로 연결되어 있는 제7 곱셈기(AP437)와, 상기 라인 메모리(LM431)의 출력 단자가 입력 단자로 연결되어 있는 제3 지연기(DY433)와, 상기 제3 지연기(DY433)의 출력 단자가 입력 단자로 연결되어 있는 제4 곱셈기(AP434)와, 열화된 G 성분의 신호가 제1 입력 단자로 입력되고 상기 제1 곱셈기(AP431)의 출력 단자가 제2 입력 단자로 반전되어 연결되고 상기 제3 곱셈기(AP433)의 출력 단자가 제3 입력 단자로 연결되고 상기 제4 곱셈기(AP434)의 출력 단자가 제4 입력 단자로 반전되어 연결되어 있는 제2 가산기(AD432)와, 상기 제3 지연기(DY433)의 출력 단자가 입력 단자로 연결되어 있는 제4 지연기(DY434)와, 상기 제2 지연기(DY432)의 출력 단자가 제1 입력 단자로 연결되고 상기 제2 곱셈기(AP432)의 출력 단자가 제2 입력 단자로 반전되어 연결되고 상기 제4 지연기(DY434)의 출력 단자가 제3 입력 단자에 연결되어 있는 제3 가산기(AD433)와, 상기 제3 가산기(AD433)의 출력 단자가 입력 단자로 연결되어 있는 제6 곱셈기(AP436)와, 상기 제4 지연기(DY434)의 출력 단자가 입력 단자로 연결되어 있는 제5 곱셈기(AP435)와, 상기 제1 곱셈기(AP431)의 출력 단자가 제1 입력 단자로 연결되고 상기 제4 곱셈기(AP434)의 출력 단자가 제2 입력 단자로 반전되어 연결되고 상기 제5 곱셈기(AP435)의 출력 단자가 제3 입력 단자로 연결되어 있는 제5 가산기(AD435)로 이루어져 있는 것을 특징으로 하는 단일 CCD를 사용한 비데오 카메라의 영상 복원 시스템.
  16. 제13항에 있어서, 상기 B 신호 처리 수단(450)의 구성은, 열화된 B 성분의 신호가 입력되는 라인 메모리(LM451)와, 열화된 B 성분의 신호가 입력되는 제1 지연기(DY451)와, 열화된 B 성분의 신호가 입력되는 제1 곱셈기(AP451)와, 상기 제1 곱셈기(AP451)의 출력 단자가 제1 입력 단자로 연결되고 상기 라인 메모리(LM451)의 출력 단자가 제2 입력 단자로 연결되어 있는 제1 가산기(AD451)와, 상기 제1 가산기(AD451)의 출력 단자가 입력 단자로 연결되어 있는 제9 곱셈기(AP459)와, 열화된 B 성분의 신호가 입력되는 제2 곱셈기(AP452)와, 상기 라인 메모리(LM451)의 출력 단자가 입력 단자로 연결되어 있는 제3 곱셈기(AP453)와, 상기 라인 메모리(LM451)의 출력 단자가 입력 단자로 연결되어 있는 제3지연기(DY453)와, 상기 제3지연기(DY453)의 출력단자가 입력단자로 연결되어 있는 제4 곱셈기(AP454)와, 상기 제2 곱셈기(AP452)의 출력 단자가 제1 입력 단자로 연결되고 상기 제3 곱셈기(AP453)의 출력 단자가 제2 입력 단자로 연결되고 상기 제4 곱셈기(AP454)의 출력 단자가 제3 입력 단자로 반전되어 연결되어 있는 제2 가산기(AD452)와, 상기 제1 지연기(DY451)의 출력 단자가 입력 단자로 연결되어 있는 제2 지연기(DY452)와, 상기 제2 지연기(DY452)의 출력 단자가 입력 단자로 연결되어 있는 제5 곱셈기(AP455)와, 상기 제3 지연기(DY453)의 출력 단자가 입력 단자로 연결되어 있는 제4 지연기(DY454)와, 상기 제5 곱셈기(AP455)의 출력 단자가 제1 입력 단자로 연결되고 상기 제4 곱셈기(AP454)의 출력 단자가 제2 입력 단자로 반전되어 연결되고 상기 제6 곱셈기(AP456)의 출력 단자가 제3 입력 단자로 연결되어 있는 제3 가산기(AD453)와, 상기 제2 지연기(DY452)의 출력 단자가 입력 단자로 연결되어 있는 제7 곱셈기(AP457)와, 상기 제7 곱셈기(AP457)의 출력 단자가 제1 입력 단자로 연결되고 상기 제4 지연기(DY454)의 출력 단자가 제2 입력 단자로 반전되어 연결되어 있는 제4 가산기(AD454)와, 상기 제4 가산기(AD454)의 출력 단자가 입력 단자로 연결되어 있는 제8 곱셈기(AP458)로 이루어져 있는 것을 특징으로 하는 단일 CCD를 사용한 비데오 카메라의 영상 복원 시스템.
  17. 제13항에 있어서, 상기 신호 조합 수단(470)의 구성은, 상기 R 신호 처리 수단(410)의 제3 곱셈기(AP413)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 G 신호 처리 수단(430)의 제6 곱셈기(AP416)의 출력 단자가 제2 입력 단자로 반전되어 연결되고 상기 B 신호 처리 수단(450)의 제8 곱셈기(AP458)의 출력 단자가 제3 입력 단자로 연결되어 있는 제1 가산기(AD471)와, 상기 R 신호 처리 수단(410)의 제4 곱셈기(AP414)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 G 신호 처리 수단(43)의 제7 곱셈기(AP437)의 출력 단자가 제2 입력 단자로 반전되어 연결되고 상기 B 신호 처리 수단(450)의 제9 곱셈기(AP459)의 출력 단자가 제3 입력 단자로 연결되어 있는 제2 가산기(AD472)와, 상기 R 신호 처리 수단(410)의 제3 가산기(AD413)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 G 신호 처리 수단(430)의 제5 가산기(AD435)의 출력 단자가 제2 입력 단자로 반전되어 연결되고 상기 B 신호 처리 수단(450)의 제3 가산기(AD453)의 출력 단자가 제3 입력 단자로 연결되어 있는 제3 가산기(AD473)와, 상기 R 신호 처리 수단(410)의 제2 가산기(AD412)의 출력 단자가 제1 입력 단자로 반전되어 연결되고 상기 G 신호 처리 수단(430)의 제2 가산기(AD432)의 출력 단자가 제2 입력 단자로 반전되어 연결되고 상기 B 신호 처리 수단(450)의 제2 가산기(AD452)의 출력 단자가 제3 입력 단자로 연결되어 있는 제4 가산기(AD474)와, 상기 제1 가산기(AD471)의 출력 단자가 입력 단자로 연결되어 있는 제1 곱셈기(AP471)와, 상기 제2 가산기(AD472)의 출력 단자가 입력 단자로 연결되어 있는 제2 곱셈기(AP472)와, 상기 제3 가산기(AD473)의 출력 단자가 입력 단자로 연결되어 있는 제3 곱셈기(AP473)와, 상기 제4 가산기(AD274)의 출력 단자가 입력 단자로 연결되어 있는 제4 곱셈기(AP474)로 이루어져 있는 것을 특징으로 하는 단일 CCD를 사용한 비데오 카메라의 영상 복원 시스템.
  18. 제1항에 있어서, 상기 주파수 복원 수단(500)의 구성은, 상기 제1 간섭 제거 수단(200)으로부터 출력되는 R 성분의 신호를 입력받아, 채널 내부에서 손실된 주파수 성분을 복원하여 출력하는 제1 주파수 복원 수단(600)과; 상기 제2 간섭 제거 수단(300)으로부터 출력되는 G 성분의 신호를 입력받아, 채널 내부에서 손실된 주파수 성분을 복원하여 출력하는 제2 주파수 복원 수단(700)과; 상기 제1 간섭 제거 수단(400)으로부터 출력되는 B 성분의 신호를 입력받아, 채널 내부에서 손실된 주파수 성분을 복원하여 출력하는 제3 주파수 복원 수단(800)으로 이루어져 있는 것을 특징으로 하는 단일 CCD를 사용한 비데오 카메라의 영상 복원 시스템.
  19. 제18항에 있어서, 제1 주파수 복원 수단(600)의 구성은, 상기 제1 간섭 제거 수단(200)의 출력 신호를 입력 받아 신호를 지연시켜 R 성분의 시간에 따른 25개의 신호를 한꺼번에 출력하는 신호 지연 수단(610)과; 상기 신호 지연 수단(610)으로부터 출력되는 25개의 신호를 입력받아 각각에 해당하는 필터 계수를 곱하여 출력하는 계수 합성 수단(650)과; 상기 계수 합성 수단(650)으로부터 출력되는 신호를 입력 받아 합성하여 하나의 신호로 출력하는 복원 신호 출력 수단(690)으로 이루어져 있는 것을 특징으로 하는 단일 CCD를 사용한 비데오 카메라의 영상 복원 시스템.
  20. 제19항에 있어서, 상기 신호 지연 수단(610)의 구성은, 상기 제1 간섭 제거 수단(200)의 출력 신호를 입력받아 신호를 지연시키는 종속적으로 연결된 4개의 라인 메모리(LM615~LM618)로 이루어져 있는 제1 지연 수단(615)과; 상기 제1 간섭 제거 수단(200)의 출력 신호와 상기 제1 지연 수단(615)의 각각의 라인 메모리(LM615~LM618)의 출력 신호를 입력받아 신호를 지연시키는 병렬로 연결된 5개의 지연기(DY620~DY624)로 이루어져 있는 제2 지연 수단(620)과; 상기 제2 지연수단(620)의 각 지연기(DY620~DY624)로부터 출력되는 신호를 입력받아 신호를 지연시키는 병렬로 연결된 5개의 지연기(DY625~DY629)로 이루어져 있는 제3 지연 수단(625)과; 상기 제3 지연 수단(625)의 각 지연기(DY625~DY629)로부터 출력되는 신호를 입력받아 신호를 지연시키는 병렬로 연결된 5개의 지연기(DY630~DY634)로 이루어져 있는 제4 지연 수단(630)과; 상기 제4 지연 수단(630)의 각 지연기(DY630~DY634)로부터 출력되는 신호를 입력받아 신호를 지연시키는 병렬로 연결된 5개의 지연기(DY635~DY639)로 이루어져 있는 제3 지연 수단(635)으로 이루어져 있는 것을 특징으로 하는 단일 CCD를 사용한 비데오 카메라의 영상 복원 시스템.
  21. 제19항에 있어서, 상기 계수 합성 수단(650)의 구성은, 상기 제1 간섭 제거 수단(200)의 출력 신호와 신호 지연 수단(610)의 제1 지연 수단(615)의 각각의 라인 메모리(LM615~LM618)이 출력 신호를 입력받아 각각 해당하는 필터 계수를 곱하여 출력하는 5개의 승산기(MP655~MP659)로 이루어져 있는 제1 계수 합성 수단(655)과; 상기 신호 지연 수단(610)의 제2 지연 수단(620)의 각각 지연기(DY620~DY624)의 출력 신호를 입력받아 각각 해당하는 필터 계수를 곱하여 출력하는 5개의 승산기(MP660~MP664)로 이루어져 있는 제2 계수 합성 수단(660)과; 상기 신호 지연 수단(610)의 제3 지연 수단(625)의 각각의 지연기(DY625~DY629)의 출력 신호를 입력받아 각각 해당하는 필터 계수를 곱하여 출력하는 5개의 승산기(MP665~MP669)로 이루어져 있는 제3 계수 합성 수단(665)과; 상기 신호 지연 수단(610)의 제4 지연 수단(630)의 각각의 지연기(DY630~DY634)의 출력 신호를 입력 받아 각각 해당하는 필터 계수를 곱하여 출력하는 5개의 승산기(MP670~MP674)로 이루어져 있는 제4 계수 합성 수단(670)과; 상기 신호 지연 수단(610)의 제5 지연 수단(635)의 각각의 지연기(DY635~DY639)의 출력 신호를 입력받아 각각 해당하는 필터 계수를 곱하여 출력하는 5개의 승산기(MP675~MP679)로 이루어져 있는 제5 계수 합성 수단(675)으로 이루어져 있는 것을 특징으로 하는 단일 CCD를 사용한 비데오 카메라의 영상 복원 시스템.
  22. 제19항에 있어서, 상기 복원 신호 출력 수단(690)의 구성은, 상기 계수 합성 수단(650)의 제1 계수 합성 수단(655)~제5 계수 합성 수단(675)의 각각의 제1 승산기(MP655, MP660, MP665, MP670, MP675)의 출력 신호를 입력받아 더하여 출력하는 제1 가산기(AD691)와; 상기 계수 합성 수단(650)의 제1 계수 합성 수단(655)~제5 계수 합성 수단(675)의 각각의 제2 승산기(MP656, MP661, MP666, MP671, MP676)의출력 신호를 입력받아 더하여 출력하는 제2 가산기(AD692)와; 상기 계수 합성 수단(650)의 제1 계수 합성 수단(655)~제5 계수 합성 수단(675)의 각각의 제3 승산기(MP657, MP662, MP667, MP672, MP677)의출력 신호를 입력받아 더하여 출력하는 제3 가산기(AD693)와; 상기 계수 합성 수단(650)의 제1 계수 합성 수단(655)~제5 계수 합성 수단(675)의 각각의 제4 승산기(MP658, MP663, MP668, MP673, MP678)의출력 신호를 입력받아 더하여 출력하는 제4 가산기(AD694)와;상기 계수 합성 수단(650)의 제1 계수 합성 수단(655)~제5 계수 합성 수단(675)의 각각의 제5 승산기(MP659, MP664, MP669, MP674, MP679)의출력 신호를 입력받아 더하여 출력하는 제5 가산기(AD695)와; 상기 제1 가산기(AD691)~제5 가산기(AD695)의 출력 신호를 모두 더하여 출력하는 제6 가산기(AD696)로 이루어져 있는 것을 특징으로 하는 단일 CCD를 사용한 비데오 카메라의 영상 복원 시스템.
  23. 제18항에 있어서, 상기 제2 주파수 복원 수단(700)의 구성은, 상기 제1 주파수 복원 수단(600)의 구성과 동일하게 이루어짐을 특징으로 하는 단일 CCD를 사용한 비데오 카메라의 영상 복원 시스템.
  24. 제18항에 있어서, 상기 제3 주파수 복원 수단(800)의 구성은, 상기 제1 주파수 복원수단(600)의 구성과 동일하게 이루어짐을 특징으로 하는 단일 CCD를 사용한 비데오 카메라의 영상 복원 시스템.
KR1019950011468A 1995-05-10 1995-05-10 단일 씨씨디를 사용한 비데오 카메라의 영상 복원 시스템 KR0155202B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950011468A KR0155202B1 (ko) 1995-05-10 1995-05-10 단일 씨씨디를 사용한 비데오 카메라의 영상 복원 시스템
JP8140997A JPH09107552A (ja) 1995-05-10 1996-05-10 単一ｃｃｄを使うビデオカメラの映像復元システム
US08/644,481 US5910818A (en) 1995-05-10 1996-05-10 Image restoration system for a single charge coupled device video camera
US09/234,480 US6088056A (en) 1995-05-10 1999-01-21 Image frequency restoration system for a single charge coupled device video camera

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950011468A KR0155202B1 (ko) 1995-05-10 1995-05-10 단일 씨씨디를 사용한 비데오 카메라의 영상 복원 시스템

Publications (2)

Publication Number Publication Date
KR960043770A KR960043770A (ko) 1996-12-23
KR0155202B1 true KR0155202B1 (ko) 1998-11-16

Family

ID=19414121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950011468A KR0155202B1 (ko) 1995-05-10 1995-05-10 단일 씨씨디를 사용한 비데오 카메라의 영상 복원 시스템

Country Status (3)

Country Link
US (2) US5910818A (ko)
JP (1) JPH09107552A (ko)
KR (1) KR0155202B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6151069A (en) 1997-11-03 2000-11-21 Intel Corporation Dual mode digital camera for video and still operation
JP4260920B2 (ja) * 1998-05-13 2009-04-30 株式会社東芝 超音波診断装置
EP1447667B1 (en) * 2001-10-29 2011-08-24 ARKRAY, Inc. Test apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4839721A (en) * 1984-08-28 1989-06-13 Polaroid Corporation Method of and apparatus for transforming color image data on the basis of an isotropic and uniform colorimetric space
JP2977232B2 (ja) * 1990-05-17 1999-11-15 キヤノン株式会社 色ずれ補正装置
IL103763A (en) * 1992-11-16 1999-03-12 Technion Res & Dev Foundation Device and method for enhancing colored figures

Also Published As

Publication number Publication date
KR960043770A (ko) 1996-12-23
US6088056A (en) 2000-07-11
US5910818A (en) 1999-06-08
JPH09107552A (ja) 1997-04-22

Similar Documents

Publication Publication Date Title
US5305096A (en) Image signal processing apparatus using color filters and an image pick-up device providing, interlaced field signals
US6373523B1 (en) CCD camera with two CCDs having mutually different color filter arrays
KR100208783B1 (ko) 영상신호강도의 래스터 주사된 샘플들을 서브-나이키스트 샘플링하는데 사용하기 위한 디지탈변조기를 가지는 비디오 신호 처리장치
EP0905975B1 (en) Solid state image pick-up apparatus
JPH0352276B2 (ko)
US20080247662A1 (en) Image Processing Device
KR19990063462A (ko) 화상 신호 처리 장치
KR0155202B1 (ko) 단일 씨씨디를 사용한 비데오 카메라의 영상 복원 시스템
WO1996001026A1 (fr) Camera video numerique et etage de conversion de format de cadre
JPH08317346A (ja) ディジタルビデオ信号変換装置及び変換方法
JP3576600B2 (ja) カラー撮像装置
FI75964B (fi) Apparat foer kamfiltrering av en sammansatt tv-signal fraon bildarea till bildarea.
JP7022544B2 (ja) 画像処理装置及び方法、及び撮像装置
JPH09252472A (ja) 固体撮像装置
JPS6370682A (ja) コンポ−ネント信号の高能率符号化装置
JP4085431B2 (ja) デジタルビデオカメラ装置及びアスペクト比変換装置
JP3505864B2 (ja) ビデオカメラ
JP3075040B2 (ja) 色信号処理装置
JPH05236442A (ja) 画像伝送装置
JP3832689B2 (ja) 映像信号処理方法及び映像信号処理装置
JP3511644B2 (ja) 固体撮像装置
JPH0474916B2 (ko)
JP2770479B2 (ja) 固体撮像装置の信号処理回路及びカラーテレビジョンカメラ装置
JP4029687B2 (ja) 固体撮像装置
JP3355975B2 (ja) 色信号処理回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 17

EXPY Expiration of term