JPH08317346A

JPH08317346A - ディジタルビデオ信号変換装置及び変換方法

Info

Publication number: JPH08317346A
Application number: JP8034412A
Authority: JP
Inventors: Tetsujiro Kondo; 哲二郎近藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-01-29
Filing date: 1996-01-29
Publication date: 1996-11-29
Anticipated expiration: 2015-07-31
Also published as: JP3072306B2

Abstract

(57)【要約】【課題】入力ディジタル画像信号より高い解像度の出
力ディジタル画像信号を生成する。【解決手段】ＲＯＭ８１〜９０には、予め基準データ
を使用して同定された係数が格納されている。この係数
は、補間しようとする画素の周辺の１０個の画素のパタ
ーン毎に決定され、格納される。パターン分類回路から
１０ビットのパターンデータｂ₁〜ｂ₁₀がＲＯＭ８１〜
９０に対してアドレス信号として供給される。ＲＯＭ８
１〜９０からパターンデータに応じて読出された係数ａ
₁〜ａ₁₀が乗算回路９１〜１００に供給され、周辺画素
データｘ₁〜ｘ₁₀と乗算される。乗算回路９１〜１００
の出力が加算回路１０１〜１０９によって加算され、加
算回路１０９から注目画素の補間値が取り出される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、入力ディジタル
画像信号を用いて入力ディジタル画像信号に存在しない
画素を生成するようにしたディジタルビデオ信号変換装
置及び変換方法に関する。

【０００２】

【従来の技術】ビデオ信号を符号化して得られるディジ
タルビデオ信号を伝送する場合、伝送帯域を狭くするた
めにサブサンプリングが用いられる。サブサンプリング
によって例えば１／２の画素の画像データが間引かれ
る。受信側には、この間引き画素を補間する補間回路が
設けられている。従来では、この補間回路として、周波
数領域で設計されたディジタルローパスフィルタが使用
されていた。

【０００３】

【発明が解決しようとする課題】周波数領域で補間フィ
ルタを設計する場合、入出力信号の周波数特性から経験
に基づく繰り返し操作が必要とされ、また、ディジタル
ビデオ信号のサンプリング周波数が違う時には、各サン
プリング周波数に応じて補間フィルタを設計することが
必要であった。従って、補間フィルタの設計が面倒であ
り、また、汎用性が乏しい欠点があった。また、輝度信
号に搬送色信号が重畳されたコンポジットカラービデオ
信号の場合、搬送色信号の位相を考慮する必要があるた
め、従来の補間フィルタは、適用が困難であった。さら
に、補間フィルタによる補間は、解像度が劣化する欠点
があった。

【０００４】従って、この発明の目的は、補間フィルタ
を用いた場合の上述した欠点が解消されたディジタルビ
デオ信号変換装置及び変換方法を提供することにある。

【０００５】

【課題を解決するための手段】この発明は、第１のディ
ジタルビデオ信号から第１のディジタルビデオ信号より
画素数の多い第２のディジタルビデオ信号を生成するデ
ィジタルビデオ信号生成装置において、生成されるべき
注目画素の周囲に存在する第１のディジタルビデオ信号
に含まれる複数の周辺画素を受け取り、その複数の周辺
画素からその注目画素のパターンを検出し、検出された
パターンを示すパターンデータを発生する手段と、基準
のデータを用いて、生成されるべき注目画素と真値との
誤差の自乗和が最小となるように、最小自乗和法により
予め定められた各パターン毎の係数群が格納された格納
手段と、パターンデータに基づいて格納手段から読み出
されたパターンデータに対応する係数群と第１のディジ
タルビデオ信号を受け取り、係数群と第１のディジタル
ビデオ信号から注目画素を生成する手段とからなること
を特徴とするディジタルビデオ信号変換装置である。ま
た、この発明は、上述のように処理を行う変換方法であ
る。

【０００６】同一のフィールド（又はフレーム）内で間
引き画素を取り囲む所定数の実在する画像データと所定
数の係数との線形１次結合で注目画素の画像データが予
測される。補間しようとする画素を取り囲む複数の実在
する画像データを用いて局所的なパターンが検出され、
このパターンに適応して補間回路の係数が択一的に設定
される。この予測された補間値と真値との誤差の自乗和
を最小にするように予め係数がパターン毎に定められ
る。この発明によるディジタルビデオ信号変換装置及び
変換方法は、局所的なパターンに応じた最適な係数が用
いられ、入力ディジタルビデオ信号より高い解像度を有
する出力ディジタルビデオ信号を得ることができる。

【０００７】

【発明の実施の形態】以下、この発明の一実施例につい
て図面を参照して説明する。この説明は、下記の項目の
順序でなされる。ａ．送信側の構成ｂ．受信側の構成ｃ．ブロック化回路ｄ．ダイナミックレンジ検出回路ｅ．量子化回路ｆ．周辺画素抽出回路ｇ．パターン分類回路ｈ．適応補間回路ｉ．変形例

【０００８】ａ．送信側の構成図１は、送信側（記録側）の構成を全体として示すもの
である。１で示す入力端子に例えばＮＴＳＣ方式のカラ
ービデオ信号が供給される。このカラービデオ信号がＡ
／Ｄ変換器２に供給され、例えば４fsc(fsc:カラーサブ
キャリア周波数）のサンプリング周波数で１サンプルが
８ビットに量子化されたディジタルカラービデオ信号が
Ａ／Ｄ変換器２から得られる。このディジタルカラービ
デオ信号がサブサンプリング回路３に供給され、サブサ
ンプリング回路３の出力信号がブロック化回路４に供給
される。サブサンプリング回路３の前段には、帯域制限
用のプリフィルタが設けられず、入力カラービデオ信号
の高域成分が失われない。

【０００９】サブサンプリング回路３において、ディジ
タルカラービデオ信号が２fsc のサンプリング周波数で
サンプリングされる。また、ブロック化回路４により、
入力ディジタルテレビジョン信号が符号化の単位である
２次元ブロック毎に連続する信号に変換される。この実
施例では、１フィールドの画面が分割されてなる１ブロ
ックが（４ライン×８画素＝３２画素）の大きさとされ
ている。

【００１０】図３は、この１ブロックを示すものであ
り、図３において、実線は、奇数フィールドのラインを
示し、破線は、偶数フィールドのラインを示す。この例
と異なり、例えば４フレームの各フレームに属する４個
の２次元領域から構成された３次元ブロックに対しても
この発明が適用できる。ブロック化回路４の前段に設け
られたサブサンプリング回路３によって、ブロック内の
画素が図４に示すように間引かれ、１ブロックの画素数
が１６画素とされる。図４において○がサブサンプリン
グされた画素を示し、×が間引かれた画素を示す。

【００１１】ブロック化回路４の出力信号がダイナミッ
クレンジ検出回路５及び遅延回路６に供給される。ダイ
ナミックレンジ検出回路５は、ブロック毎にダイナミッ
クレンジＤＲ及び最小値ＭＩＮを検出する。遅延回路６
からの画素データＰＤが減算回路７に供給され、減算回
路７において、最小値ＭＩＮが除去された画素データＰ
ＤＩが形成される。

【００１２】量子化回路８には、サブサンプリングさ
れ、減算回路７を介された最小値除去後の画素データＰ
ＤＩ及びダイナミックレンジＤＲが供給される。量子化
回路８では、ダイナミックレンジＤＲに適応して画素デ
ータＰＤＩの量子化が行われる。量子化回路８からは、
１画素データが４ビットに変換されたコード信号ＤＴが
得られる。

【００１３】この量子化回路８からのコード信号ＤＴが
フレーム化回路９に供給される。フレーム化回路９に
は、ブロック毎の付加コードとして、ダイナミックレン
ジＤＲ（８ビット）及び最小値ＭＩＮ（８ビット）が供
給される。フレーム化回路９は、コード信号ＤＴ及び上
述の付加コードに誤り訂正符号化の処理を施し、また同
期信号を付加する。フレーム化回路９の出力端子１０に
送信データが得られ、この送信データがディジタル回線
等の伝送路に送出される。ディジタルＶＴＲの場合に
は、出力信号が記録アンプ，回転トランス等を介して回
転ヘッドに供給される。

【００１４】ｂ．受信側の構成図２は、受信（又は再生）側の構成を示す。入力端子１
１からの受信データは、フレーム分解回路１２に供給さ
れる。フレーム分解回路１２により、コード信号ＤＴと
付加コードＤＲ，ＭＩＮとが分離されると共に、エラー
訂正処理がなされる。コード信号ＤＴが復号化回路１３
に供給され、ダイナミックレンジＤＲが復号化回路１３
に供給される。

【００１５】復号化回路１３は、送信側の量子化回路８
の処理と逆の処理を行う。即ち、８ビットの最小レベル
除去後のデータが代表レベルに復号され、このデータと
８ビットの最小値ＭＩＮとが加算回路１４により加算さ
れ、元の画素データが復号される。加算回路１４の出力
データがブロック分解回路１５に供給される。ブロック
分解回路１５は、送信側のブロック化回路４と逆に、ブ
ロックの順番の復号データをテレビジョン信号の走査と
同様の順番に変換するための回路である。ブロック分解
回路１５の出力信号が周辺画素抽出回路１６に供給され
る。この周辺画素抽出回路１６において、補間しようと
する間引き画素を取り囲む１０個の画素の実在する画像
データ（サブサンプルデータ）ｘ₁〜ｘ₁₀が取り出され
る。

【００１６】周辺画素抽出回路１６からのサブサンプル
データｘ₁〜ｘ₁₀がパターン分類回路１７Ａ及び遅延回
路１７Ｂに供給される。遅延回路１７Ｂの出力信号が適
応補間回路１７Ｃに供給される。パターン分類回路１７
Ａでは、周辺の１０個のサブサンプルデータが１０ビッ
トで表されるパターンデータに変換される。後述するよ
うに、１０個のサブサンプルデータの平均値が算出さ
れ、１０個のサブサンプルデータが平均値と夫々比較さ
れることにより、論理レベルの“０”又は“１”に変換
される。この１０ビットの集合がパターンデータとして
用いられる。従って、（２¹⁰＝１０２４）通りのパター
ンがありうる。パターンデータが適応補間回路１７Ｃに
供給される。

【００１７】適応補間回路１７Ｃでは、間引かれた画素
のデータが周囲のサブサンプルデータにより補間され
る。この場合、パターンデータに応じた補間がなされ
る。適応補間回路１７Ｃからのサンプリング周波数４fs
c のディジタルカラービデオ信号がＤ／Ａ変換器１８に
供給される。Ｄ／Ａ変換器１８の出力端子１９にアナロ
グカラービデオ信号が得られる。送信側でプリフィルタ
が設けられていない場合、折り返し歪が例えば輝度レベ
ルの急峻な変化の点で発生するおそれがある。この歪を
除去する回路を適応補間回路１７Ｃの出力側に接続して
も良い。

【００１８】ｃ．ブロック化回路ブロック化回路４について図５，図６及び図７を参照し
て説明する。説明の簡単のため、１フィールドの画面が
図６に示すように、（４ライン×８画素）の構成と仮定
し、この画面が破線で示すように、垂直方向に２分割さ
れ、水平方向に４分割され、（２ライン×２画素）の８
個のブロックが形成される場合について説明する。

【００１９】図５において、２１で示す入力端子に図７
Ａに示すように、（Ｔｈ₀〜Ｔｈ₃)の４ラインからなる
入力データＡが供給され、２２で示す入力端子に入力デ
ータＡと同期しているサンプリングクロックＢ（図７
Ｂ）が供給される。数字の（１〜８）がラインＴｈ₀の
サンプルデータを夫々示し、数字の（１１〜１８）がラ
インＴｈ₁のサンプルデータを夫々示し、数字の（２１
〜２８）がラインＴｈ₂のサンプルデータを夫々示し、
数字の（３１〜３８）がラインＴｈ₃のサンプルデータ
を夫々示す。入力データＡがＴｈの遅延量の遅延回路２
３及び２Ｔｓ（Ｔｓ：サンプリング周期）の遅延量の遅
延回路２４に供給される。また、サンプリングクロック
Ｂが１／２分周回路２７に供給される。

【００２０】遅延回路２４の出力信号Ｃ（図７Ｃ）がス
イッチ回路２５及び２６の一方の入力端子に夫々供給さ
れ、遅延回路２３の出力信号Ｄ（図７Ｄ）がスイッチ回
路２５及び２６の他方の入力端子に夫々供給される。ス
イッチ回路２５は、１／２分周回路２７の出力信号Ｅ
（図７Ｅ）により制御され、また、スイッチ回路２６は
パルス信号Ｅがインバータ２８により反転されたパルス
信号により制御される。スイッチ回路２５及び２６は、
２Ｔｓ毎に交互に入力信号（Ｃ又はＤ）を選択する。ス
イッチ回路２５からの出力信号Ｆが図７Ｆに示され、ス
イッチ回路２６からの出力信号Ｇが図７Ｇに示される。

【００２１】スイッチ回路２５の出力信号Ｆがスイッチ
回路２９の第１の入力端子及び４Ｔｓの遅延量を有する
遅延回路３０に供給される。スイッチ回路２６の出力信
号Ｇが２Ｔｓの遅延量を有する遅延回路３１に供給され
る。遅延回路３０の出力信号Ｈ（図７Ｈ）がスイッチ回
路２９の第３の入力端子に供給される。遅延回路３１の
出力信号Ｉ（図７Ｉ）がスイッチ回路２９の第２の入力
端子及び４Ｔｓの遅延量を有する遅延回路３２に供給さ
れる。遅延回路３２の出力信号Ｊ（図７Ｊ）がスイッチ
回路２９の第４の入力端子に供給される。

【００２２】１／２分周回路３３には、１／２分周回路
２７の出力信号が供給され、出力信号Ｋ（図７Ｋ）が形
成される。この信号Ｋによってスイッチ回路２９が制御
され、４Ｔｓ毎に第１，第２，第３及び第４の入力端子
が順次選択される。従って、スイッチ回路２９から出力
端子３４に取り出される信号Ｌは、図７Ｌに示すものと
なる。つまり、データのフィールド毎の順序がブロック
毎の順序（例えば１→２→１１→１２）に変換される。
勿論、１フィールドの実際の画素数は、図６に示される
例と異なってはるかに多いが、上述と同様の走査変換に
よって、図３に示すブロック毎の順序に変換される。

【００２３】ｄ．ダイナミックレンジ検出回路図８は、ダイナミックレンジ検出回路３の一例の構成を
示す。４１で示される入力端子には、ブロック化回路４
から前述のように、１ブロック毎に符号化が必要な領域
の画像データが順次供給される。この入力端子４１から
の画素データは、選択回路４２及び選択回路４３に供給
される。一方の選択回路４２は、ディジタルカラービデ
オ信号の画素データとラッチ４４の出力データとの間
で、よりレベルの大きい方を選択して出力する。他方の
選択回路４３は、入力ディジタルカラービデオ信号の画
素データとラッチ４５の出力データとの間で、よりレベ
ルの小さい方を選択して出力する。

【００２４】選択回路４２の出力データが減算回路４６
に供給されると共に、ラッチ４４に取り込まれる。選択
回路４３の出力データが減算回路４６及びラッチ４８に
供給されると共に、ラッチ４５に取り込まれる。ラッチ
４４及び４５には、ラッチパルスが制御部４９から供給
される。制御部４９には、ディジタルカラービデオ信号
と同期するサンプリングクロック，同期信号等のタイミ
ング信号が端子５０から供給される。制御部４９は、ラ
ッチ４４，４５及びラッチ４７，４８にラッチパルスを
所定のタイミングで供給する。

【００２５】各ブロックの最初で、ラッチ４４及び４５
の内容が初期設定される。ラッチ４４には、全て‘０’
のデータが初期設定され、ラッチ４５には、全て‘１’
のデータが初期設定される。順次供給される同一のブロ
ックの画素データの中で、最大レベルがラッチ４４に貯
えられる。また、順次供給される同一のブロックの画素
データの中で、最小レベルがラッチ４５に貯えられる。

【００２６】最大レベル及び最小レベルの検出が１ブロ
ックに関して終了すると、選択回路４２の出力に当該ブ
ロックの最大レベルが生じる。一方、選択回路４３の出
力に当該ブロックの最小レベルが生じる。１ブロックに
関しての検出が終了すると、ラッチ４４及び４５が再び
初期設定される。

【００２７】減算回路４６の出力には、選択回路４２か
らの最大レベルＭＡＸ及び選択回路４３からの最小レベ
ルＭＩＮを減算してなる各ブロックのダイナミックレン
ジＤＲが得られる。これらのダイナミックレンジＤＲ及
び最小レベルＭＩＮが制御ブロック４９からのラッチパ
ルスにより、ラッチ４７及び４８に夫々ラッチされる。
ラッチ４７の出力端子５１に各ブロックのダイナミック
レンジＤＲが得られ、ラッチ４８の出力端子５２に各ブ
ロックの最小値ＭＩＮが得られる。

【００２８】ｅ．量子化回路量子化回路８は、ダイナミックレンジＤＲに適応した符
号化を行う。図９は、量子化回路８の一例を示す。図９
において、５５で示すＲＯＭには、最小値除去後の画素
データＰＤＩ（８ビット）を圧縮されたビット数例えば
４ビットに変換するためのデータ変換テーブルが格納さ
れている。ＲＯＭ５５に対して、入力端子５６からのダ
イナミックレンジＤＲと入力端子５７からの画素データ
ＰＤＩとがアドレス信号として供給される。ＲＯＭ５５
では、ダイナミックレンジＤＲの大きさによりデータ変
換テーブルが選択され、出力端子５８に４ビットのコー
ド信号ＤＴが取り出される。

【００２９】量子化回路８においては、コード信号ＤＴ
が２ビット（実施例では、４ビット）の場合、図１０に
示すように、ブロックのダイナミックレンジＤＲが４個
の領域に分割される。この４個の領域が（００)(０１)
(１０)(１１）の２ビットのコード信号ＤＴにより区別
され、中央のレベルＬ０，Ｌ１，Ｌ２，Ｌ３が夫々各領
域の代表レベルとされる。最小値除去後のデータＰＤＩ
が含まれる領域に応じて２ビットのコード信号ＤＴが発
生する。ディジタルカラービデオ信号のレベルは、ディ
ジタル搬送色信号が重畳されていても、ブロック内で相
関を有しており、各ブロックのダイナミックレンジＤＲ
は、過渡部でない定常部では、狭い範囲に集中してい
る。従って、４ビットのように、１／２に圧縮されたビ
ット数で量子化しても画質の劣化が殆ど生じない。ま
た、各画素が他の画素と独立して符号化されるので、デ
ィジタルカラービデオ信号の急激なレベル変化を再現す
ることができ、ＤＰＣＭと比較して周波数特性を良好と
できる。

【００３０】なお、最小レベルＭＩＮ及び最大レベルＭ
ＡＸの夫々のレベルを有する画素データが１ブロック内
に必ず存在している。従って、誤差が０のコード信号を
多くするには、図１１に示すように、ダイナミックレン
ジＤＲを（２^m−１)(但し、ｍは、量子化ビット数）に
分割し、最小レベルＭＩＮを代表最小レべルＬ０とし、
最大レべルＭＡＸを代表最大レベルＬ３としても良い。

【００３１】また、量子化回路８は、ＲＯＭ以外にダイ
ナミックレンジＤＲを分割する割算器及び最小値除去後
のデータＰＤＩが属するレベル領域を判定するための比
較回路からなる構成等を使用しても良い。

【００３２】ｆ．周辺画素抽出回路受信側に設けられている周辺画素抽出回路１６の一例を
図１２に示す。図１２において、６０で示す入力端子に
ブロック化回路４からのディジタルカラービデオ信号
（サンプリング周波数：２fsc)が供給される。６１，６
２が１水平周期の遅延量を夫々持つライン遅延回路であ
る。また、６３乃至７１が１サンプリング周期（1/2fs
c) の遅延量を夫々持つサンプル遅延回路である。

【００３３】入力端子６０に供給されるデータの属する
現在のラインより前のラインのデータがライン遅延回路
６１から得られ、更に前のラインのデータがライン遅延
回路６２から得られる。現在のラインのデータとこのデ
ータがサンプル遅延回路６３により遅延されたデータと
の一方がスイッチ回路７２において選択される。更に前
のラインのデータとこのデータがサンプル遅延回路６４
により遅延されたデータとの一方がスイッチ回路７３に
おいて選択される。スイッチ回路７２及び７３は、端子
７４及び７５からの共通のスイッチングコントロール信
号によって水平周期で切り替えられる。これらのスイッ
チ回路７２及び７３は、サブサンプリングのパターン
（図４参照）において、１ライン毎に発生する１サンプ
リング周期の位相ずれを補正するために設けられてい
る。ライン遅延回路６１の出力端子及びスイッチ回路７
２，７３の出力端子に２個又は３個のサンプル遅延回路
が夫々直列接続される。サンプル遅延回路の直列接続の
段間及び出力側から周辺画素のデータｘ₁〜ｘ₁₀が取り
出される。

【００３４】図１３は、補間の対象の注目画素（真のデ
ータがｘ₀)に関して上述の周辺画素抽出回路１６により
取り出される１０個の周辺画素の位置を示す。Ａ／Ｄ変
換器２では、サンプリング周波数が４fsc とされている
ので、カラーサブキャリアの位相に関して４個の位相
（○△●▲で表される）が周期的に繰り返される。○及
び●のカラーサブキャリアの位相並びに△及び▲のカラ
ーサブキャリアの位相が逆相である。

【００３５】図１３におけるデータｘ₁₂が入力端子６０
に供給される時にライン遅延回路６１及び６２の出力に
は、データｘ₇及びデータｘ₁₂が夫々得られる。スイッ
チ回路７２及び７３の夫々がサンプル遅延回路６３及び
６４の夫々の出力信号を選択している状態では、スイッ
チ回路７２及び７３からデータｘ₁₀及びデータｘ₃が夫
々得られる。また、サンプル遅延回路７０及び７１から
データｘ₂及びデータｘ₁が夫々得られ、サンプル遅延
回路６７，６８及び６９からデータｘ_6,ｘ₅及びｘ₄が
夫々得られ、サンプル遅延回路６５及び６６からデータ
ｘ₉及びｘ₈が夫々得られる。これらの周辺画素のデー
タｘ₁〜ｘ₁₀がパターン分類回路１７Ａに供給されると
共に、遅延回路１７Ｂを介して適応補間回路１７Ｃに供
給される。

【００３６】ｇ．パターン分類回路パターン分類回路１７Ａは、周辺画素のデータｘ₁〜ｘ
₁₀（８ビット×１０）をパターンを表す（２ビット×１
０）のパターンデータｂ₁〜ｂ₁₀に変換する。図１４
は、パターン分類回路１７Ａの一例を示す。

【００３７】破線で囲んで示す加算回路群７７に周辺画
素のデータｘ₁〜ｘ₁₀が供給され、加算回路群７７の加
算出力が割算回路７８に供給される。割算回路７８は、
加算出力を(1/10)に変換し、割算回路７８から周辺画素
のデータｘ₁〜ｘ₁₀の平均値が得られる。また、破線で
囲んで示す比較回路群７９の１０個の比較回路に対して
周辺画素のデータｘ₁〜ｘ₁₀が夫々供給される。比較回
路群７９の比較回路には、割算回路７８からの平均値が
共通に供給される。比較回路群７９の１０個の比較回路
では、周辺画素のデータｘ₁〜ｘ₁₀と平均値とが夫々比
較され、２値の比較出力信号ｂ₁〜ｂ₁₀が夫々発生す
る。この比較出力信号ｂ₁〜ｂ₁₀がパターンデータであ
る。１０ビットのパターンデータｂ₁〜ｂ₁₀によって、
（２¹⁰＝１０２４）種類のパターン分類がなされる。

【００３８】この例では、パターン分類に用いる周辺画
素が適応補間回路１７Ｃにおいても用いられる。従っ
て、周辺画素抽出回路１６がパターン分類回路１７Ａ及
び適応補間回路１７Ｃに対して共通の構成とすることが
できる。しかしながら、パターン分類と補間とで共通の
画素を使用する必要がなく、両者を別個としても良い。

【００３９】ｈ．適応補間回路図１５は、適応補間回路１７Ｃの一例を示す。図１５に
おいて、８１乃至９０で示されるＲＯＭには、予め同定
された係数が格納されている。ＲＯＭ８１には、パター
ンに応じた１０２４個の係数ａ₁が格納され、ＲＯＭ８
２には、パターンに応じた１０２４個の係数ａ₂が格納
され、以下同様にＲＯＭ８３〜９０に夫々１０２４個の
係数ａ₃〜ａ₁₀が格納されている。これらのＲＯＭ８１
〜９０には、アドレス信号としてパターン分類回路１７
Ａから１０ビットのパターンデータｂ₁〜ｂ₁₀が供給さ
れる。従って、ＲＯＭ８１〜９０からは、パターンデー
タｂ₁〜ｂ₁₀に応じた係数ａ₁〜ａ₁₀が読み出される。

【００４０】ＲＯＭ８１〜９０の夫々から読み出された
係数ａ₁〜ａ₁₀が乗算回路９１〜１００に供給される。
乗算回路９１〜１００には、周辺画素のデータｘ₁〜ｘ
₁₀が夫々供給され、乗算回路９１〜１００の出力信号と
して、ａ₁ｘ_1,ａ₂ｘ_2,・・・ａ₁₀ｘ₁₀が夫々得られ
る。この乗算回路９１〜１００の出力信号が加算回路１
０１，１０２，１０３，・・・１０９によって加算さ
れ、最終段の加算回路１０９から補間値ｘ₀＾が得られ
る。

【００４１】上述の適応補間回路１７Ｃは、時間領域で
設計された２次元フィルタである。つまり、適応補間回
路１７Ｃでは、補間しようとする間引き画素の周辺に存
在する１０個の受信データ（サブサンプルデータ）ｘ₁
〜ｘ₁₀と予め同定された係数ａ₁〜ａ₁₀の１次結合とし
て、間引き画素が予測される。この場合、真値と適応補
間回路１７Ｃの出力信号の差信号を誤差と考えれば、自
乗誤差を最小にすることによって、１次結合の係数が一
意に求められる。この係数の同定について以下に説明す
る。

【００４２】注目画素におけるディジタルカラービデオ
信号ｘ₀＾は、注目画素の周囲の１０個の画素データｘ
₁〜ｘ₁₀の１次結合で近似できる。

【００４３】係数ａ₁〜ａ₁₀を同定するには、ビデオカ
メラによって１枚或いは異なる複数の画像を撮影し、撮
像信号をＮＴＳＣ信号に変換し、このＮＴＳＣ信号をデ
ィジタル信号に変換する。上述のパターン分類回路１７
Ａと同様の構成により、ディジタルカラービデオ信号の
全ての画素のデータを１０２４個のパターンに分類す
る。各パターンのデータと周辺画素のデータとを用い
て、コンピュータにおいて最小自乗法により係数ａ₁〜
ａ₁₀がパターン毎に同定される。つまり、ビデオカメラ
により撮像されたある絵柄の実際のデータを適用して、
周辺画素のデータｘ₁〜ｘ₁₀に係数を乗算し、上式に示
す通り合成された推定データｘ₀＾と、真値ｘ₀とを比
較し、その自乗誤差（ｘ₀＾−ｘ₀)²が最小となる係数
ａ₁〜ａ₁₀が計算される。１０２４個のパターンの中の
一つのパターンにｉ個の画素のデータが含まれる場合、
誤差をｅとすると、下記の式の関係が成立する。

【００４４】

【数１】

【００４５】ｘ₁(i)〜ｘ₁₀(i) は、ｘ₀(1)に対して、図
１３に示す位置関係にある１０個の周囲画素のデータで
ある。上式から誤差分散が最も小さくなる時の係数ａ_1,
ａ_2,ａ₃・・・ａ₁₀が、コンピュータで計算される。

【００４６】上式は、Ｘを（ｉ×１０）の行列とし、係
数ａ₁〜ａ₁₀をベクトル〔Ａ〕で表し、真値ｘ₀(1)〜ｘ
₀(i)をベクトル〔Ｘ〕で表し、誤差ｅ(1) 〜ｅ(i) をベ
クトル〔ｅ〕で表すと、Ｘ・〔Ａ〕＝〔Ｘ〕＋〔ｅ〕

【００４７】この誤差ベクトル〔ｅ〕の自乗誤差を最小
にする係数が求められる。誤差分散〔ｅ〕^T・〔ｅ〕を
最小にするように、〔Ａ〕を求めると、〔Ａ〕＝（Ｘ^TＸ）^-1Ｘ・〔Ｘ〕以上の係数ａ₁〜ａ₁₀の同定が各パターンについて予め
なされ、ＲＯＭ８１〜９０に格納されている。

【００４８】なお、補間に使用する周辺画素は、同一フ
ィールド内に限らず同一フレーム内のデータを使用する
ことができ、また、１０個以外の個数を使用することが
できる。

【００４９】ｉ．変形例この発明は、ダイナミックレンジに適応した符号化方式
として、固定長の符号化方式に限らず、可変長の符号化
方式に対しても適用できる。可変長の符号化方式では、
ブロック毎のダイナミックレンジＤＲが所定の量子化歪
と対応する量子化ステップでもって分割され、即ち、ダ
イナミックレンジＤＲがダイナミックレンジＤＲに適応
した個数のレベル範囲に分割され、最小値除去後のデー
タが属するレベル範囲と対応するコード信号が形成され
る。

【００５０】以上の説明では、コード信号ＤＴとダイナ
ミックレンジＤＲと最小値ＭＩＮとを送信している。し
かし、付加コードとしてダイナミックレンジＤＲの代わ
りに最大値ＭＡＸ，量子化ステップ又は最大歪を伝送し
ても良い。

【００５１】また、入力信号のブロック化の処理を行っ
てからサブサンプリングを行っても良い。更に、１ブロ
ックのデータをフレームメモリ，ライン遅延回路，サン
プル遅延回路を組み合わせた回路により、同時に取り出
すようにしても良く、輝度信号のみの処理に対しても、
この発明は適用できる。

【００５２】

【発明の効果】この発明は、従来のフィルタ処理によっ
ては不可能であった、入力ディジタルビデオ信号の解像
度より高い解像度を創造することが可能となる利点があ
る。特に、この発明は、注目画素のパターンをその周辺
に実在する複数の画素から求め、このパターン毎に予め
係数を同定し、同定された係数と周辺の実在画素との線
形１次結合により注目画素の値を予測するので、精度の
高い予測を行うことができる利点がある。

【図面の簡単な説明】

【図１】この発明を適用できるカラービデオ信号の伝送
システムの送信側のブロック図である。

【図２】受信側の構成を示すブロック図である。

【図３】符号化の処理の単位であるブロックの説明に用
いる略線図である。

【図４】サブサンプリングの説明に用いる略線図であ
る。

【図５】ブロック化回路の一例のブロック図，その説明
に用いる略線図及びその動作説明のためのタイミングチ
ャートである。

【図６】ブロック化回路の一例のブロック図，その説明
に用いる略線図及びその動作説明のためのタイミングチ
ャートである。

【図７】ブロック化回路の一例のブロック図，その説明
に用いる略線図及びその動作説明のためのタイミングチ
ャートである。

【図８】ダイナミックレンジ検出回路の一例のブロック
図である。

【図９】量子化回路の一例のブロック図である。

【図１０】量子化の一例及び他の例の説明に用いる略線
図である。

【図１１】量子化の一例及び他の例の説明に用いる略線
図である。

【図１２】周辺画素抽出回路の一例のブロック図であ
る。

【図１３】周辺画素の説明に用いる略線図である。

【図１４】パターン分類回路の一例のブロック図であ
る。

【図１５】適応補間回路の一例のブロック図である。

【符号の説明】１：カラービデオ信号の入力端子、４：ブロック化回
路、５：ダイナミックレンジ検出回路、７：減算回
路、８：量子化回路、１３：復号化回路、１５：
ブロック分解回路、１６：周辺画素抽出回路、１７
Ａ：パターン分類回路、１７Ｃ：適応補間回路

Claims

【特許請求の範囲】

【請求項１】第１のディジタルビデオ信号から上記第
１のディジタルビデオ信号より画素数の多い第２のディ
ジタルビデオ信号を生成するディジタルビデオ信号生成
装置において、生成されるべき注目画素の周囲に存在する上記第１のデ
ィジタルビデオ信号に含まれる複数の周辺画素を受け取
り、その複数の周辺画素からその注目画素のパターンを
検出し、上記検出されたパターンを示すパターンデータ
を発生する手段と、基準のデータを用いて、生成されるべき注目画素と真値
との誤差の自乗和が最小となるように、最小自乗和法に
より予め定められた各パターン毎の係数群が格納された
格納手段と、上記パターンデータに基づいて上記格納手段から読み出
された上記パターンデータに対応する係数群と上記第１
のディジタルビデオ信号を受け取り、上記係数群と上記
第１のディジタルビデオ信号から上記注目画素を生成す
る手段とからなることを特徴とするディジタルビデオ信
号変換方法。
【請求項２】第１のディジタルビデオ信号から上記第
１のディジタルビデオ信号より画素数の多い第２のディ
ジタルビデオ信号を生成するディジタルビデオ信号生成
方法において、生成されるべき注目画素の周囲に存在する上記第１のデ
ィジタルビデオ信号に含まれる複数の周辺画素を受け取
り、その複数の周辺画素からその注目画素のパターンを
検出し、上記検出されたパターンを示すパターンデータ
を発生するステップと、基準のデータを用いて、生成されるべき注目画素と真値
との誤差の自乗和が最小となるように、最小自乗和法に
より予め定められた各パターン毎の係数群を格納するス
テップと、上記パターンデータに基づいて読み出された上記パター
ンデータに対応する係数群と上記第１のディジタルビデ
オ信号を受け取り、上記係数群と上記第１のディジタル
ビデオ信号から上記注目画素を生成するステップとから
なることを特徴とするディジタルビデオ信号変換方法。