JPH1175181A - ディジタル画像信号の変換装置及び変換方法 - Google Patents

ディジタル画像信号の変換装置及び変換方法

Info

Publication number
JPH1175181A
JPH1175181A JP19163698A JP19163698A JPH1175181A JP H1175181 A JPH1175181 A JP H1175181A JP 19163698 A JP19163698 A JP 19163698A JP 19163698 A JP19163698 A JP 19163698A JP H1175181 A JPH1175181 A JP H1175181A
Authority
JP
Japan
Prior art keywords
circuit
pixel
data
image data
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19163698A
Other languages
English (en)
Inventor
Tetsujiro Kondo
哲二郎 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP19163698A priority Critical patent/JPH1175181A/ja
Publication of JPH1175181A publication Critical patent/JPH1175181A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 入力画像データから解像度の劣化を抑えつ
つ、入力画像データに存在しない画素データを生成す
る。 【解決手段】 所定位置の画素xの画素データをその周
辺の実在する画素データZ1〜Z30と係数a1 〜an
の線形1次結合によって、生成する。すなわち、生成さ
れる画素データをx^とすると、x^=a1 ・Z1+a
2 ・Z2+・・・・・+a30Z30によって、画素デー
タx^が生成される。係数a1 〜a30は、生成される画
素データx^とその真値xとの誤差の自乗和が最小とな
るように、実際の画像データを使用して最小自乗法によ
り予め定められる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、ディジタル画像
信号の伝送システム又は記録/再生システムの受信側又
は再生側に設けられるディジタル画像信号の変換装置及
び変換方法に関する。
【0002】
【従来の技術】ビデオ信号を符号化して得られるディジ
タルビデオ信号を伝送する場合、伝送帯域を狭くするた
めにサブサンプリングが用いられる。サブサンプリング
によって例えば1/2 の画素の画像データが間引かれる。
受信側には、この間引き画素を補間する補間回路が設け
られている。従来では、この補間回路として、周波数領
域で設計されたディジタルローパスフィルタが使用され
ていた。
【0003】
【発明が解決しようとする課題】周波数領域で補間フィ
ルタを設計する場合、入出力信号の周波数特性から経験
に基づく繰り返し操作が必要とされ、また、ディジタル
ビデオ信号のサンプリング周波数が違う時には、各サン
プリング周波数に応じて補間フィルタを設計することが
必要であった。従って、補間フィルタの設計が面倒であ
り、また、汎用性が乏しい欠点があった。また、輝度信
号に搬送色信号が重畳されたコンポジットカラービデオ
信号の場合、搬送色信号の位相を考慮する必要があるた
め、従来の補間フィルタは、適用が困難であった。更
に、従来の補間方法では、周波数特性(解像度)が原信
号に比して劣化する欠点があった。
【0004】従って、この発明の目的は、最適な構成を
容易に設計することができ、また、汎用性に富み、更
に、周波数特性(解像度)を原信号より改善することが
可能なディジタル画像信号の変換装置及び変換方法を提
供することにある。
【0005】
【課題を解決するための手段】この発明は、上述した課
題を解決するために、入力された第1の画像データから
第2の画像データを生成するディジタル画像信号の変換
方法において、第1の画像データを受け取り、第2の画
像データの所定の画素位置の周辺位置に存在する第1の
画像データの所定数の画素データを抽出する手段と、係
数を求めるための第2の画像データを用いて真の画素値
と演算することにより得られた画素値との誤差の自乗和
が最小となるように最小自乗法により予め定められた所
定数の係数と、抽出された第1の画像データの所定数の
画素データとの線形1次結合により、第2の画像データ
の所定の画素の画素データを生成する手段とからなるこ
とを特徴とするディジタル画像信号の変換装置である。
また、この発明は、上述した装置のように、第1の画像
データから第2の画像データを生成するディジタル画像
信号の変換方法である。
【0006】同一のフィールド(又はフレーム)内で所
定の画素を取り囲む所定数の実在する画像データと所定
数の重み係数との線形1次結合で所定の画素の画素デー
タが生成される。この生成される画素データとその真値
との誤差の自乗和を最小にするように予め重み係数が定
められる。この重み係数の同定は、ビデオカメラにより
複数枚の画像を撮影し、この撮像信号をディジタル化し
て画像データを得、電子計算機を用いてこの画像データ
を処理することで行われる。重み係数を同定するために
使用する周辺に実在する画素データの個数(次数)は、
ハードウェアの規模に応じて設定される。この次数を設
定して誤差の自乗和を最小にする重み係数が同定され
る。
【0007】
【発明の実施の形態】以下、この発明の一実施形態につ
いて図面を参照して説明する。この説明は、下記の項目
の順序でなされる。
【0008】 a.送信側の構成 b.受信側の構成 c.ブロック化回路 d.ダイナミックレンジ検出回路 e.量子化回路 f.補間回路 g.変形例 a.送信側の構成 図1は、送信側(記録側)の構成を全体として示すもの
である。1で示す入力端子に例えばNTSC方式のカラ
ービデオ信号が供給される。このカラービデオ信号がA
/D変換器2に供給され、例えば4fsc(fsc:カラーサブ
キャリア周波数)のサンプリング周波数で1サンプルが
8ビットに量子化されたディジタルカラービデオ信号が
A/D変換器2から得られる。このディジタルカラービ
デオ信号がサブサンプリング回路3に供給され、サブサ
ンプリング回路3の出力信号がブロック化回路4に供給
される。サブサンプリング回路3の前段には、帯域制限
用のプリフィルタが設けられず、入力カラービデオ信号
の高域成分が失われない。
【0009】サブサンプリング回路3において、ディジ
タルカラービデオ信号が2fsc のサンプリング周波数で
サンプリングされる。また、ブロック化回路4により、
入力ディジタルテレビジョン信号が符号化の単位である
2次元ブロック毎に連続する信号に変換される。この実
施例では、1フィールドの画面が分割されてなる1ブロ
ックが(4ライン×8画素=32画素)の大きさとされ
ている。図3は、この1ブロックを示すものであり、図
3において、実線は、奇数フィールドのラインを示し、
破線は、偶数フィールドのラインを示す。この例と異な
り、例えば4フレームの各フレームに属する4個の2次
元領域から構成された3次元ブロックに対してもこの発
明が適用できる。ブロック化回路4の前段に設けられた
サブサンプリング回路3によって、ブロック内の画素が
図4に示すように間引かれ、1ブロックの画素数が16
画素とされる。図4において○がサブサンプリングされ
た画素を示し、×が間引かれた画素を示す。
【0010】ブロック化回路4の出力信号がダイナミッ
クレンジ検出回路5及び遅延回路6に供給される。ダイ
ナミックレンジ検出回路5は、ブロック毎にダイナミッ
クレンジDR及び最小値MINを検出する。遅延回路6
からの画素データPDが減算回路7に供給され、減算回
路7において、最小値MINが除去された画素データP
DIが形成される。
【0011】量子化回路8には、サブサンプリングさ
れ、減算回路7を介された最小値除去後の画素データP
DI及びダイナミックレンジDRが供給される。量子化
回路8では、ダイナミックレンジDRに適応して画素デ
ータPDIの量子化が行われる。量子化回路8からは、
1画素データが4ビットに変換されたコード信号DTが
得られる。
【0012】この量子化回路8からのコード信号DTが
フレーム化回路9に供給される。フレーム化回路9に
は、ブロック毎の付加コードとして、ダイナミックレン
ジDR(8ビット)及び最小値MIN(8ビット)が供
給される。フレーム化回路9は、コード信号DT及び上
述の付加コードに誤り訂正符号化の処理を施し、また同
期信号を付加する。フレーム化回路9の出力端子10に
送信データが得られ、この送信データがディジタル回線
等の伝送路に送出される。ディジタルVTRの場合に
は、出力信号が記録アンプ,回転トランス等を介して回
転ヘッドに供給される。
【0013】b.受信側の構成 図2は、受信(又は再生)側の構成を示す。入力端子1
1からの受信データは、フレーム分解回路12に供給さ
れる。フレーム分解回路12により、コード信号DTと
付加コードDR,MINとが分離されると共に、エラー
訂正処理がなされる。コード信号DTが復号化回路13
に供給され、ダイナミックレンジDRが復号化回路13
に供給される。
【0014】復号化回路13は、送信側の量子化回路8
の処理と逆の処理を行う。即ち、8ビットの最小レベル
除去後のデータが代表レベルに復号され、このデータと
8ビットの最小値MINとが加算回路14により加算さ
れ、元の画素データが復号される。加算回路14の出力
データがブロック分解回路15に供給される。ブロック
分解回路15は、送信側のブロック化回路4と逆に、ブ
ロックの順番の復号データをテレビジョン信号の走査と
同様の順番に変換するための回路である。ブロック分解
回路15の出力信号がこの発明が適用された補間回路1
6に供給される。補間回路16では、間引かれた画素の
データが周囲のサブサンプルデータにより補間される。
補間回路16からのサンプリング周波数4fsc のディジ
タルカラービデオ信号がD/A変換器17に供給され
る。D/A変換器17の出力端子18にアナログカラー
ビデオ信号が得られる。送信側でプリフィルタが設けら
れていない場合、折り返し歪が例えば輝度レベルの急峻
な変化の点で発生するおそれがある。この歪を除去する
回路を補間回路16の出力側に接続しても良い。
【0015】c.ブロック化回路 ブロック化回路4について図5,図6及び図7を参照し
て説明する。説明の簡単のため、1フィールドの画面が
図6に示すように、(4ライン×8画素)の構成と仮定
し、この画面が破線で示すように、垂直方向に2分割さ
れ、水平方向に4分割され、(2ライン×2画素)の8
個のブロックが形成される場合について説明する。
【0016】図5において、21で示す入力端子に図7
Aに示すように、(Th0 〜Th3) の4ラインからな
る入力データAが供給され、22で示す入力端子に入力
データAと同期しているサンプリングクロックB(図7
B)が供給される。数字の(1〜8)がラインTh0
サンプルデータを夫々示し、数字の(11〜18)がラ
インTh1 のサンプルデータを夫々示し、数字の(21
〜28)がラインTh2 のサンプルデータを夫々示し、
数字の(31〜38)がラインTh3 のサンプルデータ
を夫々示す。入力データAがThの遅延量の遅延回路2
3及び2Ts(Ts:サンプリング周期)の遅延量の遅
延回路24に供給される。また、サンプリングクロック
Bが1/2 分周回路27に供給される。
【0017】遅延回路24の出力信号C(図7C)がス
イッチ回路25及び26の一方の入力端子に夫々供給さ
れ、遅延回路23の出力信号D(図7D)がスイッチ回
路25及び26の他方の入力端子に夫々供給される。ス
イッチ回路25は、1/2 分周回路27の出力信号E(図
7E)により制御され、また、スイッチ回路26はパル
ス信号Eがインバータ28により反転されたパルス信号
により制御される。スイッチ回路25及び26は、2T
s毎に交互に入力信号(C又はD)を選択する。スイッ
チ回路25からの出力信号Fが図7Fに示され、スイッ
チ回路26からの出力信号Gが図7Gに示される。
【0018】スイッチ回路25の出力信号Fがスイッチ
回路29の第1の入力端子及び4Tsの遅延量を有する
遅延回路30に供給される。スイッチ回路26の出力信
号Gが2Tsの遅延量を有する遅延回路31に供給され
る。遅延回路30の出力信号H(図7H)がスイッチ回
路29の第3の入力端子に供給される。遅延回路31の
出力信号I(図7I)がスイッチ回路29の第2の入力
端子及び4Tsの遅延量を有する遅延回路32に供給さ
れる。遅延回路32の出力信号J(図7J)がスイッチ
回路29の第4の入力端子に供給される。
【0019】1/2 分周回路33には、1/2 分周回路27
の出力信号が供給され、出力信号K(図7K)が形成さ
れる。この信号Kによってスイッチ回路29が制御さ
れ、4Ts毎に第1,第2,第3及び第4の入力端子が
順次選択される。従って、スイッチ回路29から出力端
子34に取り出される信号Lは、図7Lに示すものとな
る。つまり、データのフィールド毎の順序がブロック毎
の順序(例えば1→2→11→12)に変換される。勿
論、1フィールドの実際の画素数は、図6に示される例
と異なってはるかに多いが、上述と同様の走査変換によ
って、図3に示すブロック毎の順序に変換される。
【0020】d.ダイナミックレンジ検出回路 図8は、ダイナミックレンジ検出回路3の一例の構成を
示す。41で示される入力端子には、ブロック化回路4
から前述のように、1ブロック毎に符号化が必要な領域
の画像データが順次供給される。この入力端子41から
の画素データは、選択回路42及び選択回路43に供給
される。一方の選択回路42は、ディジタルカラービデ
オ信号の画素データとラッチ44の出力データとの間
で、よりレベルの大きい方を選択して出力する。他方の
選択回路43は、入力ディジタルカラービデオ信号の画
素データとラッチ45の出力データとの間で、よりレベ
ルの小さい方を選択して出力する。
【0021】選択回路42の出力データが減算回路46
に供給されると共に、ラッチ44に取り込まれる。選択
回路43の出力データが減算回路46及びラッチ48に
供給されると共に、ラッチ45に取り込まれる。ラッチ
44及び45には、ラッチパルスが制御部49から供給
される。制御部49には、ディジタルカラービデオ信号
と同期するサンプリングクロック,同期信号等のタイミ
ング信号が端子50から供給される。制御部49は、ラ
ッチ44,45及びラッチ47,48にラッチパルスを
所定のタイミングで供給する。
【0022】各ブロックの最初で、ラッチ44及び45
の内容が初期設定される。ラッチ44には、全て‘0’
のデータが初期設定され、ラッチ45には、全て‘1’
のデータが初期設定される。順次供給される同一のブロ
ックの画素データの中で、最大レベルがラッチ44に貯
えられる。また、順次供給される同一のブロックの画素
データの中で、最小レベルがラッチ45に貯えられる。
【0023】最大レベル及び最小レベルの検出が1ブロ
ックに関して終了すると、選択回路42の出力に当該ブ
ロックの最大レベルが生じる。一方、選択回路43の出
力に当該ブロックの最小レベルが生じる。1ブロックに
関しての検出が終了すると、ラッチ44及び45が再び
初期設定される。
【0024】減算回路46の出力には、選択回路42か
らの最大レベルMAX及び選択回路43からの最小レベ
ルMINを減算してなる各ブロックのダイナミックレン
ジDRが得られる。これらのダイナミックレンジDR及
び最小レベルMINが制御ブロック49からのラッチパ
ルスにより、ラッチ47及び48に夫々ラッチされる。
ラッチ47の出力端子51に各ブロックのダイナミック
レンジDRが得られ、ラッチ48の出力端子52に各ブ
ロックの最小値MINが得られる。
【0025】e.量子化回路 量子化回路8は、ダイナミックレンジDRに適応した符
号化を行う。図9は、量子化回路8の一例を示す。図9
において、55で示すROMには、最小値除去後の画素
データPDI(8ビット)を圧縮されたビット数例えば
4ビットに変換するためのデータ変換テーブルが格納さ
れている。ROM55に対して、入力端子56からのダ
イナミックレンジDRと入力端子57からの画素データ
PDIとがアドレス信号として供給される。ROM55
では、ダイナミックレンジDRの大きさによりデータ変
換テーブルが選択され、出力端子58に4ビットのコー
ド信号DTが取り出される。
【0026】量子化回路8においては、コード信号DT
が2ビット(実施例では、4ビット)の場合、図10に
示すように、ブロックのダイナミックレンジDRが4個
の領域に分割される。この4個の領域が(00)(01)
(10)(11)の2ビットのコード信号DTにより区別
され、中央のレベルL0,L1,L2,L3が夫々各領
域の代表レベルとされる。最小値除去後のデータPDI
が含まれる領域に応じて2ビットのコード信号DTが発
生する。ディジタルカラービデオ信号のレベルは、ディ
ジタル搬送色信号が重畳されていても、ブロック内で相
関を有しており、各ブロックのダイナミックレンジDR
は、過渡部でない定常部では、狭い範囲に集中してい
る。従って、4ビットのように、1/2 に圧縮されたビッ
ト数で量子化しても画質の劣化が殆ど生じない。また、
各画素が他の画素と独立して符号化されるので、ディジ
タルカラービデオ信号の急激なレベル変化を再現するこ
とができ、DPCMと比較して周波数特性を良好とでき
る。
【0027】なお、最小レベルMIN及び最大レベルM
AXの夫々のレベルを有する画素データが1ブロック内
に必ず存在している。従って、誤差が0のコード信号を
多くするには、図11に示すように、ダイナミックレン
ジDRを(2m −1)(但し、mは、量子化ビット数)に
分割し、最小レベルMINを代表最小レべルL0とし、
最大レべルMAXを代表最大レベルL3としても良い。
【0028】また、量子化回路8は、ROM以外にダイ
ナミックレンジDRを分割する割算器及び最小値除去後
のデータPDIが属するレベル領域を判定するための比
較回路からなる構成等を使用しても良い。
【0029】f.補間回路 受信側に設けられている補間回路16の一例について説
明する。この補間回路16は、時間領域で設計された2
次元フィルタである。つまり、補間回路16では、補間
しようとする間引き画素の周辺に存在する複数個の受信
データ(サブサンプルデータ)の1次結合として、間引
き画素が予測される。この場合、真値と補間回路16の
出力信号の差信号を誤差と考えれば、自乗誤差を最小に
することによって、1次結合の重み係数が一意に求めら
れる。この重み係数の同定について以下に説明する。
【0030】注目画素におけるディジタルカラービデオ
信号x^は、注目画素の周囲のn個の画素のデータZ1
〜Znと係数a1 〜an との線形1次結合、すなわち、 x^(i,j) =a1 ・Z1(i,j) +a2 ・ Z2(i,j) +・・・+an ・ Zn(i,j) で近似できる。
【0031】但し、x^は、iライン,jサンプルに位
置する推定カラービデオ信号を示し、a1 〜an は、重
み係数を示し、Zm(i,j)は、(i,j)の位置の
近傍のカラービデオ信号(以下、単にNTSC信号と称
する)である(m=1〜n)。
【0032】ビデオカメラによって、異なる複数の画像
を撮影し、撮像信号をディジタル信号に変換する。この
ように得られたデータを使用し、電子計算機により、最
小自乗法によって重み係数a1 〜an を同定する。つま
り、ビデオカメラにより撮像されるある絵柄の実際のデ
ータを適用して、周辺近傍画素データに重み係数を乗算
し、上述の式に示す通り合成された推定NTSC信号x
^と、真値xとを比較し、その誤差(x^−x) 2 が最
小となる重み係数a1 〜an を、コンピュータを用いて
計算する。1枚分のデータとなる絵柄においては、誤差
をeとすると、下記のデータが得られ、これらデータを
用いて誤差分散が最も小さくなる時の重み係数a1,2,
3 ・・・an が、コンピュータで計算される。
【0033】
【数1】
【0034】上式は、ベクトルで表現すると、 Z・A→=x→+e→ となる。→は、ベクトルを意味する記号である。
【0035】この誤差ベクトルe→の自乗和を最小にす
る重み係数が求められる。誤差分散〔e→T ・e→〕を
最小にするように、A→を求めると、 A→=〔ZT Z〕-1Z・x→ 但し、ZT は、転置行列を示す。このままでは、1フィ
ールドの全画素の場合、非常に大きな行列を扱うことに
なり、実際的でない。従って、上式を小さい次数の行列
及びベクトルに直して処理する。即ち、〔ZT Z〕及び
〔Z・x→〕は、データ数に関係なく、夫々(n,n)
の行列及びn次のベクトルであることを利用して逐次処
理に改める。
【0036】 Pk =Pk-1 +Z k T →Zk → bk →=bk-1 →+Z k→・x^kk →=P k -1・bk → ここで、Zk →は、k番目の(i,j)に於ける周辺デ
ータのベクトルで、 Zk →=〔Z1(i,j) Z2 (i,j)・・・ Zn(i,j) 〕 次数nは、IC基板の大きさや、処理速度等のハードウ
ェアの規模に見合って予め定められる。一例として、こ
の一実施形態では、図12に示すように、補間しようと
する間引き画素(□で示す)の周辺の同一フィールド内
の30個のNTSC信号(サブサンプルデータ)Z1〜
Z30に夫々重み係数a1 〜a30を乗じることにより、
間引き画素が補間される。前述の電子計算機を用いた手
法で同定された重み係数の一例を以下に示す。
【0037】 a1 = 0.047 a2 =−0.064 a3 = 0.045 a4 =−0.007 a5 = 0.002 a6 =−0.001 a7 =−0.003 a8 =−0.050 a9 = 0.059 a10=−0.050 a11= 0.064 a12=−0.057 a13= 0.036 a14=−0.109 a15= 0.588 a16= 0.588 a17=−0.109 a18= 0.036 a19=−0.056 a20= 0.064 a21=−0.050 a22= 0.058 a23=−0.050 a24=−0.003 a25=−0.001 a26= 0.002 a27=−0.007 a28= 0.044 a29=−0.063 a30= 0.047 上述の重み係数は一例であって、2のべき乗を分母とす
る分数で表現された係数を使用してハードウェアの簡略
化を図るようにしても良い。補間回路16のハードウェ
アは、ブロック分解回路15からの復号データから図1
2に示すように、補間される間引き画素の周囲の30個
のデータZ1〜Z30を取り出すための複数のライン遅
延回路及び複数のサンプル遅延回路と取り出されたデー
タZ1〜Z30の夫々に上述のような重み係数a1 〜a
30を乗じるための乗算器とから構成されている。また、
補間に使用する周辺画素は、同一フィールド内に限らず
同一フレーム内のデータを使用することができ、また、
30個以外の個数を使用することができる。上述した補
間回路は、入力ディジタル画像データを画素数のより多
いディジタル画像データへ変換する変換回路としての機
能を有する。
【0038】g.変形例 この発明は、ダイナミックレンジに適応した符号化方式
として、固定長の符号化方式に限らず、可変長の符号化
方式に対しても適用できる。可変長の符号化方式では、
ブロック毎のダイナミックレンジDRが所定の量子化歪
と対応する量子化ステップでもって分割され、即ち、ダ
イナミックレンジDRがダイナミックレンジDRに適応
した個数のレベル範囲に分割され、最小値除去後のデー
タが属するレベル範囲と対応するコード信号が形成され
る。
【0039】以上の説明では、コード信号DTとダイナ
ミックレンジDRと最小値MINとを送信している。し
かし、付加コードとしてダイナミックレンジDRの代わ
りに最大値MAX,量子化ステップ又は最大歪を伝送し
ても良い。
【0040】また、入力信号のブロック化の処理を行っ
てからサブサンプリングを行っても良い。更に、1ブロ
ックのデータをフレームメモリ,ライン遅延回路,サン
プル遅延回路を組み合わせた回路により、同時に取り出
すようにしても良く、輝度信号のみの処理に対しても、
この発明は適用できる。
【0041】
【発明の効果】この発明は、時間領域で設計されている
ので、周波数領域で補間フィルタを設計するのと比べて
経験に基づく繰り返し操作が必要とされず、また、サン
プリング周波数が異なる場合にも適用することができる
汎用性に富む構成とできる。特に、この発明は、入力画
像データをより多い画素数の画像データへ変換する時
に、予め最小自乗法によって同定された係数と周辺位置
の複数画素データとの線形1次結合によって、画素デー
タを生成するので、平均値補間の場合と異なり、解像度
が原画像のものより劣化することを防止でき、原画像の
解像度以上の解像度を有する画像データを得ることが可
能となる。
【図面の簡単な説明】
【図1】この発明を適用できるカラービデオ信号の伝送
システムの送信側のブロック図である。
【図2】受信側の構成を示すブロック図である。
【図3】符号化の処理の単位であるブロックの説明に用
いる略線図である。
【図4】サブサンプリングの説明に用いる略線図であ
る。
【図5】ブロック化回路の一例のブロック図、その説明
に用いる略線図及びその動作説明のためのタイミングチ
ャートである。
【図6】ブロック化回路の一例のブロック図、その説明
に用いる略線図及びその動作説明のためのタイミングチ
ャートである。
【図7】ブロック化回路の一例のブロック図、その説明
の用いる略線図及びその動作説明のためのタイミングチ
ャートである。
【図8】ダイナミックレンジ検出回路の一例のブロック
図である。
【図9】量子化回路の一例のブロック図である。
【図10】量子化の一例及び他の例の説明に用いる略線
図である。
【図11】量子化の一例及び他の例の説明に用いる略線
図である。
【図12】この発明が適用された補間回路の説明に用い
る略線図である。
【符号の説明】
1・・・カラービデオ信号の入力端子、4・・・ブロッ
ク化回路、5・・・ダイナミックレンジ検出回路、7・
・・減算回路、8・・・量子化回路、13・・・復号化
回路、15・・・ブロック分解回路、16・・・補間回

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 入力された第1の画像データから第2の
    画像データを生成するディジタル画像信号の変換方法に
    おいて、 上記第1の画像データを受け取り、上記第2の画像デー
    タの所定の画素位置の周辺位置に存在する上記第1の画
    像データの所定数の画素データを抽出する手段と、 係数を求めるための第2の画像データを用いて真の画素
    値と演算することにより得られた画素値との誤差の自乗
    和が最小となるように最小自乗法により予め定められた
    所定数の係数と、上記抽出された上記第1の画像データ
    の所定数の画素データとの線形1次結合により、上記第
    2の画像データの上記所定の画素の画素データを生成す
    る手段とからなることを特徴とするディジタル画像信号
    の変換装置。
  2. 【請求項2】 入力された第1の画像データから第2の
    画像データを生成するディジタル画像信号の変換方法に
    おいて、 上記第1の画像データを受け取り、上記第2の画像デー
    タの所定の画素位置の周辺位置に存在する上記第1の画
    像データの所定数の画素データを抽出し、 係数を求めるための第2の画像データを用いて真の画素
    値と演算することにより得られた画素値との誤差の自乗
    和が最小となるように最小自乗法により予め定められた
    所定数の係数をメモリから読み出し、 上記読み出された所定数の係数と上記抽出された上記第
    1の画像データの所定数の画素データとの線形1次結合
    により、上記第2の画素データの上記所定の画素の画素
    データを生成することを特徴とするディジタル画像信号
    の変換方法。
JP19163698A 1998-07-07 1998-07-07 ディジタル画像信号の変換装置及び変換方法 Pending JPH1175181A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19163698A JPH1175181A (ja) 1998-07-07 1998-07-07 ディジタル画像信号の変換装置及び変換方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19163698A JPH1175181A (ja) 1998-07-07 1998-07-07 ディジタル画像信号の変換装置及び変換方法

Publications (1)

Publication Number Publication Date
JPH1175181A true JPH1175181A (ja) 1999-03-16

Family

ID=16277960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19163698A Pending JPH1175181A (ja) 1998-07-07 1998-07-07 ディジタル画像信号の変換装置及び変換方法

Country Status (1)

Country Link
JP (1) JPH1175181A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005149488A (ja) * 2003-10-22 2005-06-09 Sony Corp データ処理装置およびデータ処理方法、プログラム、並びに記録媒体
US7661979B2 (en) 2007-06-01 2010-02-16 Cooper Technologies Company Jacket sleeve with grippable tabs for a cable connector
US7666012B2 (en) 2007-03-20 2010-02-23 Cooper Technologies Company Separable loadbreak connector for making or breaking an energized connection in a power distribution network
US7670162B2 (en) 2008-02-25 2010-03-02 Cooper Technologies Company Separable connector with interface undercut
US7695291B2 (en) 2007-10-31 2010-04-13 Cooper Technologies Company Fully insulated fuse test and ground device
US7811113B2 (en) 2008-03-12 2010-10-12 Cooper Technologies Company Electrical connector with fault closure lockout
US7878849B2 (en) 2008-04-11 2011-02-01 Cooper Technologies Company Extender for a separable insulated connector
US7901227B2 (en) 2005-11-14 2011-03-08 Cooper Technologies Company Separable electrical connector with reduced risk of flashover
US7905735B2 (en) 2008-02-25 2011-03-15 Cooper Technologies Company Push-then-pull operation of a separable connector system
US7950940B2 (en) 2008-02-25 2011-05-31 Cooper Technologies Company Separable connector with reduced surface contact
US7950939B2 (en) 2007-02-22 2011-05-31 Cooper Technologies Company Medium voltage separable insulated energized break connector
US7963782B2 (en) 2008-02-25 2011-06-21 Cooper Technologies Company Separable connector system with a position indicator
US8056226B2 (en) 2008-02-25 2011-11-15 Cooper Technologies Company Method of manufacturing a dual interface separable insulated connector with overmolded faraday cage
US8109776B2 (en) 2008-02-27 2012-02-07 Cooper Technologies Company Two-material separable insulated connector

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005149488A (ja) * 2003-10-22 2005-06-09 Sony Corp データ処理装置およびデータ処理方法、プログラム、並びに記録媒体
JP4617825B2 (ja) * 2003-10-22 2011-01-26 ソニー株式会社 データ処理装置およびデータ処理方法、プログラム、並びに記録媒体
US7901227B2 (en) 2005-11-14 2011-03-08 Cooper Technologies Company Separable electrical connector with reduced risk of flashover
US8038457B2 (en) 2005-11-14 2011-10-18 Cooper Technologies Company Separable electrical connector with reduced risk of flashover
US7950939B2 (en) 2007-02-22 2011-05-31 Cooper Technologies Company Medium voltage separable insulated energized break connector
US7666012B2 (en) 2007-03-20 2010-02-23 Cooper Technologies Company Separable loadbreak connector for making or breaking an energized connection in a power distribution network
US7862354B2 (en) 2007-03-20 2011-01-04 Cooper Technologies Company Separable loadbreak connector and system for reducing damage due to fault closure
US7661979B2 (en) 2007-06-01 2010-02-16 Cooper Technologies Company Jacket sleeve with grippable tabs for a cable connector
US7695291B2 (en) 2007-10-31 2010-04-13 Cooper Technologies Company Fully insulated fuse test and ground device
US7905735B2 (en) 2008-02-25 2011-03-15 Cooper Technologies Company Push-then-pull operation of a separable connector system
US7950940B2 (en) 2008-02-25 2011-05-31 Cooper Technologies Company Separable connector with reduced surface contact
US7963782B2 (en) 2008-02-25 2011-06-21 Cooper Technologies Company Separable connector system with a position indicator
US7670162B2 (en) 2008-02-25 2010-03-02 Cooper Technologies Company Separable connector with interface undercut
US8056226B2 (en) 2008-02-25 2011-11-15 Cooper Technologies Company Method of manufacturing a dual interface separable insulated connector with overmolded faraday cage
US8109776B2 (en) 2008-02-27 2012-02-07 Cooper Technologies Company Two-material separable insulated connector
US8152547B2 (en) 2008-02-27 2012-04-10 Cooper Technologies Company Two-material separable insulated connector band
US7811113B2 (en) 2008-03-12 2010-10-12 Cooper Technologies Company Electrical connector with fault closure lockout
US7878849B2 (en) 2008-04-11 2011-02-01 Cooper Technologies Company Extender for a separable insulated connector

Similar Documents

Publication Publication Date Title
JPS63313980A (ja) テレビジョン画像の動きベクトル評価方法
JPH1175181A (ja) ディジタル画像信号の変換装置及び変換方法
JP2825482B2 (ja) ディジタル画像信号の補間装置
JP3072306B2 (ja) ディジタルビデオ信号変換装置及び変換方法
KR101098300B1 (ko) 공간 신호 변환
US5247353A (en) Motion detection system for high definition television receiver
JPS6348088A (ja) ディジタル画像信号の補間装置及び補間方法
JP2550532B2 (ja) カラ−ビデオ信号の高能率符号化装置
JP3724008B2 (ja) 画像情報変換装置および係数データ作成装置
EP0390471B1 (en) Predictive coding device
JP3867697B2 (ja) 画像信号生成装置および生成方法
JP2508509B2 (ja) デイジタルカラ−ビデオ信号の補間回路
JPS6370682A (ja) コンポ−ネント信号の高能率符号化装置
JP3831960B2 (ja) 圧縮高解像度ビデオ信号の補間装置および補間方法
JPH0746589A (ja) ディジタル画像信号処理装置
JP3746305B2 (ja) 画像信号生成装置および方法、並びにディジタル画像信号処理装置および方法
JP2585219B2 (ja) 適応型サブサンプル用フイルタ装置
JP3918759B2 (ja) 画像データの生成装置および生成方法
JPS61288584A (ja) 適応型サブサンプル用フイルタ装置
JPH07123309B2 (ja) デイジタルカラ−ビデオ信号の補間回路
JP2003179887A (ja) ディジタル画像信号生成装置および方法
JPH0455030B2 (ja)
JPS62250708A (ja) 適応型サブサンプル用フイルタ装置
JP2585218B2 (ja) 適応型サブサンプル用フイルタ装置
JPS6335092A (ja) 高能率符号化装置