KR0154721B1 - 반도체 장치의 옵션 및 고정회로 선택 방법 및 장치 - Google Patents

반도체 장치의 옵션 및 고정회로 선택 방법 및 장치 Download PDF

Info

Publication number
KR0154721B1
KR0154721B1 KR1019950019479A KR19950019479A KR0154721B1 KR 0154721 B1 KR0154721 B1 KR 0154721B1 KR 1019950019479 A KR1019950019479 A KR 1019950019479A KR 19950019479 A KR19950019479 A KR 19950019479A KR 0154721 B1 KR0154721 B1 KR 0154721B1
Authority
KR
South Korea
Prior art keywords
circuit
option
fixed
chip
semiconductor device
Prior art date
Application number
KR1019950019479A
Other languages
English (en)
Other versions
KR970008348A (ko
Inventor
김광원
나상주
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950019479A priority Critical patent/KR0154721B1/ko
Publication of KR970008348A publication Critical patent/KR970008348A/ko
Application granted granted Critical
Publication of KR0154721B1 publication Critical patent/KR0154721B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
반도체장치에서 특정(옵션과정)회로 선택 방법에 관한것으로서, 특히 조립과정의 이중본드(bond)를 사용하여 특정회로의 동작을 선택할 수 있는 반도체장치의 옵션 및 고정회로의 선택방법 및 회로에 관한것이다.
2. 발명이 해결하려고 하는 기술적 과제
특정회로의 선택을 마스크 패턴을 사용하는 FAB에서 결정하는 것이 아니라 FAB의 다음 단계인 조립에서 선택할 수 있도록 하는 회로 및 방법을 제공함.
3. 발명의 해결방법의 요지
반도체 칩 내부에 옵션회로(100)와 그밖의 고정회로(102)와의 연결 혹은 개방을 선택하는 예시도로서, 반도체 칩 내부에 선택 여부를 주문자에 의해 결정하는 옵션회로(100)와, 나머지 부분인 고정회로(102)간에 연결부(200)에 의해 단락 혹은 개방시킬수 있도록 구성한다.
4. 발명의 중요한 용도
반도체장치의 옵션 및 고정회로 선택장치.

Description

반도체 장치의 옵션 및 고정회로 선택 방법 및 장치
제1도는 본 발명에 따른 개략도.
제2도는 본 발명에 따른 구체 회로도.
제3도는 본 발명에 따른 실시 예시도.
본 발명은 반도체장치에서 특정(옵션과정)회로 선택 방법에 관한 것으로서, 특히 조립과정에서 이중본드(Bond)를 사용하여 특정회로의 동작을 선택할수 있는 반도체 장치의 옵션 및 고정회로의 선택방법 및 장치에 관한 것이다.
반도체 칩을 사용하는데 있어서 그 응용분야에 따라 내부의 특정회로를 선택적으로 동작시키거나 정지 시킬 필요가 있다. 예를 들어, 마이크로 콘트롤러에서 파워 온 리세트 회로의 내장여부에 따라 응용분야가 달리 결정된다. 1991년 6월 11일자로 LOVE에게 특허로 허여된 5,023,843호에 게시하고 있듯이 파워 온 리세트 회로(Power-On-Reset)는 마이크로 콘트롤러의 내부에 설치되어 있으며, 이의 칩 회로는 작동을 위해서는 연결되는 마스크 패턴과 이 회로가 직접 작동하지 않도록 FAB의 진행과정중에 주문자의 선택에 따라 둘중 하나의 마스크 패턴을 사용토록 되어있다.
상기 기술의 문제점은 FAB의 진행 공정에 필요한 마스크 패턴이 선택하려는 특정 회로 1개당 2종류로 미리 준비되어야 한다. 가령 FAB 진행과정에서 메탈(Metal) 옵션으로 선택하려는 특정 회로가 n개 있다면 이 반도체 칩을 생산할때 FAB에서 필요한 메탈 마스크 패턴의 종류는 2n가지가 된다. 또한 위의 예에서 많은 물량의 반도체 웨이터를 FAB의 메탈(Metal) 가공단계 전에서 옵션선택에 대한 주문을 받기 위해 대기 하여야 할 문제점이 있다.
따라서 본 발명의 목적은 특정회로의 선택을 마스크 패턴을 사용하는 FAB에서 결정하는 것이 아니라 FAB의 다음 단계인 조립에서 선택할수 있도록 하는 회로 및 방법을 제공함에 있다.
이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.
제1도는 본 발명에 따른 반도체 칩 내부에 옵션회로(100)와 그밖의 고정회로(102)와의 연결혹은 개방을 선택하는 예시도로서, 반도체 칩 내부에 선택 여부를 주문자에 의해 결정하는 옵션회로(100)와, 나머지 부분인 고정회로(102)간에 연결부(200)에 의해 단락 혹은 개방시킬수 있도록 구성한다.
제2도 제1도에서 옵션회로(100)와 고정회로(102)를 연결하는 부분인 연결부(200)를 구체적으로 도시한것으로서, 모오스 스위치(103,105)로 만들고, 풀-다운 엔모오스(106)를 연결하여, VCC 패드(205)옆에 옵션 패드(204)를 만들어, 연결한 예를 도시한 것이다.
상기 VCC 패드(205)를 본딩(bonding)할때 옵션 패드(204)를 연결하지 않으면 풀-다운 엔모오스(106)에 의해 연결하는 스위치는 '오프'되고, 옵션 회로(100)는 고정회로(102)와 연결이 끊어져 동작에 영향을 미치지 않는다.
VCC 패드(205)를 옵션 패드(204)와 같이 연결하여 이중 본딩을 하면 스위치(103, 105)는 '온'되고, 상기 옵션회로(100)는 고정회로(102)와 연결되어 그 동작이 이 반도체 칩에 영향을 준다.
따라서 옵션회로(100)의 첨가 여부는 본딩bonding) 방법에 의해 결정할수 있으므로 마스크 패턴의 추가 제작이 필요없고 납기를 단축시킬 수 있다.
제3도는 옵션회로(100)의 연결 여부를 본딩으로 선택할수 있는 여러가지 방법을 나타낸 것으로, 먼저(3A)은 접지(gnd) 패드에 옵션 패드를 연결하는 방법으로 이중 본딩하지 않으면 풀-업(pull-up) 피모스(PMOS)(301)에 의해 옵션1은 'HIGH' 상태가 되고, 접지(gnd) 패드와 옵션 패드1과 함께 본딩(bonding)하면 옵션1은 'LOW' 상태가 된다.
(3B)는 VCC에 옵션2을 연결하는 방법으로 이중 본드를 선택하면 옵션2는 'HIGH' 상태가 되고, 본딩은 VCC만 연결하면 옵션2는 풀-다운(pull-down) 엔모스(NMOS)(301)에 의해 'LOW' 상태가 된다.
(3C)은 옵션을 VCC 패드나 접지(gnd) 패드에 상관없이 연결 제작할수 있는 방법으로 VCC나 접지(gnd) 패드 양쪽에 옵션3과의 패드를 만들고, 이 라인은 인버터(N1, N2)를 이용한 래치회로로 서로 반대의 상태를 유지하도록 만든다. VCC나 gnd 패드를 옵션3 또는의 패드와 선택적으로 이중 본딩(bonding)을 하여 원하는 상태를 결정할수 있다.
상술한 바와같이 특정 마스크 패턴의 추가제작없이, 또 패키지 후 핀 배열에 영향을 주지 않으면서 사용자의 주문에 따라 칩 내부에 특정회로를 연결 혹은 개방시켜 동작 여부를 결정할수 있으며 옵션에 따른 마스크 패턴을 따로 제작할 필요가 없고 옵션의 선택이 FAB 진행이 끝난후 조립공정 단계에서 이루어지므로 옵션주문에 대한 납품기한이 빨라지는 이점이 있다.

Claims (6)

  1. 칩내부의 옵션회로(100)와 고정회로(102)를 연결한 회로에 있어서, 상기 칩내부의 옵션 회로(100)와 고정회로(102)간의 단락 또는 개방을 선택하는 연결부로 구성됨을 특징으로 하는 반도체 장치의 옵션 및 고정회로 선택장치.
  2. 제1항에 있어서 연결부가, 상기 옵션회로(100)와 고정회로(102)간 연결되는 스위칭부와 상기 스위칭부에 스위칭 제어신호를 제공하는 스위칭 제어부로 구성됨을 특징으로하는 반도체 장치의 옵션 및 고정회로 선택장치.
  3. 제2항에 있어서 스위칭부는 상기 스위칭 제어부로부터 발생신호를 반전한 인버터(104)와, 상기 스위칭 제어부의 출력과 인버터(104)의 출력위해 턴오프되어 옵션회로(100)와 고정회로(102)가 연결되는 N.PMOS 트랜지스터(103,105)로 구성됨을 특징으로 하는 반도체 장치의 옵션 및 고정회로 선택장치.
  4. 반도체칩 옵션회로와 고정회로 연결방법에 있어서, 상기 반도체 칩 제조과정중 조립단계의 본딩에 의해 칩 내부의 특정회로의 단락 또는 개방을 선택토록 함을 특징으로 하는 반도체 장치 옵션 및 고정장치 선택방법.
  5. 제4항에 있어서, 칩의 VCC나 접지 패드의 옆에 옵션 패드를 제작하여 이를 VCC나 접지와 함께 본딩에 의해 주문자의 옵션을 선택하여 결정토록 더 추가함을 특징으로 하는 반도체 장치의 옵션 및 고정회로 선택방법.
  6. 제5항에 있어서, 옵션 패드에 풀업 또는 풀다운 및 래치에 의해 옵션 패드의 전기적 상태를 조절토록 더 추가함을 특징으로 하는 반도체 장치의 옵션 및 고정회로 선택방법.
KR1019950019479A 1995-07-04 1995-07-04 반도체 장치의 옵션 및 고정회로 선택 방법 및 장치 KR0154721B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950019479A KR0154721B1 (ko) 1995-07-04 1995-07-04 반도체 장치의 옵션 및 고정회로 선택 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950019479A KR0154721B1 (ko) 1995-07-04 1995-07-04 반도체 장치의 옵션 및 고정회로 선택 방법 및 장치

Publications (2)

Publication Number Publication Date
KR970008348A KR970008348A (ko) 1997-02-24
KR0154721B1 true KR0154721B1 (ko) 1998-12-01

Family

ID=19419732

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950019479A KR0154721B1 (ko) 1995-07-04 1995-07-04 반도체 장치의 옵션 및 고정회로 선택 방법 및 장치

Country Status (1)

Country Link
KR (1) KR0154721B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100735568B1 (ko) * 2006-01-23 2007-07-04 삼성전자주식회사 반도체 칩의 옵션회로 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100735568B1 (ko) * 2006-01-23 2007-07-04 삼성전자주식회사 반도체 칩의 옵션회로 및 방법

Also Published As

Publication number Publication date
KR970008348A (ko) 1997-02-24

Similar Documents

Publication Publication Date Title
US6496033B2 (en) Universal logic chip
EP0261859B1 (en) Integrated electronic circuit and method
US5414380A (en) Integrated circuit with an active-level configurable and method therefor
KR100589742B1 (ko) 퓨즈 프로그램가능한 ι/ο 기구를 포함하는 반도체 회로
US5742178A (en) Programmable voltage stabilizing circuit for a programmable integrated circuit device
US6335648B1 (en) Circuit using internal pull-up/pull-down resistor during reset
KR0154721B1 (ko) 반도체 장치의 옵션 및 고정회로 선택 방법 및 장치
US5469079A (en) Flip-flop for use in LSSD gate arrays
US6580311B2 (en) Circuit configuration for supplying voltage to an integrated circuit via a pad
EP0438953A1 (en) High speed push-pull driver having current mirror pull-down
JPH10209381A (ja) 半導体集積回路
JPH11162197A (ja) 半導体デバイスおよびその検査および作動方法
US6097218A (en) Method and device for isolating noise sensitive circuitry from switching current noise on semiconductor substrate
JPH04223617A (ja) 半導体集積回路装置のインターフェース
US20010035536A1 (en) Integrated semiconductor circuit, in particular a semiconductor memory configuration, and method for its operation
US5579263A (en) Post-fabrication selectable registered and non-registered memory
US20040004895A1 (en) Circuit and method for selecting an operational voltage mode in a semiconductor memory device
KR100344838B1 (ko) 본딩 옵션 회로
JPH0583104A (ja) 半導体集積回路
JPH06509921A (ja) 入出力ピンの割り付けを必要としない回路用リセットの提供
KR100247220B1 (ko) 집적회로의 입력 풀다운회로
US7747790B2 (en) Integrated driver circuit for LIN bus wherein circuit is operable between an older LIN bus specification or a newer LIN bus specification
JPH11274395A (ja) 半導体パッケ−ジ
KR100206700B1 (ko) 반도체 메모리 장치의 패드 연결방법
JP2000243907A (ja) 半導体チップとパッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090615

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee