KR0154395B1 - 적층형 인덕턴스 부품의 제조 방법 - Google Patents
적층형 인덕턴스 부품의 제조 방법Info
- Publication number
- KR0154395B1 KR0154395B1 KR1019950006185A KR19950006185A KR0154395B1 KR 0154395 B1 KR0154395 B1 KR 0154395B1 KR 1019950006185 A KR1019950006185 A KR 1019950006185A KR 19950006185 A KR19950006185 A KR 19950006185A KR 0154395 B1 KR0154395 B1 KR 0154395B1
- Authority
- KR
- South Korea
- Prior art keywords
- green sheet
- magnetic green
- hole
- magnetic
- electrode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
- H01F2027/2809—Printed windings on stacked layers
Abstract
본 발명은 패턴 밀도가 높으면서도 구멍의 위치는 변화하지 않고 인덕턴스 부품을 칩화 하는 방법을 제공하는데 있다.
본 발명의 적층형 인덕턴스 부품의 제조 방법은 칩형으로 적층하고자 하는 여러 개의 자성체 그린 시트 상에 두 개의 위치로만 한정된 구멍을 교대로 형성하되 이 구멍을 포함해서 도면에 도시한 형상으로 각 자성체 그린 시트 상에 내부 전극 패턴을 형성한 후 서로 적층시켜서 제조한다.
본 발명에 따른 방법은 단위 면적 당 형성 가능한 패턴 길이를 길게 할 수 있고, 구멍의 위치 변화가 적으므로 단락의 위험성을 크게 감소시킬 수 있다.
Description
제1도는 패턴 길이를 계산하기 위하여 자성체 그린 시트 상에서 패턴 인쇄 위치를 정의한 도면이다.
제2도는 본 발명의 방법에 따라 적층형 인덕턴스 부품을 제조하기 위하여 적층하고자 하는 여러 가지 자성체 그린 시트 상에 구멍을 형성하고 내부 전극 패턴을 인쇄한 상태를 나타낸 도면이다.
제3도는 및 제4도는 종래 방법에 의해 적층형 인덕턴스 부품을 제조 하기 위하여 적층하고자 하는 여러 가지 자성체 그린 시트상에 구멍을 형성하고 내부 전극 패턴을 인쇄한 상태를 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명
21,31,41 : 자성체 그린 시트
21a,22a,23a,24a,32a,32b,32c,32d,42a,42b : 구멍
21b,25b : 인출 전극
21c,22c,23c,24c,25c : 내부 전극 패턴
본 발명은 적층형 인덕턴스 부품의 제조 방법에 관한 것이다. 더욱 상세하게는 후막 적층 공정에 의해 인덕턴스 부품을 적층형의 칩 형태로 제조하는 방법에 관한 것이다.
본 발명의 방법은 칩 LC 필터, 칩 트랜스, 칩 인버터 등의 인덕턴스 성분을 칩화 하여야 하는 모든 제품에 응용될 수 있다.
일반적으로 인덕턴스 성분을 칩화 하기 위해서는 자성체 그린 시트 사이에 전극청을 형성하고, 그 전극층이 상호 연결되어 코일 형태를 이루도록 하여야 한다. 즉, 칩 내부에서 전극층이 코일 형태를 가지기 위해서는 자성체 그린 시트 사이 사이에 형성된 전극 패턴이 상호 연결되어야 한다.
자성체 그린 시트 사이의 전극층을 연결하기 위해서는 자성체 그린 시트 층에 구멍을 뚫고, 이곳에 전극 페이스틀 채우고, 자성체 층을 적층함으로써 그린 시트 상 하층의 전극 패턴을 연결하는 방법이 사용되고 있다.
종래에 이러한 층간 구멍에 의한 인덕턴스 부품을 제조하는 방법이 일본 특허 공개 평 3-54808호와 일본 특허 공개 소 57-100209호에 개시되어 있는데, 첨부 도면 제3도와 제4도는 이러한 인덕턴스 부품을 제조하는 방법을 도시한 것이다.
제3도에 의한 방법은 단위 면적 당의 전극 패턴의 길이(이하 패턴 길이 밀도라 칭함)가 길어지도록 하기 위해 사용한 방법으로 패턴의 길이를 늘이는데는 적합한 방법이나 자성체 시트(31)에 형성한 구멍의 위치가 32a,32b,32c,32d로 각각 다르므로 적층하여 자성체 상 하층의 전극을 연결할 때, 접촉 부위가 여러 곳이므로 단락될 가능성이 큰 단점을 가지고 있으며, 자성체 시트에 구멍을 형성하는 공정이 단순하지 않은 단점이 있다.
제4도에 의한 방법은 제3도에서 자성체 시트에 형성하는 구멍의 위치가 변화함에 따른 문제점을 해결할 것으로서 자성체 시트(41)상에 형성되는 구멍(42a,42b)의 위치가 두 가지로 단순화한 것을 알 수 있다. 그러나, 이 방법의 경우 제3도에 비해 패턴의 길이가 짧다는 단점을 가지고 있다.
첨부 도면 제1도는 자성체 그린 시트 위에 내부 전극 패턴이 인쇄될 위치를 나타낸 것이며, A에서 B, B에서 C, C에서D,D에서 E, E에서 F, F에서 A 각각을 단위 길이로 나누어 패턴의 길이를 계산하기로 하면 종래 방법의 패턴 길이는 제4도의 경우, 자성체 층이 5층인 경우, 패턴 길이는 20단위 길이를 가지며, 제5도의 경우, 자성체 층이 5층인 경우 패턴 길이는 14단위 길이를 가지게 된다.
본 발명은 종래의 인덕턴스 부품을 칩화 하는 방법의 단점인 자성체 층에 형성되는 구멍의 위치가 변화함에 따른 공정상의 난점과 패턴 길이 밀도가 낮음에 따른 공정 횟수 증가를 해결하기 위한 것으로, 패턴 밀도가 높으면서도 구멍의 위치는 변화하지 않고 인덕턴스 부품을 칩화 하는 방법을 제공하는데 그 목적이 있다.
이하 본 발명을 상세히 설명하기로 한다.
본 발명은 자성체 그린 시트에 내부 전극 패턴을 인쇄하고 자성체 층에 형성된 구멍을 통해 전극 패턴이 상호 연결되도록 하여서 적층형 인덕턴스 부품을 제조하는 방법에 있어서,
제1자성체 그린 시트의 정 중앙부에 구멍을 형성하고 해당 시트의 임의의 한쪽 선단면을 따라 형성하게 되는 인출 전극과 상기 구멍을 연결하는 전극 패턴을 임의의 형상으로 인쇄하는 공정;
제2자성체 그린 시트 상에서 상기 제1자성체 그린 시트의 인출 전극과 대향하는 지점에 구멍을 형성하고, 상기 제1자성체 그린 시트 상의 구멍과 대향하는 지점과 상기 구멍을 연결하는 전극 패턴을 임의의 형상으로 인쇄하는 공정;
제3자성체 그린 시트 상에다 상기 제1자성체 그린 시트와 동일한 위치에 구멍을 형성하고, 상기 제2자성체 그린 시트 상의 구멍과 대향하는 지점과 상기 구멍을 연결하는 전극 패턴을 임의의 형상으로 인쇄하는 공정;
제4자성체 그린 시트 상에다 상기 제2자성체 그린 시트와 동일한 위치에 구멍을 형성하고, 상기 제3자성체 그린 시트 상의 구멍과 대향하는 지점과 상기 구멍을 언결하는 전극 패턴을 임의의 형상으로 인쇄하는 공정;
제5자성체 그린 시트 상에서 상기 제4자성체 그린 시트의 구멍과 대향하는 지점과 상기 제1자성체 그린 시트의 인출 전극과는 반대편에 형성되는 인출 전극을 서로 연결하는 전극 패턴을 인쇄하는 공정; 및
상기 전극 패턴들의 각각 인쇄된 제1내지 제5자성체 그린 시트들을 순서대로 적층시키되 상기 구멍에는 전극 페이스트를 채워서 적층 및 소결 시키고 통상의 외부 단자 전극을 형성시켜서 되는 것을 특징으로 한다.
또한, 본 발명은 자성체 그린 시트에 내부 전극 패턴을 인쇄하고 자성체 층에 형성된 구멍을 통해 전극 패턴이 상호 연결되도록 하여서 적층형 인덕턴스 부품을 제조하는 방법에 있어서, 제1자성체 그린 시트(21)의 정 중앙부에 구멍(21a)을 형성하는 공정;
제2자성체 그린 시트(22)상의 좌측 선단면에 인접하는 부위의 중앙 지점에 상기 제1자성체 그린 시트(21)에 형성된 크기와 동일한 구멍 (22a)을 형성하는 공정;
제3자성체 그린 시트(23)상의 중앙 지점에 상기 제1자성체 그린 시트(21)에 형성된 크기와 동일한 구멍(23a)을 형성하는 공정;
제4자성체 그린 시트(24)상의 좌측 선단면에 인접하는 부위의 중앙 지점에 상기 2자성체 그린 시트(22)에 형성된 크기와 동일한 구멍(24a)을 형성하는 공정;
상기 구멍(21a)이 형성된 제1자성체 그린 시트(21)의 한쪽 선단면을 따라 인출 전극(21b)을 형성하고 상기 구멍(21a)과 상호 연결될 수 있는 전극 패턴(21c)을 임의의 형상으로 인쇄하는 공정;
상기 구멍(22a)이 형성된 제2자성체 그린 시트(22)에서 상기 제1자성체 그린 시트(21)상의 구멍(21a)과 대향하는 지점과 상기 구멍(22a)을 상호 연결하는 전극 패턴(22c)을 임의의 형상으로 인쇄하는 공정;
상기 구멍(23a)이 형성된 제3자성체 그린 시트(23)에서 상기 제2자성체 그린 시트(22)상의 구멍(22a)과 대향하는 지점과 상기 구멍(23a)을 상호 연결하는 전극 패턴(23c)을 임의의 형상으로 인쇄하는 공정;
상기 구멍(24a)이 형성된 제4자성체 그린 시트(24)에서 상기 제3자성체 그린 시트(23)상의 구멍(23a)과 대향하는 지점과 상기 구멍(24a)을 상호 연결하는 전극 패턴(24c)을 임의의 형상으로 인쇄하는 공정;
별도의 제5자성체 그린 시트(25)상에서 상기 제4자성체 그린 시트(24)의 구멍(24a)과 대향하는 지점과 상기 제1자성체 그린 시트(21)의 인출 전극(21b)과는 반대편에 형성되는 인출 전극(25b)을 서로 연결하는 전극 패턴(25c)을 인쇄하는 공정; 및
상기 전극 패턴(21∼25c)들이 각각 인쇄된 제1내지 제5자성체 그린 시트(21∼25)들을 수서대로 적층시키되 통상적으로 상기 구멍(21a∼24a)에는 전극 페이스트를 채워서 적층 및 소결시키고 외부 단자 전극을 형성시켜서 되는 것을 특징으로 하는 적층형 인덕턴스 부품의 제조 방법인 것이다.
이와 같은 본 발명의 구현예를 첨부한 도면에 의거하여 더욱 상세히 설명하면 다음과 같으며, 다음의 구현예는 본 발명을 예시하기 위한 것으로 본 발명의 범위가 다음의 구현예에 국한되는 것은 아니다.
본 발명은 자성체 층에 형성되는 구멍의 위치를 예를 들어 2가지로 단순하게 한정시키고, 패턴 길이 밀도가 높아질 수 있는 패턴 인쇄 방법을 기초로 해서 후막 적층 공정에 의해 인덕턴스 부품을 적층형의 칩 형태로 제조하는 방법에 대한 것으로서, 첨부 도면 제2도에 본 발명에 따른 적층형 인덕턴스 부품 제조를 위한 자성체 그린 시트 상에서의 구멍 형성 과정과 내부 전극 패턴을 인쇄하는 과정이 도시되어 있으며, 대체적으로 적층형 인덕턴스 부품은 자성체 그린 시트에 내부 전극 패턴을 인쇄하고 자성체 층에 형성된 구멍을 통해 전극 패턴이 상호 연결되도록 하여서 제조되게 된다.
본 발명에 따른 제1구현예에 따르면, 첨부 도면 제2도에서 부호21은 통상의 자성체 그린 시트로서, 먼저 도면에서 최 하단에 도시한 바와 같이, 제1자성체 그린 시트(21)의 정 중앙부에 구멍(21a)을, 예를 들어 직경이 약 200㎛정도의 크기로 형성하고, 해당 제1자성체 그린 시트(21)의 임의의 한쪽 선단면, 예를 들어 도면에 나타낸 바와 같이 좌측 선단면을 따라 인출 전극(21b)을 형성한 후에 상기 인출 전극(21b)과 상기 구멍(21a)이 상호 연결될 수 있도록 전극 패턴(21c)을 임의의 형상, 예를 들어 도면에 나타낸 형상과 같이 인쇄를 한다(제1공정).
또한, 본 발명의 방법에 따르면, 제2자성체 그린 시트(22)상에서 상기 제1자성체 그린 시트(21)의 인출 전극과 대향하는 지점, 예를 들어 좌측 선단면에 인접하는 부위의 중앙 지점에 제1자성체 그린 시트(21)의 크기와 동일한 구멍(22a)을 형성하고, 상기 제1자성체 그린 시트(21)상의 구멍(21a)과 대향하는 지점, 예를 들어 정 중앙 지점과 상기 구멍(22a)을 연결하는 전극 패턴을 임의의 형상, 예를 들어 도면에 나타낸 바와 같은 형상으로 인쇄를 한다(제2공정).
또한, 본 발명에 따른 방법에 의하면, 제3자성체 그린 시트(23)상에다 상기 제1자성체 그린 시트(21)와 동일한 위치, 예를 들면 정 중앙 지점에 상기 제1자성체 그린 시트의 크기와 동일한 구멍(23a)을 형성하고, 상기 제2자성체 그린 시트(22)상의 구멍(22a)과 대향하는 지점, 예를 들면 좌측 선단면에 인접하는 부위의 중앙 지점과 상기 구멍(23a)을 연결하는 전극 패턴(23c)을 임의의 형상, 예를 들면 도면에 도시한 바와 같은 형상으로 인쇄한다(제3공정).
또, 제4자성체 그린 시트(24)상에다 상기 제2자성체 그린 시트(22)와 동일한 위치, 예를 들면 좌측 선단면에 인접하는 부위의 중앙 지점에 상기 제1자성체 그린 시트(21)의 직경과 동일한 크기를 가지는 구멍(24a)을 형성하고, 상기 제3자성체 그린 시트(23)상의 구멍과 대향하는 지점, 예를 들어 정 중앙 지점과 상기 구멍(24a)을 연결하는 전극 패턴을 임의의 형상, 예를 들면 도면에 나타낸 바와 같은 형상으로 인쇄하는데(제4공정),실질적으로 상기 제4공정은 상기에서 언급한 제2공정과 동일한 공정이다.
또한, 본 발명의 방법에 따르면, 제2도의 최상단에 도시한 바와 같이, 제5자성체 그린 시트(25)상에서는 상기 제4자성체 그린 시트(24)의 구멍과 대향하는 지점, 예를 들면 좌측 선단면에 인접하는 부위의 중앙 지점과 상기 제1자성체 그린 시트(21)에 형성된 인출 전극(21b)과는 반대편, 예를 들면 우측 선단면을 따라서 형성되는 인출 전극(25b)을 서로 연결하는 전극 패턴(25c)을 임의의 형상, 예를 들면 도면에 도시한 형성과 같이 인쇄를 한다.(제5공정).
다른 한편으로, 본 발명의 제2구현예에 의하면, 제1그린 시트(21)내지 제4그린 시트(24)상에다 먼저 동일한 직경, 예를 들면 약 200㎛정도의 크기를 가지는 구멍(21a∼24a)들을 정 중앙 지점 또는 좌측 선단면에 인접하는 부위의 중앙 지점에 교대로 형성을 하여 준비하고, 상기 제1공정 내지 제4공정에서와 같이 도면에 도시한 형상으로 내부 전극 패턴(21c∼24c)을 상기 제1내지 제4자성체 그린 시트(21∼24)에 인쇄하는 방법을 택할 수도 있다. 이때 제5자성체 그린 시트(25)에 대한 인쇄 공정은 상기 제5공정과 같이 실시하면 된다.
즉, 제1자성체 그린 시트(21)의 정 중앙 지점에 구멍(21a)을 예를 들어, 직경이 약 200㎛정도의 크기로 형성하고, 제2자성체 그린 시트(22)의 좌측 선단면에 인접하는 부위의 중앙 지점에 상기 제1자성체 그린 시트(21)의 크기와 동일한 구멍(22a)을 형성하며, 제3자성체 그린 시트(23)의 중앙 지점에 상기 제1자성체 그린 시트(21)에서와 같이 동일한 크기의 구멍(23a)을 형성하고, 제4자성체 그린 시트(24)의 좌측 선단면에 상기 제2자성체 그린 시트(22)에서와 같이 동일한 크기의 구멍(24a)을 형성하며, 별도로 제5자성체(25)을 준비한다.
다음에, 상기 구멍(21a)이 형성된 제1자성체 그린 시트(21)의 임의의 한쪽 선단면, 예를 들어 도면에 나타낸 바와 같이 좌측 선단면을 따라 인출 전극(21b)을 형성한 후에 상기 구멍(21a)과 상호 연결될 수 있도록 전극 패턴(21c)을 임의의 형상, 예를 들어 도면에 나타낸 형상과 같이 인쇄를 한다. 이와 마찬가지로 상기 구멍(22a)이 형성된 제2자성체 그린 시트(22)에서 상기 제1자성체 그린 시트(21)상의 구멍(21a)과 대향하는 지점, 예를 들어 정 중앙 지점과 상기 구멍(22a)을 연결하는 전극 패턴을 임의의 형상, 예를 들어 도면에 나타낸 바와 같은 형상으로 인쇄를 한다.
또한, 상기 구멍(23a)이 형성된 제3자성체 그린 시트(23)에서 상기 제2자성체 그린 시트(22)의 구멍(22a)과 대향하는 지점, 예를 들어 좌측 선단면에 인접하는 부위의 중앙 지점과 상기 구멍(23a)을 연결하는 전극 패턴(23c)을 임의의 형상, 예를 들어 도면에 도시한 바와 같은 형상으로 인쇄를 한다. 이와 마찬가지로 상기 구멍(24a)형성된 제4자성체 그린 시트(24)에서 상기 제3자성체 그린 시트(23)의 구멍(23a)과 대향하는 지점, 예를 들어 정 중앙 지점과 상기 구멍(24a)을 연결하는 전극 패턴(24c)을 임의의 형상, 예를 들면 도면에 나타낸 바와 같은 형상으로 인쇄를 한다.
그리고, 별도로 준비한 구멍이 형성되어 있지 않은 제5자성체 그린 시트(25)상에 상기 제4자성체 그린 시트(24)의 구멍(24a)과 대향하는 지점, 예를 들어 좌측 선단면에 인접하는 부위의 중앙 지점과 상기 제1자성체 그린 시트(21)에 형성된 인출 전극(25b)과는 반대편, 예를 들어 우측 선단면을 따라서 형성되는 인출 전극(25b)을 서로 연결하는 전극 패턴(25c)을 임의의 형상, 예를 들어 도면에 도시한 형상과 같이 인쇄를 한다.
본 발명의 제1구현예 및 제2구현예를 따르면, 상기 제1내지 제4자성체 그린 시트(21∼24)상에다 상기에서 언급한 바와 같이 내부 전극 패턴(21∼24c)을 인쇄를 함과 동시에 상기 구멍(21a∼24a)에는 전극 페이스트를 채우게 할 수 있다.
상술한 바와 같이 제1내지 제5자성체 그린 시트(21∼25)상에 전극 페이스트가 채워지게 되는 구멍(21a∼24a)과 도면에 나타낸 형상으로 내부 전극 패턴(21c∼24c) 및 인출 전극(21b,25b)을 인쇄를 한 후에는 제1자성체 그린 시트(21)를 최하단 자성체 층으로 하고 제5자성체 그린 시트(25)를 최 상단 자성체 층으로 하여 각각의 자성체 그린 시트(21∼25)들을 적층하고, 이들을 통상의 방법으로 소결 처리 및 외부 단자 전극을 형성시키게 되면, 본 발명에서 원하는 칩 형태의 인덕턴스 부품이 완성되게 된다.
앞에서도 설명하 바와 같이, 종래의 방법의 경우 제3도의 방법에서는 패턴 길이가 20단위 길이를 가지며, 제4도의 방법에서는 패턴 길이가 14단위 길이를 가지지만, 본 발명의 방법에 따라 제조된 인덕턴스 부품의 경우, 22단위 길이를 가지게 되므로 단위 면적 당 형성 가능한 패턴 길이가 가장 긴 것을 알 수 있다.
또한, 전체 패턴 길이를 길게 형성할 수 있을 뿐 아니라 자성체 층에 형성되는 구멍의 위치도 두 개의 위치 만이 반복 사용되게 되므로 제3도와 같이 32a, 32b, 32c, 및 32d로 변화시키지 않아도 된다. 따라서, 단락의 위험이 크게 감소하게 되는 특징이 있다.
다시 말해서, 본 발명에 의해 칩형 인덕턴스 부품을 제조할 경우에는 자성체 층에 형성되는 구멍의 위치가 2가지로 한정됨으로써 자성체 시트에 구멍을 뚫는 공정이 단순해져 제작 비용이 감소하게 되고, 구멍이 위치가 2가지로 한정됨으로써 자성체 층에 인쇄된 전극과의 접촉 시 단락할 가능성이 감소하게 되어 제품 수율 향상에 도움을 주게 된다.
또한, 패턴 길이 밀도가 높으므로 동일한 인쇄 횟수에서도 더 긴 코일을 형성할 수 있게 되는 장점이 있다.
Claims (2)
- 자성체 그린 시트에 내부 전극 패턴을 인쇄하고 자성체 층에 형성된 구멍을 통해 전극 패턴이 상호 연결되도록 하여서 적층형 인덕턴스 부품을 제조하는 방법에 있어서, 제1자성체 그린 시트(21)의 정 중앙부에 구멍(21a)을 형성하고 해당 시트의 임의의 한쪽 선단면을 따라 형성하게 되는 인출 전극(21b)과 상기 구멍(21a)을 연결하는 전극 패턴(21c)을 임의의 형상으로 인쇄하는 공정;제2자성체 그린 시트(22)상에서 상기 제1자성체 그린 시트(21)의 인출 전극(21b)과 대향하는 지점에 구멍(22a)을 형성하고, 상기 제1자성체 그린 시트(21)상의 구멍(21a)과 대향하는 지점과 상기 구멍(22a)을 연결하는 전극 패턴(22c)을 임의의 형상으로 인쇄하는 공정; 제3자성체 그린 시트(23)상에다 상기 제1자성체 그린 시트(21)와 동일한 위치에 구멍(23a)을 형성하고, 상기 제2자성체 그린 시트(22)상의 구멍(22a)과 대향하는 지점과 상기 구멍(23a)을 연결하는 전극 패턴(23c)을 임의의 형상으로 인쇄하는 공정; 제4자성체 그린 시트(24)상에다 상기 제2자성체 그린 시트(22)와 동일한 위치에 구멍(24a)을 형성하고, 상기 제3자성체 그린 시트(23)상의 구멍(23a)과 대향하는 지점과 상기 구멍(24a)을 연결하는 전극 패턴(24c)을 임의의 형상으로 인쇄하는 공정; 제5자성체 그린 시트(25)상에서 상기 제4자성체 그린 시트(24)의 구멍(24a)과 대향하는 지점과 상기 제1자성체 그린 시트(21)의 인출 전극(21b)과는 반대편에 형성되는 인출 전극(25b)을 서로 연결하는 전극 패턴(25c)을 인쇄하는 공정; 및 상기 전극 패턴(21c∼25c)들이 각각 인쇄된 제1내지 제5자성체 그린 시트(21∼25)들을 순서대로 적층시키되 통상적으로 상기 구멍(21a∼24a)에는 전극 페이스를 채워서 적층 및 소결시키고 외부 단자 전극을 형성시켜서 되는 것을 특징으로 하는 적층형 인덕턴스 부품의 제조 방법.
- 자성체 그린 시트에 내부 전극 패턴을 인쇄하고 자성체 층에 형성된 구멍을 통해 전극 패턴이 상호 연결되도록 하여서 적층형 인덕턴스 부품을 제조하는 방법에 있어서, 제1자성체 그린 시트(21)의 정 중앙부에 구멍(21a)을 형성하는 공정; 제2자성체 그린 시트(22)상의 좌측 선단면에 인접하는 부위의 중앙 지점에 상기 제1자성체 그린 시트(21)에 형성된 크기와 동일한 구멍(22a)을 형성하는 공정; 제3자성체 그린 시트(23)상의 정 중앙 지점에 상기 제1자성체 그린 시트(21)에 형성된 크기와 동일한 구멍(23a)을 형성하는 공정; 제4자성체 그린 시트(24)상의 좌측 선단면에 인접하는 부위의 의 중앙 지점에 상기 제2자성체 그린 시트(22)에 형성된 크기와 동일한 구멍(24a)을 형성하는 공정; 상기 구멍(21a)이 형성된 제1자성체 그린 시트(21)의 한쪽 선단면을 따라 인출 전극(21b)을 형성하고 상기 구멍(21a)과 상호 연결될 수 있는 전극 패턴(21c)을 임의의 형상으로 인쇄하는 공정; 상기 구멍(22a)이 형성된 제2자성체 그린 시트(22)에서 상기 제1자성체 그린 시트(21)상의 구멍(21a)과 대향하는 지점과 상기 구멍(22a)을 상호 연결하는 전극 패턴(22c)을 임의의 형상으로 인쇄하는 공정; 상기 구멍(23a)이 형성된 제3자성체 그린 시트(23)에서 상기 제2자성체 그린 시트(22)상의 구멍(22a)과 대향하는 지점과 상기 구멍(23a)을 상호 연결하는 전극 패턴(23c)을 임의의 형상으로 인쇄하는 공정; 상기 구멍(24a)이 형성된 제4자성체 그린 시트(24)에서 상기 제3자성체 그린 시트(23)상의 구멍(23a)과 대향하는 지점과 상기 구멍(24a)을 상호 연결하는 전극 패턴(24c)을 임의의 형상으로 인쇄하는 공정; 별도의 제5자성체 그린 시트(25)상에서 상기 제4자성체 그린 시트(24)의 구멍(24a)과 대향하는 지점과 상기 제1자성체 그린 시트(21)의 인출 전극(21b)과는 반대편에 형성되는 인출 전극(25b)을 서로 연결하는 전극 패턴(25c)을 인쇄하는 공정; 및 상기 전극 패턴(21c∼25c)들이 각각 인쇄된 제1내지 제5자성체 그린 시트(21∼25)들을 순서대로 적층시키되 통상적으로 상기 구멍(21a∼24a)에는 전극 페이스트를 채워서 적측 및 소결시키고 외부 단자 전극을 형성시켜서 되는 것을 특징으로 하는 적층형 인덕턴스 부품의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950006185A KR0154395B1 (ko) | 1995-03-23 | 1995-03-23 | 적층형 인덕턴스 부품의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950006185A KR0154395B1 (ko) | 1995-03-23 | 1995-03-23 | 적층형 인덕턴스 부품의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960035681A KR960035681A (ko) | 1996-10-24 |
| KR0154395B1 true KR0154395B1 (ko) | 1998-11-16 |
Family
ID=19410401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950006185A KR0154395B1 (ko) | 1995-03-23 | 1995-03-23 | 적층형 인덕턴스 부품의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0154395B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019098560A1 (ko) | 2017-11-20 | 2019-05-23 | 주식회사 엘지화학 | 회전식 디스크 시스템을 활용한 중금속 정성 및 정량 분석 디바이스 및 분석 방법 |
| WO2019098561A1 (ko) | 2017-11-20 | 2019-05-23 | 주식회사 엘지화학 | 회전식 디스크 시스템을 활용한 중금속 정성 및 정량 분석 디바이스 및 분석 방법 |
| WO2019098563A1 (ko) | 2017-11-20 | 2019-05-23 | 주식회사 엘지화학 | 회전식 디스크 시스템을 활용한 중금속 정성 및 정량 분석 디바이스 및 분석 방법 |
| WO2019098562A1 (ko) | 2017-11-20 | 2019-05-23 | 주식회사 엘지화학 | 회전식 디스크 시스템을 활용한 중금속 정성 및 정량 분석 디바이스 및 분석 방법 |
-
1995
- 1995-03-23 KR KR1019950006185A patent/KR0154395B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019098560A1 (ko) | 2017-11-20 | 2019-05-23 | 주식회사 엘지화학 | 회전식 디스크 시스템을 활용한 중금속 정성 및 정량 분석 디바이스 및 분석 방법 |
| WO2019098561A1 (ko) | 2017-11-20 | 2019-05-23 | 주식회사 엘지화학 | 회전식 디스크 시스템을 활용한 중금속 정성 및 정량 분석 디바이스 및 분석 방법 |
| WO2019098563A1 (ko) | 2017-11-20 | 2019-05-23 | 주식회사 엘지화학 | 회전식 디스크 시스템을 활용한 중금속 정성 및 정량 분석 디바이스 및 분석 방법 |
| WO2019098562A1 (ko) | 2017-11-20 | 2019-05-23 | 주식회사 엘지화학 | 회전식 디스크 시스템을 활용한 중금속 정성 및 정량 분석 디바이스 및 분석 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960035681A (ko) | 1996-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6871391B2 (en) | Method of manufacturing laminated ceramic electronic component and laminated ceramic electronic component | |
| EP0998784A1 (en) | Multilayer ceramic rc device | |
| US6669796B2 (en) | Method of manufacturing laminated ceramic electronic component, and laminated ceramic electronic component | |
| JPH1167554A (ja) | 積層型コイル部品及びその製造方法 | |
| KR0154395B1 (ko) | 적층형 인덕턴스 부품의 제조 방법 | |
| JPH1012455A (ja) | 積層型コイル部品とその製造方法 | |
| JP2001284170A (ja) | 積層型電子部品及び積層型電子部品の製造方法 | |
| US6551426B2 (en) | Manufacturing method for a laminated ceramic electronic component | |
| JP3554784B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| JPH03219605A (ja) | 積層型インダクタンス素子 | |
| KR100474947B1 (ko) | 적층 세라믹 전자 부품 제조 방법 및 적층 인덕터 제조 방법 | |
| JPH08273973A (ja) | 積層セラミック電子部品の製造方法 | |
| JPH11354326A (ja) | 積層型インダクタ、及びその製造方法 | |
| KR100248196B1 (ko) | 적층 세라믹 부품의 제조방법 | |
| JP2000269078A (ja) | 積層電子部品 | |
| JPH0441620Y2 (ko) | ||
| JP3582480B2 (ja) | スクリーン印刷版、スクリーン印刷方法、および積層コンデンサ | |
| JP2002343640A (ja) | 積層セラミック型電子部品 | |
| JPH06275438A (ja) | マーク付きチップコイル、及びマーク付きチップコイルの製造方法 | |
| JPH03225905A (ja) | 積層複合部品とその製造方法 | |
| KR19980047648A (ko) | 칩형 인덕턴스 부품의 제조방법 | |
| JP2781095B2 (ja) | 表面実装部品の製造方法 | |
| KR0125882B1 (ko) | 칩형 트랜스의 제조방법 | |
| JP2971123B2 (ja) | 電子部品 | |
| JPH05175060A (ja) | チップ型トランス及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020709 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |