KR0150487B1 - Fabrication method of t-shape metal electrode - Google Patents
Fabrication method of t-shape metal electrode Download PDFInfo
- Publication number
- KR0150487B1 KR0150487B1 KR1019940033905A KR19940033905A KR0150487B1 KR 0150487 B1 KR0150487 B1 KR 0150487B1 KR 1019940033905 A KR1019940033905 A KR 1019940033905A KR 19940033905 A KR19940033905 A KR 19940033905A KR 0150487 B1 KR0150487 B1 KR 0150487B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating
- film
- insulating layer
- metal electrode
- etching
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
본 발명은 반도체장치의 제조방법에 관한 것으로서, 식각속도가 상이한 3중층의 절연막을 이용하여 T형 금속전극을 제조하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a T-type metal electrode using a triple layer insulating film having different etching rates.
반도체기판(10)위에 식각속도가 상이한 제1절연층(1), 제2절연층(2) 및 제3절연층(3)을 순차적으로 형성하는 공정과; 상기 제3절연층(3)위에 소정 패턴을 갖는 포토레지스트막(4)을 형성하여, 금속 전극이 형성될 영역을 정의하는 공정과; 상기 포토레지스트막(4)을 마스크로 사용하여, 동일한 식각조건하에서 상기 제1, 2, 3절연층(1, 2, 3)을 식각하여 식각속도에 따라 제2절연층이 제1절연층과 제3절연층보다 빠른 속도로 과식각되게 하는 공정과; 그위에 금속막(5)을 도포한 다음 상기 기판상의 모든 절연층을 제거하여 상기 기판(10)상에 티형의 금속전극을 형성하는 공정을 포함한다.Sequentially forming a first insulating layer (1), a second insulating layer (2), and a third insulating layer (3) having different etching rates on the semiconductor substrate (10); Forming a photoresist film (4) having a predetermined pattern on the third insulating layer (3) to define a region where a metal electrode is to be formed; Using the photoresist film 4 as a mask, the first, second, and third insulating layers 1, 2, and 3 are etched under the same etching conditions, so that the second insulating layer and the first insulating layer are etched according to the etching rate. Over-etching at a faster rate than the third insulating layer; Applying a metal film 5 thereon, and then removing all insulating layers on the substrate to form a tee-shaped metal electrode on the substrate 10.
Description
제1a도~제1f도는 본 발명의 금속전극의 제조방법의 공정들을 보여주는 단면도이다.1A to 1F are cross-sectional views showing processes of the method for manufacturing a metal electrode of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 제1절연층 2 : 제2절연층1: first insulating layer 2: second insulating layer
3 : 제3절연층 4 : 포토레지스트막3: third insulating layer 4: photoresist film
5 : 금속막 6 : T형 금속전극5: metal film 6: T-type metal electrode
본 발명은 반도체장치의 제조방법에 관한 것으로서, 식각속도가 상이한 3중층의 절연막을 이용하여 T형 금속전극을 제조하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a T-type metal electrode using a triple layer insulating film having different etching rates.
일반적으로, 광대역 정보통신망등에 적용가능한 초고속 및 초고주파 소자로서 각광을 받고 있는 갈륨비소(GaAs)와 같은 화학물 반도체를 이용한 이종접합 바이폴라 트랜지스터(Heterojunction Bipolar Transistor:HBT), 금속-반도체 전계효과트랜지스터(Metal-Semiconductor Field Effect Transistor:MESFET), 고전자이동도 트랜지스터(High Electron Mobility Transistor:HEMT)에 있어서, 에미터(Emitter)나 혹은 게이트(Gate)의 형성방법이 소자의 고속특성에 가장 큰 영향을 미치게 되는 것은 잘 알려져 있는 것이다.In general, heterojunction bipolar transistors (HBTs) and metal-semiconductor field effect transistors (HBTs) using chemical semiconductors such as gallium arsenide (GaAs), which are in the spotlight as high-speed and high-frequency devices applicable to broadband information communication networks. In semi-conductor field effect transistors (MESFETs) and high-electron mobility transistors (HEMTs), the method of forming emitters or gates has the greatest effect on the device's high-speed characteristics. It is well known to be.
HBT소자의 경우에, 에미터 크기의 감소에 따라 최대 공진주파수(Maximum Oscillation Frequency:fmax)와 차단주파수(Cutoff frequency:fT)가 상당히 향상되며, MESFET와 HEMT의 경우는 게이트길이의 감소와 함께 전기적 채널이 짧아지므로 잡음 특성 및 상호 신호전달특성(Transconductance)이 획기적으로 개선된다.In the case of HBT devices, the maximum oscillation frequency (f max ) and cutoff frequency (f T ) are significantly improved as the emitter size decreases, and in the case of MESFETs and HEMTs, the gate length decreases and Together, the electrical channels are shortened, dramatically improving noise and transconductance.
그러나 소자집적도와 성능의 향상을 위해 소자크기가 줄어듬에 따라 에미터나 게이트의 길이가 따라서 감소하면서 상대적으로 전극의 저항이 커지게 되므로서 충분한 소자성능의 개선을 기대할 수 없다. 이러한 맥락에서 최근에는 게이트전극의 형태를 기판에 접촉한 부분은 좁고 윗부분은 크게 하여 전극의 표면적을 넓게 함으로써 게이트 저항이나 에미터저항을 크게 감소시키려는 시도가 많이 이루어지고 있다.However, as the device size decreases to improve device integration and performance, the electrode resistance increases relatively as the length of the emitter or gate decreases, so that sufficient device performance cannot be expected. In this context, in recent years, many attempts have been made to greatly reduce the gate resistance or the emitter resistance by increasing the surface area of the electrode by narrowing the upper part of the gate electrode and making the upper part larger.
이제까지의 티(T)형 혹은 버섯형 금속전극은 고가의 전자빔 노광장치와 다층감광막의 현상에 의해 주로 형성되었는데 이러한 제작기술은 제작비용이 매우 많이 소요되고, 여기에 사용되는 특수감광막의 사용수명이 짧은 관계로 공정의 재현성면에서 문제를 내포하고 있으며, 화학약품을 위주로 한 공정이기 때문에 제작공정의 자동화 측면에서 어려움이 많다.T-type or mushroom-type metal electrodes have been formed mainly by the phenomenon of expensive electron beam exposure apparatus and multilayer photoresist film. This fabrication technique is very expensive and the lifespan of special photoresist film used here Due to the short relationship, there are problems in the reproducibility of the process, and since the process is mainly chemical, there are many difficulties in the automation of the manufacturing process.
따라서, 본 발명은 종래의 T형 전극 제작방법 대신에 건식식각(Dry Etching)시에 식각속도가 상이한 3중층의 절연막을 사용하여 단 한차례의 리소그라피(Photolithography) 공정과 자계인가형 반응성 이온식각(Magnetically Enhanced Reactive Ion Etching:MERIE)만으로 아래부분에 비하여 윗면적이 보다 넓은 완전한 T향의 금속전극의 제조방법을 제공하는데 그 목적이 있다.Accordingly, the present invention uses a single layer of a photolithography process and a magnetic field applied reactive ion etching using a triple layer insulating film having different etching rates during dry etching instead of a conventional T-type electrode manufacturing method. It is an object of the present invention to provide a method for manufacturing a T-shaped metal electrode having a larger upper surface area than the lower portion by using only Enhanced Reactive Ion Etching (MERIE).
상기의 목적을 달성하기 위한 본 발명의 반도체장치의 제조방법은, 반도체기판(10)위에 식각속도가 상이한 제1절연층(1), 제2절연층(2) 및 제3절연층(3)을 순차적으로 형성하는 공정과; 상기 제3절연층(3)위에 소정 패턴을 갖는 포토레지스트막(4)을 형성하여, 금속 전극이 형성될 영역을 정의하는 공정과; 상기 포토레지스트막(4)을 마스크로 사용하여, 동일한 식각조건하에서 상기 제1, 2, 3절연층(1, 2, 3)을 식각하여 식각속도에 따라 제2절연층이 제1절연층과 제3절연층보다 빠른 속도로 과식각되게 하는 공정과; 그위에 금속막(5)을 도포한 다음 상기 기판상의 모든 절연층을 제거하는 공정을 포함하여 상기 기판(10)상에 티형의 금속전극을 형성한다.In the semiconductor device manufacturing method of the present invention for achieving the above object, the first insulating layer (1), the second insulating layer (2) and the third insulating layer (3) having different etching rates on the semiconductor substrate (10). Forming sequentially; Forming a photoresist film (4) having a predetermined pattern on the third insulating layer (3) to define a region where a metal electrode is to be formed; Using the photoresist film 4 as a mask, the first, second, and third insulating layers 1, 2, and 3 are etched under the same etching conditions, so that the second insulating layer and the first insulating layer are etched according to the etching rate. Over-etching at a faster rate than the third insulating layer; The metal film 5 is applied thereon, and then a tee-type metal electrode is formed on the substrate 10, including removing all insulating layers on the substrate.
이 제조방법에 있어서, 상기 반도체기판(10)은 반절연성 화합물기판이다.In this manufacturing method, the semiconductor substrate 10 is a semi-insulating compound substrate.
이 제조방법에 있어서, 상기 반도체기판(10)내에 이온주입에 의한 전기적 활성층을 형성하는 공정을 부가한다.In this manufacturing method, a step of forming an electrically active layer by ion implantation in the semiconductor substrate 10 is added.
이 제조방법에 있어서, 상기 반도체기판(10)상에 에미터 캡층 또는 오믹접촉층을 형성하는 공정을 부가한다.In this manufacturing method, a step of forming an emitter cap layer or an ohmic contact layer on the semiconductor substrate 10 is added.
이 제조방법에 있어서, 상기 제1절연막(1)과 제3절연막(3)은 전자 사이클로트론 공명 화학증착법을 이용하여 형성한다.In this manufacturing method, the first insulating film 1 and the third insulating film 3 are formed using an electron cyclotron resonance chemical vapor deposition method.
이 제조방법에 있어서, 상기 제1절연막(1)과 제3절연막(3)은 모두 실리콘질화막으로 형성된다.In this manufacturing method, both the first insulating film 1 and the third insulating film 3 are formed of a silicon nitride film.
이 제조방법에 있어서, 상기 제1절연막(1)은 400~600nm 두께의 실리콘질화막으로 형성되고, 그리고 제3절연막은 100 내지 150nm의 두께의 실리콘질화막으로 형성된다.In this manufacturing method, the first insulating film 1 is formed of a silicon nitride film having a thickness of 400 to 600 nm, and the third insulating film is formed of a silicon nitride film having a thickness of 100 to 150 nm.
이 제조방법에 있어서, 상기 제2절연막(2)은 150~200℃의 온도에서, SiH4/NH3혼합가스를 사용하는 통상적인 RF 플라즈마 화학증착법에 의해 형성된다.In this manufacturing method, the second insulating film 2 is formed by a conventional RF plasma chemical vapor deposition method using a SiH 4 / NH 3 mixed gas at a temperature of 150 to 200 ° C.
이 제조방법에 있어서, 상기 제2절연막은 약 300nm 두께의 실리콘 질화막으로 이루어진다.In this manufacturing method, the second insulating film is made of a silicon nitride film having a thickness of about 300 nm.
이 제조방법에 있어서, 상기 포토레지스트막(4)의 형성공정중에 그의 표면에 돌출부가 형성된다.In this manufacturing method, protrusions are formed on the surface of the photoresist film 4 during the forming step.
이 제조방법에 있어서, 상기 식각공정은 C2F6의 프레온가스를 자계인가형 반응성 이온식각장비내에 주입하고, 13.56MHz의 RF전원과 플라즈마 반응실을 둘러싸고 있는 자기코일에 의해 플라즈마를 발생시키는 조건하에서 실행된다.In this manufacturing method, the etching step is a condition in which a C 2 F 6 Freon gas is injected into the magnetic field applied reactive ion etching equipment, and plasma is generated by a 13.56 MHz RF power source and a magnetic coil surrounding the plasma reaction chamber. Is run under
상기의 제조방법에 의해, 건식식각시에 식각속도가 상이한 3중층의 절연막을 사용하여 단 한차례의 리소그라피공정과 자계인가형 반응성 이온식각만으로 아래부분에 비하여 윗면적이 보다 넓은 완전한 T형의 금속전극을 제조할 수 있다.According to the above-described manufacturing method, a complete T-type metal electrode having a larger upper surface area than the lower portion is formed by only one lithography process and magnetically applied reactive ion etching using a triple layer insulating film having different etching rates during dry etching. It can manufacture.
이러한 T형 금속전극을 형성할 수 있어, 화합물 고속소자의 제작시 전극저항을 크게 낮출 수 있어, 결국 소자의 고속특성을 개선할 수 있다.Since the T-type metal electrode can be formed, the electrode resistance can be greatly lowered at the time of manufacturing the compound high speed device, thereby improving the high speed characteristics of the device.
이하, 본 발명을 첨부도면에 의거하여 상세히 기술하면 다음과 같다. 제1a도 내지 제1f도는 본 발명에 의한 반도체장치의 T형 금속전극의 제조공정을 보여주고 있다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings. 1A to 1F show a manufacturing process of a T-type metal electrode of a semiconductor device according to the present invention.
제1a도를 참고하면, 반절연성 화합물 반도체 기판위에, MESFET의 경우는 이온주입에 의한 전기적 활성층을, HBT나 HEMT의 경우는 에미터 캡층이나 오믹접촉층을 성장시키고 청정처리가 완료된 기판(10) 표면을 나타내고 있다.Referring to FIG. 1A, on a semi-insulating compound semiconductor substrate, an electrically active layer by ion implantation in the case of MESFET, an emitter cap layer or an ohmic contact layer in the case of HBT or HEMT are grown, and the substrate is cleaned. The surface is shown.
이어, 제1b도에 도시되어 있는 바와같이, 상기 기판(10)위에 전자 사이클로트론 공명(Electron Cyclotron Resonance)을 이용한 SiH4/N2플라즈마에 의해 화학증착된 제1절연막(1)을 형성한다.Subsequently, as illustrated in FIG. 1B, a first insulating film 1 chemically deposited by SiH 4 / N 2 plasma using electron cyclotron resonance is formed on the substrate 10.
이 제1절연막(1)은 400~600nm 두께의 실리콘질화막(SiN)으로 형성된다.The first insulating film 1 is formed of a silicon nitride film SiN having a thickness of 400 to 600 nm.
연이어 비교적 저온(150~200℃)에서 SiH4/NH3혼합가스를 사용하여 통상적인 RF(Radio Frequency) 플라즈마 화학증착법(Plasma Enhanced Chemical Vapor Deposition)에 의해 약 300nm 두께의 제2절연층(2)이 상기 제1절연막(1)상에 형성된다.Subsequently, a second insulating layer 2 having a thickness of about 300 nm by conventional RF (Plasma Enhanced Chemical Vapor Deposition) using SiH 4 / NH 3 mixed gas at relatively low temperature (150-200 ° C.) This is formed on the first insulating film 1.
이 제2절연층(2)은 약 300nm 두께의 실리콘질화막(SiN)으로 이루어진다.The second insulating layer 2 is made of a silicon nitride film (SiN) having a thickness of about 300 nm.
마지막으로, 상기 제1절연막(1)의 형성공정과 마찬가지로, ECR방전을 이용한 SiH4/N2플라즈마에 의해 화학증착된 제3절연막(3)이 상기 제2절연막(2)상에 형성된다.Finally, similarly to the process of forming the first insulating film 1, a third insulating film 3 chemically deposited by SiH 4 / N 2 plasma using ECR discharge is formed on the second insulating film 2.
이 제3절연막(3)은 비교적 얇은 두께(100~150nm)를 갖는 실리콘질화막(SiN)으로 이루어진다.The third insulating film 3 is made of a silicon nitride film SiN having a relatively thin thickness (100 to 150 nm).
또한, 제1c도에 도시된 바와같이, 스텝퍼(Stepper) 장비 등을 이용한 포토리소그라피공정에 의해 매우 미세한 패턴의 포토레지스트막(4)이 상기 제3절연막(3)위에 형성되어, 에미터나 게이트 금속전극이 형성될 영역을 정의한다.In addition, as shown in FIG. 1C, a photoresist film 4 having a very fine pattern is formed on the third insulating film 3 by a photolithography process using a stepper device or the like, thereby forming an emitter or a gate metal. Define the area where the electrode is to be formed.
이때, 후에 증착될 금속의 리프트오프(lift-off)가 용이하게 실행되도록 상기 패턴화된 감광막(4)의 표면에는 돌출부가 형성되도록 한다. 이어, 제1d도에 도시된 바와같이, C2F6와 같은 프레온가스를 자계인가형 반응성 이온식각(MERIE) 장비내에 주입하고, 13.56MHz의 RF전원과 플라즈마 반응실을 둘러싸고 있는 자기코일(Magnetic Coil)에 의해 플라즈마를 발생시키는 조건하에서, 제3절연막(3), 제2절연막(2) 및 제1절연막(1)을 차례대로 식각한다.At this time, a protrusion is formed on the surface of the patterned photosensitive film 4 so that lift-off of the metal to be deposited later is easily performed. Subsequently, as shown in FIG. 1d, a freon gas such as C2F6 is injected into the magnetic field applied reactive ion etching (MERIE) equipment, and the magnetic coil surrounding the 13.56 MHz RF power source and the plasma reaction chamber is injected into the magnetic coil. The third insulating film 3, the second insulating film 2 and the first insulating film 1 are sequentially etched under the condition of generating plasma.
이때, ECR-CVD에 의해 증착된 제1, 3절연막(1, 3)은 SiH4에 NH3를 사용하는 통상적인 PECVD방식에 의해 증착된 제2절연막에 비하여 매우 방전효율이 크기 때문에, SiH4와 순수한 질소(N2)만을 사용하므로 성장된 질화막중에 수소의 결합이 거의 없어 PECVD질화막보다 훨씬 고밀도의 막질을 나타내게 된다.At this time, since the very discharge efficiency compared to the second insulating film deposited by conventional PECVD system to the first and third insulating films (1, 3) deposited by the ECR-CVD uses NH 3 to SiH 4 in size, SiH 4 Since only pure and nitrogen (N 2 ) are used, there is almost no hydrogen bonding in the grown nitride, resulting in a much higher density than the PECVD nitride.
따라서 불산 등으로 상기 두종류의 질화막을 식각할 때 PECVD질화막이 ECR-CVD질화막에 비해 수십배 이상 식각속도가 빠르기 때문에, 제1d도에 도시된 바와같이, 제2절연막(2)이 제1, 3절연막(1, 3)보다 더 빠르게 식각된다.Therefore, when etching the two kinds of nitride films with hydrofluoric acid or the like, since the PECVD nitride film has an etching rate that is several orders of magnitude faster than that of the ECR-CVD nitride film, as shown in FIG. It is etched faster than the insulating films 1 and 3.
또한, 이 실시예에서, 상기 절연막들의 식각공정중에, RF전원외에 자계(magnetic field)를 상기 식각장치에 인가함으로써 방전효율이 증대되고, 그리고 방전효율의 증대로 인하여 식각속도를 향상시켜줄 뿐만 아니라 플라즈마중의 이온의 방향성을 기판에 수직하게 유도함으로써 큰 직류 바이어스를 이용하지 않고도 수직한 식각형상을 얻는 것이 가능하다.Further, in this embodiment, during the etching process of the insulating films, the discharge efficiency is increased by applying a magnetic field to the etching apparatus in addition to the RF power source, and the etching rate is not only improved due to the increase of the discharge efficiency, but also the plasma. By inducing the directionality of the ions perpendicular to the substrate, it is possible to obtain a vertical etching shape without using a large direct current bias.
만일, 상기 기판(10)에 대한 식각손상을 감소시킬 수 있는 MERIE법을 활용하면, 제1d도와 같이 제3절연막(3)은 감광막에서 정의된 영역만큼 미세한 수직형상을 재현하게 되고, 그리고 제2절연막(2)인 PECVD SiN막은 그의 위층과 아래층의 SiN막(1, 3)과 비교하여 매우 높은 식각속도를 가지게 되므로 제1d도에서 도시된 바와같이 측방향으로 과식각 된다.If the MERIE method is used to reduce the etch damage to the substrate 10, the third insulating film 3 reproduces the vertical shape as fine as the region defined in the photoresist film, as shown in FIG. 1D. Since the PECVD SiN film, which is the insulating film 2, has a very high etching rate compared to the SiN films 1 and 3 of the upper and lower layers thereof, the PECVD SiN film is overetched laterally as shown in FIG. 1D.
한편, 상기 기판(10)에 인접한 제1ECR-CVD SiN막(1)은 그 위에 형성된 제3ECR-CVD SiN막(3)을 마스크층으로 하여 식각되기 때문에, MERIE의 장점에 따라 기판에 대한 식각손상이 비교적 적게 나타나고, 그리고 역시 상기 포토레지스트막(4)에 의해 정의된 미세한 수직형상의 식각수행이 가능하다.On the other hand, since the first ECR-CVD SiN film 1 adjacent to the substrate 10 is etched using the third ECR-CVD SiN film 3 formed thereon as a mask layer, etching damage to the substrate is performed according to the merits of MERIE. This is relatively small, and fine vertical etching as defined by the photoresist film 4 is also possible.
제1e도에 도시된 바와같이, 상기 포토레지스트막(4)을 제거한 후, 전자빔 진공증착장비에 의해 에미터나 게이트를 형성하기 위한 전극 금속막(5)을 증착한다.As shown in FIG. 1E, after removing the photoresist film 4, an electrode metal film 5 for forming an emitter or a gate is deposited by electron beam vacuum deposition equipment.
상기 제3ECR-CVD절연막(3)의 표면에 형성된 돌출부로 인해, 증착된 금속과와의 사이에서 단락이 발생되어 그 금속막의 제거를 용이하게 한다.Due to the protrusion formed on the surface of the third ECR-CVD insulating film 3, a short circuit occurs between the deposited metal and the metal film to facilitate the removal of the metal film.
이후, 희석된 불산용액을 이용하여 전체 3중층(1-3)을 모두 식각하고 제거하면, 제1f도에 도시된 바와 같이, T형의 금속전극(6)이 형성된다.Subsequently, when all of the triple layers 1-3 are etched and removed using the diluted hydrofluoric acid solution, as shown in FIG. 1f, a T-type metal electrode 6 is formed.
이렇게 형성된, T형 에미터전극 혹은 게이트전극을 활용하여, HBT나 MESFET, HEMT의 제작시에 각종 자기정렬 소자구조의 제작이 가능하게 된다.By using the T-type emitter electrode or the gate electrode thus formed, it is possible to manufacture various self-aligned device structures in the manufacture of HBT, MESFET, and HEMT.
상술한 바와같이, 본 발명의 제조방법은 건식식각시에 식각속도가 상이한 3중층의 절연막을 사용하여 단 한차례의 리소그라피공정과 자계인가형 반응성 이온식각만으로 아래부분에 비하여 윗면적이 보다 넓은 완전한 T형의 금속전극을 제조할 수 있다.As described above, the manufacturing method of the present invention uses a three-layered insulating film having different etching speeds during dry etching, using only one lithography process and a magnetic field-applied reactive ion etching. The metal electrode of can be manufactured.
또한, 본 발명의 제조방법에 의해, T형 금속전극을 형성할 수 있기 때문에, 화합물 고속소자의 제작시 전극저항을 크게 낮출 수 있어, 결국 소자의 고속특성을 개선할 수 있다.In addition, since the T-type metal electrode can be formed by the manufacturing method of the present invention, the electrode resistance at the time of manufacturing the compound high-speed device can be greatly reduced, and thus the high-speed characteristics of the device can be improved.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940033905A KR0150487B1 (en) | 1994-12-13 | 1994-12-13 | Fabrication method of t-shape metal electrode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940033905A KR0150487B1 (en) | 1994-12-13 | 1994-12-13 | Fabrication method of t-shape metal electrode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026157A KR960026157A (en) | 1996-07-22 |
| KR0150487B1 true KR0150487B1 (en) | 1998-12-01 |
Family
ID=19401188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940033905A KR0150487B1 (en) | 1994-12-13 | 1994-12-13 | Fabrication method of t-shape metal electrode |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0150487B1 (en) |
-
1994
- 1994-12-13 KR KR1019940033905A patent/KR0150487B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960026157A (en) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100631051B1 (en) | Method for fabricating a pseudomorphic high electron mobility transistor | |
| JP2891204B2 (en) | Method for manufacturing semiconductor device | |
| US4997779A (en) | Method of making asymmetrical gate field effect transistor | |
| JP2904167B2 (en) | Method for manufacturing semiconductor device | |
| KR100305593B1 (en) | Mathod of manufacturing a heterojunction bipolar transistor | |
| JP3347947B2 (en) | Method for manufacturing semiconductor device | |
| KR0150487B1 (en) | Fabrication method of t-shape metal electrode | |
| JPH08306708A (en) | Semiconductor device and its fabrication | |
| JPH11135522A (en) | Manufacture of compound semiconductor device | |
| WO2022031937A1 (en) | ENHANCEMENT-MODE GaN HFET | |
| JP2002110702A (en) | Manufacturing method of compound semiconductor device | |
| JP3380139B2 (en) | High electron mobility transistor and method of manufacturing the same | |
| JP3143965B2 (en) | Method for manufacturing semiconductor device | |
| KR100400718B1 (en) | Method for forming T-gate | |
| Ren et al. | Dry etching bilayer and trilevel resist systems for submicron gate length GaAs based high electron mobility transistors for power and digital applications | |
| JPS63124465A (en) | Manufacture of bipolar transistor | |
| JP3350426B2 (en) | Method for manufacturing heterojunction bipolar transistor | |
| KR100849926B1 (en) | Methods for fabricating a pseudomorphic high electron mobility transistor | |
| KR100198425B1 (en) | Method of manufacturing heterojunction bipolar transistor | |
| Ren et al. | Fabrication of Y‐gate, submicron gate length GaAs metal–semiconductor field effect transistors | |
| JP3225902B2 (en) | Method for manufacturing semiconductor device | |
| JPH01144681A (en) | Manufacture of bipolar transistor | |
| JP3123445B2 (en) | Method for manufacturing semiconductor device | |
| KR100216521B1 (en) | Method for fabricating heterojunction bipolar transistor | |
| JP2939269B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030530 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |