KR100400718B1 - Method for forming T-gate - Google Patents
Method for forming T-gate Download PDFInfo
- Publication number
- KR100400718B1 KR100400718B1 KR10-2002-0005783A KR20020005783A KR100400718B1 KR 100400718 B1 KR100400718 B1 KR 100400718B1 KR 20020005783 A KR20020005783 A KR 20020005783A KR 100400718 B1 KR100400718 B1 KR 100400718B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- insulating film
- forming
- etching
- photoresist
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H01L29/42376—
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
본 발명은 티(T)형 게이트 형성 방법에 관하여 개시한다. 본 발명은, 반도체 기판 상에 식각률이 서로 다른 제1 절연막 및 제2 절연막을 순차적으로 형성하는 단계와, 상기 제2 및 제1 절연막을 식각하여 하부보다 상부가 넓은 홀을 형성하는 단계와, 상기 홀이 매립되도록 전체 상부면에 제3 절연막을 형성한 후 상기 반도체 기판의 일부를 노출시키면서 상기 홀의 측벽에 상기 제3 절연막이 잔류되도록 상기 제3 절연막을 되식각(etch back)하는 단계와, 전체 상부면에 제1 및 제2 감광막을 순차적으로 형성한 후 상부가 하부보다 넓은 개구부를 통해 상기 홀이 노출되도록 상기 제2 및 제1 감광막을 순차적으로 패터닝하는 단계 및 게이트 형성용 금속을 증착한 후 상기 제2 및 제1 감광막을 제거하여 티(T)형의 게이트를 형성하는 단계를 포함하는 티(T)형 게이트 형성 방법을 제공한다. 본 발명에 의하면, 초미세한 길이를 가지면서도 큰 단면적을 갖는 게이트를 형성할 수 있다.The present invention discloses a method of forming a tee (T) type gate. According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, the method comprising: sequentially forming a first insulating film and a second insulating film having different etching rates on a semiconductor substrate; Forming a third insulating film on the entire upper surface to fill the hole, and then etching back the third insulating film so that the third insulating film remains on the sidewall of the hole while exposing a portion of the semiconductor substrate; Sequentially forming the first and second photoresist films on the upper surface, and sequentially patterning the second and first photoresist films so that the holes are exposed through the openings wider than the bottom thereof, and depositing a gate forming metal. The present invention provides a method of forming a tee (T) gate including removing the second and first photoresist layers to form a tee (T) gate. According to the present invention, it is possible to form a gate having an extremely small length and having a large cross-sectional area.
Description
본 발명은 티(T)형 게이트 형성 방법에 관한 것으로, 더욱 상세하게는 게이트 길이를 감소시키면서도 큰 단면적을 얻을 수 있는 금속-반도체 전계효과트랜지스터(Metal-Semiconductor Field Effect Transistor; 이하 'MESFET'이라 함), 고전자이동도 트랜지스터(High Electron Mobility Transistor; 이하 'HEMT'라 함)와 같은 소자의 티(T)형 게이트 형성 방법에 관한 것이다.The present invention relates to a method for forming a tee (T) type gate, and more particularly, a metal-semiconductor field effect transistor (hereinafter referred to as a 'MESFET') capable of obtaining a large cross-sectional area while reducing a gate length. The present invention relates to a method of forming a tee (T) gate of a device such as a high electron mobility transistor (HEMT).
반도체 소자가 고집적화됨에 따라 게이트의 길이도 감소하고 있다. 일반적으로 게이트의 길이가 감소되면 게이트를 형성하기 위한 금속 증착 시 단차 회복성(step coverage)이 악화되어 0.1 미크론 이하의 티(T)형 게이트를 형성하는 데 문제가 발생되며, 게이트의 길이가 감소함에 따라 단면적도 감소하여 게이트의 저항이 증가하게 된다.As semiconductor devices are highly integrated, the gate length is also decreasing. In general, when the gate length is reduced, step coverage is degraded during metal deposition to form the gate, thereby causing problems in forming a T-type gate of 0.1 micron or less, and reducing the length of the gate. As the cross-sectional area decreases, the resistance of the gate increases.
이하에서, 종래의 티(T)형 게이트 형성 방법을 도 1a 및 도 1b를 참조하여 설명한다.Hereinafter, a conventional tee (T) gate forming method will be described with reference to FIGS. 1A and 1B.
도 1a를 참조하면, 화합물 반도체 기판(1) 상에 활성층(2) 및 캡층(3)을 순차적으로 형성한 후, 소스 및 드레인으로 이용될 오믹 금속층(AuGe/Ni/Au)(4)을 형성한다. 이어서, 상기 결과물 상에 제1 감광막(5)을 도포하여 열처리하고, 제2 감광막(6)을 도포하고 열처리한 다음, 게이트 형성용 마스크를 이용하여 제2 및 제1 감광막(6, 5)을 패터닝한다. 다음에, 리세스 식각 공정을 진행한다.Referring to FIG. 1A, an active layer 2 and a cap layer 3 are sequentially formed on a compound semiconductor substrate 1, and then an ohmic metal layer (AuGe / Ni / Au) 4 to be used as a source and a drain is formed. do. Subsequently, the first photoresist film 5 is applied and heat-treated on the resultant, the second photoresist film 6 is applied and heat-treated, and then the second and first photoresist films 6 and 5 are formed using a gate forming mask. Pattern. Next, a recess etching process is performed.
도 1b를 참조하면, 제1 및 제2 감광막(5, 6) 패턴이 형성된 반도체 기판(1) 상에 게이트 금속(7)을 증착한 후, 리프트-오프(lift-off)하여 티(T)형 게이트를 형성한다.Referring to FIG. 1B, after depositing the gate metal 7 on the semiconductor substrate 1 on which the first and second photoresist layers 5 and 6 patterns are formed, the tee T may be lifted off. Form a gate.
그러나, 상기와 같은 종래의 방법에 의하면, 게이트의 길이는 전자빔 리소그라피 공정의 해상력에만 의존한다. 그러므로, 게이트의 길이는 감소시킬 수 있으나, 이 경우 단면적이 감소됨에 따라 저항이 증가된다. 이와 같이, 종래의 방법에 의하면 게이트의 길이를 감소시키는 데 한계가 있고, 게이트 길이를 감소시킴에 따라 단면적이 감소하여 저항이 증가되므로 소자의 성능 개선이 어렵다. 또한, 일반적으로 전자빔을 사용하여 티(T)형 게이트를 만들고, 특히 게이트 길이가 리소그라피 장비의 해상력에만 의존되기 때문에 우수한 성능을 갖는 소자의 양산이 어렵다. 또한, 게이트의 다리 부분의 높이도 포토레지스트의 두께에만 의존하므로 게이트 금속의 단차 회복 공정의 조절이 어려우며, 기생성분이 증가하는 문제점이 있다.However, according to the conventional method as described above, the length of the gate depends only on the resolution of the electron beam lithography process. Therefore, the length of the gate can be reduced, but in this case the resistance increases as the cross-sectional area is reduced. As described above, according to the conventional method, there is a limit in reducing the length of the gate, and as the cross-sectional area decreases as the length of the gate decreases, the resistance increases, making it difficult to improve the device performance. In addition, it is generally difficult to mass-produce a T-type gate using an electron beam, and in particular, a device having excellent performance because the gate length depends only on the resolution of the lithography equipment. In addition, since the height of the leg portion of the gate also depends only on the thickness of the photoresist, it is difficult to control the step recovery process of the gate metal, and there is a problem in that parasitic components increase.
한편, GaAs HEMT 소자의 특성은 리세스 식각에 의해 크게 좌우되기 때문에 리세스 식각을 진행하는데, 일반적으로 리세스 식각 공정 시 습식 식각을 이용한다. 그러나, 습식 식각만으로 리세스 식각을 진행하면 수평 방향으로 진행되는 식각에 의해 게이트와 소스, 드레인 사이의 저항이 증대되고, 금속이 없는 부분의 표면 공핍의 영향으로 소스와 드레인 사이의 전류통로가 끊어질 수 있다.On the other hand, since the GaAs HEMT device is highly dependent on the recess etching, the recess etching is performed. Generally, wet etching is used during the recess etching process. However, when the recess etch is performed only by wet etching, the resistance between the gate, the source, and the drain increases due to the horizontal etching, and the current path between the source and the drain is broken due to the surface depletion of the metal-free portion. Can lose.
본 발명은 원천적으로 발생하는 단차 회복성을 개선시키면서 초미세한 길이의 게이트를 형성하되, 게이트 단면적을 증가시켜 게이트 저항을 감소시킬 수 있도록 한 티(T)형 게이트 형성 방법을 제공하는 데 그 목적이 있다.An object of the present invention is to provide a method of forming a tee (T) type gate to reduce the gate resistance by increasing the gate cross-sectional area while forming a gate having a very small length while improving the step recovery that occurs naturally. have.
도 1a 및 도 1b는 종래의 티(T)형 게이트 형성 방법을 설명하기 위하여 도시한 단면도이다.1A and 1B are cross-sectional views illustrating a conventional method of forming a tee gate.
도 2a 내지 도 2h는 본 발명의 바람직한 실시예에 따른 티(T)형 게이트 형성 방법을 설명하기 위하여 도시한 단면도들이다.2A to 2H are cross-sectional views illustrating a method of forming a tee gate according to a preferred embodiment of the present invention.
<도면의 부호에 대한 간단한 설명><Short description of the symbols in the drawings>
1, 21: 기판 2, 22: 활성층1, 21: substrate 2, 22: active layer
3, 23: 캡층 4, 24: 오믹 금속층3, 23: cap layer 4, 24: ohmic metal layer
5, 6: 감광막 7, 34a: 게이트 금속5, 6: photoresist 7, 34a: gate metal
25: 제1 절연막 26: 제2 절연막25: first insulating film 26: second insulating film
27, 31, 32: 감광막 28: 홀27, 31, 32: photosensitive film 28: hole
29: 제3 절연막 30: V홈29: third insulating film 30: V groove
33: 저면부 34: 금속33: bottom 34: metal
35: 에어갭35: air gap
상기한 목적을 달성하기 위한 본 발명은, 반도체 기판 상에 식각률이 서로다른 제1 절연막 및 제2 절연막을 순차적으로 형성하는 단계와, 상기 제2 및 제1 절연막을 식각하여 하부보다 상부가 넓은 홀을 형성하는 단계와, 상기 홀이 매립되도록 전체 상부면에 제3 절연막을 형성한 후 상기 반도체 기판의 일부를 노출시키면서 상기 홀의 측벽에 상기 제3 절연막이 잔류되도록 상기 제3 절연막을 되식각(etch back)하는 단계와, 전체 상부면에 제1 및 제2 감광막을 순차적으로 형성한 후 상부가 하부보다 넓은 개구부를 통해 상기 홀이 노출되도록 상기 제2 및 제1 감광막을 순차적으로 패터닝하는 단계와, 게이트 형성용 금속을 증착한 후 상기 제2 및 제1 감광막을 제거하여 티(T)형의 게이트를 형성하는 단계를 포함하는 것을 특징으로 한다.The present invention for achieving the above object, the step of sequentially forming a first insulating film and a second insulating film having a different etching rate on the semiconductor substrate, and by etching the second and the first insulating film is a hole wider than the lower portion Forming a third insulating film on the entire upper surface to fill the hole, and then etching back the third insulating film so that the third insulating film remains on the sidewall of the hole while exposing a portion of the semiconductor substrate. back) and sequentially forming the first and second photoresist films on the entire upper surface, and subsequently patterning the second and first photoresist films so that the holes are exposed through an opening wider than the bottom thereof; And depositing a T-type gate by removing the second and first photoresist layers after depositing the gate forming metal.
상기 제2 절연막과 상기 제1 절연막의 식각률 차이는 1.2 내지 2 : 1이고, 상기 제1 절연막은 실리콘 산화막이며, 상기 제2 절연막은 실리콘 질화막이다.An etching rate difference between the second insulating film and the first insulating film is 1.2 to 2: 1, the first insulating film is a silicon oxide film, and the second insulating film is a silicon nitride film.
상기 제2 및 제1 감광막을 패터닝한 후, 상기 홀의 저면부를 리세스하는 단계를 더 포함할 수 있다.The method may further include recessing a bottom portion of the hole after patterning the second and first photoresist layers.
상기 제2 및 제1 감광막은 리프트 오프 공정으로 제거하며, 상기 제2 및 제1 감광막을 제거한 후 게이트 주변에 잔류하는 감광막 찌꺼기를 제거하고 표면을 세정하는 단계를 더 포함할 수 있다.The second and first photoresist layer may be removed by a lift-off process, and after removing the second and first photoresist layer, the second photoresist layer may further include removing photoresist residues around the gate and cleaning the surface.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다. 그러나, 이하의 실시예는 반도체 기술분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은아니다. 이하의 설명에서 어떤 층이 다른 층의 위에 존재한다고 기술될 때, 이는 다른 층의 바로 위에 존재할 수도 있고, 그 사이에 제3의 층이 게재될 수도 있다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the following embodiments are provided to those skilled in the semiconductor arts to fully understand the present invention, and may be modified in various forms, and the scope of the present invention is limited to the embodiments described below. Not. In the following description, when a layer is described as being on top of another layer, it may be present directly on top of another layer, with a third layer interposed therebetween. In the drawings, the thickness and size of each layer are exaggerated for clarity and convenience of explanation. Like numbers refer to like elements in the figures.
도 2a 내지 도 2h는 본 발명의 바람직한 실시예에 따른 티(T)형 게이트 형성 방법을 설명하기 위하여 도시한 단면도들이다.2A to 2H are cross-sectional views illustrating a method of forming a tee gate according to a preferred embodiment of the present invention.
도 2a를 참조하면, 갈륨비소와 같은 화합물 반도체 기판(21) 상에 활성층(22) 및 캡층(23)을 순차적으로 성장시킨 후, 소스 및 드레인으로 이용될 오믹 금속층(AuGe/Ni/Au)(24)을 형성하고, 그 상부에 제1 절연막(25)을 형성한다. 활성층(22)은 예를 들어 InGaAs로 형성하고, 캡층(23)은 예를 들어 GaAs로 형성할 수 있다. 상기 제1 절연막(25)은 식각률이 낮은 예를 들어, 실리콘 산화막 등을 PECVD(Plasma Enhanced Chemical Vapor Deposition) 방법으로 증착하여 형성한다.Referring to FIG. 2A, after an active layer 22 and a cap layer 23 are sequentially grown on a compound semiconductor substrate 21 such as gallium arsenide, an ohmic metal layer (AuGe / Ni / Au) to be used as a source and a drain ( 24 is formed, and the first insulating film 25 is formed thereon. The active layer 22 may be formed of, for example, InGaAs, and the cap layer 23 may be formed of, for example, GaAs. The first insulating layer 25 is formed by depositing, for example, a silicon oxide film having a low etching rate by PECVD (Plasma Enhanced Chemical Vapor Deposition).
도 2b를 참조하면, 상기 제1 절연막(25) 상에 제2 절연막(26) 및 감광막(27)을 순차적으로 형성한 후 열처리하고, 상기 감광막(27)을 패터닝한다. 상기 제2 절연막(26)은 제1 절연막(25)에 비해 식각률이 빠른 예를 들어, 실리콘 질화막 등을 PECVD 방법으로 증착하여 형성하며, 상기 열처리는 통상 광용 감광막인 경우 100℃, 전빔용은 160℃에서 1분정도 실시한다.Referring to FIG. 2B, the second insulating film 26 and the photosensitive film 27 are sequentially formed on the first insulating film 25, and then heat treated, and the photosensitive film 27 is patterned. The second insulating layer 26 is formed by depositing a silicon nitride film, etc., which is faster than the first insulating film 25 by PECVD, for example, 100 ° C. in the case of a general photosensitive film, and 160 for all beams. Run for 1 minute at ℃.
도 2c를 참조하면, 패터닝된 감광막(27)을 마스크로 이용하여 상기 제2 및 제1 절연막(26 및 25)을 식각하여 홀(28)을 형성한다. 제2 및 제1 절연막(26 및 25)의 식각은 제2 절연막(26)이 실리콘 질화막이고 제1 절연막(25)이 실리콘 산화막일 경우, 식각 가스로서 C2H6, CHF3, CF4가스 또는 이들의 조합 가스를 사용하며, 10mT 내지 500mT 정도의 압력, 바람직하게는 100mT 정도의 압력에서, 50W 내지 1500W 정도의 파워(Power), 바람직하게는 100W 정도의 파워를 인가하여 실시한다. 상기 제1 및 제2 절연막(25 및 26)의 식각률 차이(1.2:1 내지 2:1 정도)로 인해 제2 절연막(26)이 제1 절연막(25)보다 많이 제거됨으로써 하부보다 상부가 넓은 계단 모양의 홀(28)이 형성된다. 이때, 제1 및 제2 절연막(25 및 26)이 동일한 속도로 식각되어 홀(28)의 측벽이 수직 형태가 되면 미세 게이트 형성 후 금속선이 수직으로 잘려버릴 위험성이 크다. 특히, 게이트의 길이가 0.1 미크론 이하가 되면 금속원에서 보이는 고체각의 한계 부분에서 입구가 막혀 끊어져 버리는 수가 있다. 이를 없애고 게이트를 미세화하기 위해서 본 발명에서는 이중 절연막(25 및 26)을 사용한 것이다. 식각율이 다른 이중 절연막(25 및 26)을 사용하여 입구부가 넓어지면 패턴 크기에 상관없이 게이트 형성용 금속을 연속적으로 증착할 수 있다.Referring to FIG. 2C, holes 28 are formed by etching the second and first insulating layers 26 and 25 using the patterned photoresist 27 as a mask. The etching of the second and first insulating layers 26 and 25 is performed by using C 2 H 6 , CHF 3 , CF 4 gas as an etching gas when the second insulating layer 26 is a silicon nitride layer and the first insulating layer 25 is a silicon oxide layer. Alternatively, a combination of these gases is used, and at a pressure of about 10 mT to 500 mT, preferably about 100 mT, a power of about 50 W to 1500 W, and preferably about 100 W is applied. Due to the difference in etching rates between the first and second insulating layers 25 and 26 (about 1.2: 1 to 2: 1), the second insulating layer 26 is removed more than the first insulating layer 25, so that the upper part is wider than the lower step. Shaped holes 28 are formed. In this case, when the first and second insulating layers 25 and 26 are etched at the same speed and the sidewalls of the holes 28 are vertical, there is a high risk that the metal lines are vertically cut after the fine gate is formed. In particular, when the length of the gate is 0.1 micron or less, the entrance may be blocked by the limit portion of the solid angle seen from the metal source. In order to eliminate this and refine the gate, the double insulating layers 25 and 26 are used in the present invention. When the inlet portion is widened by using the double insulating layers 25 and 26 having different etching rates, the gate forming metal may be continuously deposited regardless of the pattern size.
도 2d를 참조하면, 아세톤이나 마이크로파를 사용하여 감광막(27)을 제거하고, 상기 홀(28)이 매립되도록 전체 상부면에 제3 절연막(29)을 형성하여 표면을 평탄화한다. 이때, 상기 홀(28) 내부의 단차로 인해 홀(28) 상부 중앙에 V형 홈(30)이 형성된다.Referring to FIG. 2D, the photoresist layer 27 is removed using acetone or microwave, and the third insulating layer 29 is formed on the entire upper surface of the hole 28 so as to planarize the surface. At this time, the V-shaped groove 30 is formed in the center of the upper portion of the hole 28 due to the step inside the hole 28.
도 2e를 참조하면, 캡층(23)의 일부를 노출시키면서 홀(28)의 측벽에 제3 절연막(29)이 잔류되도록 제2 절연막(26)이 노출될 때까지 제3 절연막(29)을 되식각(etch back)한다. 이때, 홀(28) 내부에 잔류되는 제3 절연막(29)으로 인해홀(28) 내부의 단차가 감소되는 동시에 상기 홀(28)을 통해 캡층(23)이 노출된다. 즉, 입구는 아주 넓고 바닥은 매우 미세한 모양의 홀(28a)이 만들어진다. 이는 제2 절연막(26)이 게이트의 크기에만 기여하고 금속의 증착에 방해하지 않는 모양으로 되어 있기 때문이다.Referring to FIG. 2E, the third insulating layer 29 is exposed until the second insulating layer 26 is exposed so that the third insulating layer 29 remains on the sidewall of the hole 28 while exposing a part of the cap layer 23. Etch back. At this time, due to the third insulating layer 29 remaining in the hole 28, the step inside the hole 28 is reduced and the cap layer 23 is exposed through the hole 28. That is, the hole 28a is made of a very wide entrance and a very fine shape at the bottom. This is because the second insulating film 26 has a shape that contributes only to the size of the gate and does not interfere with the deposition of the metal.
도 2f를 참조하면, 티(T)형 게이트를 만들고 에어갭(도 2h의 35 참조)을 형성하기 위하여 제1 감광막(31) 및 제2 감광막(32)을 순차적으로 도포하고 열처리한 다음, 상기 제2 감광막(32) 및 제1 감광막(31)을 순차적으로 패터닝한다. 이때, 제2 감광막(32)의 패터닝된 폭이 제1 감광막(31)의 패터닝된 폭보다 넓게 하여 상부가 하부보다 넓은 티(T)형 모양의 개구부가 형성되도록 한다. 상부패턴의 위치에 따라 게이트의 모양을 티, 감마 등으로 바꿀 수 있다. 이때, 금속 증착에 방해받지 않도록 하부의 개구부 크기를 조절한다. 티(T)형 게이트 패턴은 게이트 저항을 줄이기 위해 머리 부분의 크기를 예를 들면, 1 미크론 정도가 되도록 조절한 구조이다. 티(T)형 게이트 패턴의 하부 크기를 상기 홀(28a)의 크기보다 크게 하여 단차 회복성이 더욱 개선되도록 하고, 아울러 패턴 형성도 용이하게 한다.Referring to FIG. 2F, the first photoresist layer 31 and the second photoresist layer 32 are sequentially coated and heat treated to form a T-type gate and form an air gap (see 35 in FIG. 2H), and then The second photoresist film 32 and the first photoresist film 31 are sequentially patterned. In this case, the patterned width of the second photoresist film 32 is wider than the patterned width of the first photoresist film 31 so that an opening having a T-shaped upper portion is wider than the lower portion thereof. The shape of the gate may be changed to a tee or gamma according to the position of the upper pattern. At this time, the size of the lower opening is adjusted so as not to be disturbed by the metal deposition. The T-type gate pattern has a structure in which the size of the head portion is, for example, about 1 micron in order to reduce the gate resistance. The lower size of the T-type gate pattern is larger than the size of the hole 28a to further improve step recoverability and facilitate pattern formation.
이와 같이, 제1 및 제2 감광막 패턴(31 및 32)을 형성한 후 이 패턴을 이용하여 게이트가 형성될 홀(28a)의 저면부(33)를 리세스(recess)한다. 상기 리세스에 의하여 채널에 흐르는 전류를 조절할 수 있다. 이때, 상기 리세스는 건식 식각과 습식 식각을 병행하거나 또는 건식 식각만으로 진행한다. 상기 리세스에 의하여 게이트 누설전류를 감소시키고, 웨이퍼 전체 영역에서의 식각 균일도를 높이며, 문턱전압 조절 및 균일도를 개선시켜 반도체 소자의 특성 향상을 이룰 수 있다. 상기리세스의 건식 식각은 기판의 손상이 적고 방향성이 좋은 전자 사이클로트론 공명(Electron Cyclotron Resonance; 이하 'ECR'이라 함) 혹은 유도결합 플라즈마(Inductive Coupled Plasma; 이하 'ICP'라 함) 식각 방법을 이용한다. 이때, 식각 시간으로 깊이를 조절하며, 재현성이 우수하여 문턱전압(threshold voltage), 전류, 상호전달전도(mutual transconductance) 등의 값을 조절할 수 있을 뿐 아니라, 공핍모드(depletion mode; D-mode), 증식모드(enhancement mode; E-mode)까지도 조절할 수 있다.As such, after the first and second photoresist layer patterns 31 and 32 are formed, the bottom portion 33 of the hole 28a in which the gate is to be formed is recessed using the pattern. The recess may control the current flowing through the channel. In this case, the recess may be performed by dry etching or wet etching in parallel or only by dry etching. The recess reduces the gate leakage current, increases the etching uniformity in the entire wafer area, adjusts the threshold voltage and improves the uniformity, thereby improving the characteristics of the semiconductor device. The dry etching of the recess uses an electron cyclotron resonance (ECR) or an inductive coupled plasma (ICP) etch method with low damage and good orientation of the substrate. At this time, the depth is controlled by the etching time, and excellent reproducibility, it is possible to adjust the values of threshold voltage, current, mutual transconductance, etc., as well as depletion mode (D-mode). You can also control the growth mode (enhancement mode; E-mode).
도 2g를 참조하면, 예를 들어, Ti/Pt/Au와 같은 게이트 형성용 금속(34)을 전자선 증착기로 증착한다.Referring to FIG. 2G, a gate forming metal 34 such as Ti / Pt / Au is deposited by an electron beam evaporator.
도 2h를 참조하면, 리프트-오프 공정을 진행하여 상기 제2 및 제1 감광막(32 및 31)을 제거함으로써 티(T)형의 게이트 전극(34a)을 형성한다. 리프트-오프 공정 후, 게이트 주변에 잔류되는 감광막 찌꺼기를 제거하는 공정(descum)을 약 100A 정도의 타겟으로 진행하고, 탈이온수(deionized water; D.I. water)로 표면을 세정한다.Referring to FIG. 2H, a tee (T) type gate electrode 34a is formed by removing the second and first photoresist layers 32 and 31 by performing a lift-off process. After the lift-off process, a descum to remove photoresist residue remaining around the gate is proceeded to a target of about 100 A, and the surface is cleaned with deionized water (D.I. water).
본 발명의 티(T)형 게이트 형성 방법은 HEMT 소자의 게이트를 형성하는 데 적용할 수 있으며, 또한 미세한 선폭의 배선 등에 적용할 수 있을 뿐 아니라, MESFET 등의 소자와 같이 미세하면서도 큰 단면적을 갖는 게이트가 요구되는 소자, 그리고 정밀한 리세스 식각 공정이 사용되는 소자의 제작에 이용할 수 있다.The T-type gate forming method of the present invention can be applied to form a gate of a HEMT device, and can be applied to a wiring having a fine line width and the like, and has a fine and large cross-sectional area, such as a device such as a MESFET. It can be used to fabricate devices requiring gates and devices using precise recess etching processes.
상술한 바와 같이 본 발명은 서로 다른 식각률을 갖는 이중 구조의 절연막을이용하여 계단 모양의 홀을 형성하고, 그 홀 내부에 티(T)형 구조의 게이트를 형성한다. 따라서 게이트 다리의 길이 및 단차 회복성을 임의로 조절하여 게이트 저항을 감소시킴으로써 소자의 특성 향상을 이룰 수 있다. 게이트 다리의 길이는 절연막의 두께 및 되식각(etch back) 공정으로 조절하고, 단차 회복성은 이중으로 형성되는 절연막의 식각특성 차이를 이용하여 자유롭게 조절할 수 있으므로 기존의 공정보다 재현성이 양호한 초미세 티(T)형 게이트를 형성할 수 있다. 따라서, 본 발명을 이용하면 웨이퍼의 전체 영역에서 균일하고 재현성 있는 게이트 전극을 얻을 수 있으며, 기존의 방법에 비해 공정수가 적어지고 계면에서 생기는 문제점이 해소되어 고속, 고주파로 동작하는 소자의 신뢰도 및 생산성이 크게 증대된다.As described above, the present invention forms a stepped hole by using an insulating layer having a double structure having different etching rates, and forms a T-type gate inside the hole. Therefore, the characteristics of the device can be improved by reducing the gate resistance by arbitrarily adjusting the length and the step recoverability of the gate bridge. The length of the gate bridge is controlled by the thickness of the insulating film and the etch back process, and the step recoverability can be freely controlled by using the difference in the etching characteristics of the insulating film that is formed in a double layer. T-type gate can be formed. Therefore, using the present invention, it is possible to obtain a uniform and reproducible gate electrode in the entire region of the wafer, and to reduce the number of processes and solve the problem at the interface compared to the conventional method, thereby increasing the reliability and productivity of the device operating at high speed and high frequency. This is greatly increased.
한편, 본 발명은 건식 식각과 습식 식각을 병행하거나 또는 건식 식각만으로 리세스 식각을 진행함으로써 게이트 누설전류를 감소시키고, 웨이퍼 전체 영역에서의 식각 균일도를 높이며, 문턱전압 조절 및 균일도를 개선시켜 반도체 소자의 특성을 향상시킬 수 있다.Meanwhile, the present invention reduces the gate leakage current, increases the etching uniformity over the entire wafer area, improves the threshold voltage and improves the uniformity by performing the etching process in parallel with the dry etching and the wet etching. Can improve the characteristics.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0005783A KR100400718B1 (en) | 2002-02-01 | 2002-02-01 | Method for forming T-gate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0005783A KR100400718B1 (en) | 2002-02-01 | 2002-02-01 | Method for forming T-gate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030065787A KR20030065787A (en) | 2003-08-09 |
| KR100400718B1 true KR100400718B1 (en) | 2003-10-08 |
Family
ID=32220143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0005783A KR100400718B1 (en) | 2002-02-01 | 2002-02-01 | Method for forming T-gate |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100400718B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100446185C (en) * | 2005-11-29 | 2008-12-24 | 韩国电子通信研究院 | Manufacturing method of T or gamma gate electrode |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101875513B1 (en) * | 2016-12-29 | 2018-07-09 | 한화시스템 주식회사 | Semiconductor device with t-gate of double deck structure and method of fabricating the same |
| WO2022227019A1 (en) * | 2021-04-30 | 2022-11-03 | 华为技术有限公司 | Method for forming gate, and semiconductor device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06177163A (en) * | 1992-12-09 | 1994-06-24 | Fujitsu Ltd | Manufacture of semiconductor device |
| KR20000038204A (en) * | 1998-12-04 | 2000-07-05 | 이계철 | Method for manufacturing a compound semiconductor device by using a two step gate recess process |
| JP2000223504A (en) * | 1999-02-03 | 2000-08-11 | Sanyo Electric Co Ltd | Field-effect semiconductor device and its manufacture |
| US6180968B1 (en) * | 1996-05-31 | 2001-01-30 | Nec Corporation | Compound semiconductor device and method of manufacturing the same |
| KR20010063345A (en) * | 1999-12-22 | 2001-07-09 | 오길록 | Method of forming fine T(Γ)-gate by photo-lithography process and sacrificial dielectric film |
-
2002
- 2002-02-01 KR KR10-2002-0005783A patent/KR100400718B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06177163A (en) * | 1992-12-09 | 1994-06-24 | Fujitsu Ltd | Manufacture of semiconductor device |
| US6180968B1 (en) * | 1996-05-31 | 2001-01-30 | Nec Corporation | Compound semiconductor device and method of manufacturing the same |
| KR20000038204A (en) * | 1998-12-04 | 2000-07-05 | 이계철 | Method for manufacturing a compound semiconductor device by using a two step gate recess process |
| JP2000223504A (en) * | 1999-02-03 | 2000-08-11 | Sanyo Electric Co Ltd | Field-effect semiconductor device and its manufacture |
| KR20010063345A (en) * | 1999-12-22 | 2001-07-09 | 오길록 | Method of forming fine T(Γ)-gate by photo-lithography process and sacrificial dielectric film |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100446185C (en) * | 2005-11-29 | 2008-12-24 | 韩国电子通信研究院 | Manufacturing method of T or gamma gate electrode |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030065787A (en) | 2003-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7387955B2 (en) | Field effect transistor and method for manufacturing the same | |
| US5514605A (en) | Fabrication process for compound semiconductor device | |
| KR101775560B1 (en) | Field-Effect Transistor and Manufacturing Method Thereof | |
| US7973368B2 (en) | Semiconductor device with T-gate electrode | |
| US20080124852A1 (en) | Method of forming T- or gamma-shaped electrode | |
| US7622767B2 (en) | Semiconductor device with T-shaped gate electrode and hollow region adjacent the gate electrode | |
| US20130069127A1 (en) | Field effect transistor and fabrication method thereof | |
| KR101848244B1 (en) | Semiconductor device including step index gate electrode and fabrication method thereof | |
| US12002681B2 (en) | High electron mobility transistor and fabricating method of the same | |
| KR101596079B1 (en) | Field effect transistor and fabrication method thereof | |
| WO2024198851A1 (en) | Gallium-nitride-based device and preparation method therefor | |
| KR100400718B1 (en) | Method for forming T-gate | |
| KR0179116B1 (en) | Method for manufacturing self-aligned t-type gate | |
| US5185278A (en) | Method of making self-aligned gate providing improved breakdown voltage | |
| KR19990084769A (en) | Fabrication method of fine T-shaped gate electrode | |
| US6383853B2 (en) | Method of fabricating semiconductor device | |
| CN113972270A (en) | Field-effect tube, preparation method thereof and electronic circuit | |
| TWI813489B (en) | Transistor structure and fabrication method of the same | |
| KR100849926B1 (en) | Methods for fabricating a pseudomorphic high electron mobility transistor | |
| KR100270324B1 (en) | Method for fabricating fine trench | |
| KR100695670B1 (en) | Method for offset wide-recess of High electron mobility transistors | |
| JPH04252031A (en) | Insulating film and its formation, formation of insulating-film pattern and manufacture of semiconductor device | |
| CN113540229B (en) | Semiconductor device and method for manufacturing the same | |
| KR100264532B1 (en) | Method for forming fets having their respective mode or threshold voltage | |
| KR100644812B1 (en) | High frequency electronic device and the method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080905 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |