KR0145721B1 - 반도체 집적회로 - Google Patents

반도체 집적회로 Download PDF

Info

Publication number
KR0145721B1
KR0145721B1 KR1019890004633A KR890004633A KR0145721B1 KR 0145721 B1 KR0145721 B1 KR 0145721B1 KR 1019890004633 A KR1019890004633 A KR 1019890004633A KR 890004633 A KR890004633 A KR 890004633A KR 0145721 B1 KR0145721 B1 KR 0145721B1
Authority
KR
South Korea
Prior art keywords
comparator
clock
impedance
comparator circuit
comparators
Prior art date
Application number
KR1019890004633A
Other languages
English (en)
Other versions
KR890016621A (ko
Inventor
고이찌 오노
마사오 혼따
요시또 네지메
Original Assignee
미다 가쓰시게
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR890016621A publication Critical patent/KR890016621A/ko
Application granted granted Critical
Publication of KR0145721B1 publication Critical patent/KR0145721B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/603—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용없음.

Description

반도체 집적회로
제1도는 본 발명에 따른 플래시형 A/D 변환기의 1실시예를 도시한 블록도.
제2도는 본 발명에 따른 플래시형 A/D 변환기의 다른 실시예를 도시한 개략적인 도면.
제3도는 본 발명에 따른 플래시형 A/D 변환기의 또 다른 실시예를 도시한 블록도.
제4도는 본 발명에 따른 플래시형 A/D 변환기의 또 다른 실시예를 도시한 개략적인 도면.
제5도는 종래의 플래시형 A/D 변환기를 도시한 개략적인 도면.
제6도는 종래의 플래시형 A/D 변환기내의 비교기의 각각의 클럭 입력부를 도시한 회로도.
제7도는 종래의 플래시형 A/D 변환기의 각 비교기의 클럭 입력부와 클럭 드라이버 사이에 접속된 클럭라인의 등가 회로도.
본 발명은 반도체 집적회로에 관한 것으로서, 특히 동일한 입력 임피던스를 갖는 회로군에 양호한 신호를 공급하기 위한 반도체 집적회로에 관한 것이다.
예를 들면, 플래시형 A/D 변환기변환기는 동일한 입력 임피던스를 갖는 여러개의 회로를 구비한다. 플래시형 A/D 변환기가 8비트 디지탈 출력을 갖는 경우, 28의 기준 전압 레벨을 얻기 위해서 28개의 저항이 종속 접속되어 있다. 전압레벨을 갖는 입력신호가 A/D 변환기에 인가되면, 28의 기준전압 레벨과 입력신호가 28개의 비교기에 의해서 일제히 비교된다. 0V의 전압레벨을 갖는 입력신호가 A/D 변환기에 인가되면, 모든 비교기의 출력이 로우레벨로 된다. 여기에서, 기준전압 레벨의 최대값이 8V이고, 5.05V의 전압 레벨을 갖는 입력신호가 A/D 변환기에 인가되었다고 고려한다. 이 경우, 5.05V 이하의 기준전압 레벨에 대응하는 비교기의 출력은 모두 하이 레벨로 되고, 5.05V 이상의 기준전압 레벨에 대응하는 비교기의 출력은 모두 로우 레벨로 된다. 또, 28개의 비교기에서 인접하는 두 개의 비교기를 선택하여, 인접하는 비교기중의 하나의 출력을 하이레벨로 하고 다른 비교기의 출력을 로우레벨로 하고, 엔코더 회로를 사용해서 입력신호를 2진화 부호로 변환한다.
이와 같은 플래시형 A/D 변환기에 있어서는 제6도에 도시한 NPN 트랜지스터의 차동 입력으로 각 비교기에 클럭 신호가 인가되고, 각 NPN 트랜지스터는 입력용량 Ci를 갖는다.
또, 클럭 드라이버에서의 배선 패턴에 의한 인덕턴스 및 용량도 존재하므로, 클럭 드라이버와 각 비교기의 입력부 사이에는 등가적으로 제7도에 도시한 바와 같은 LC 회로가 형성되어 있다. 따라서, LC 회로의 기생 임피던스에 따라 각 비교기에 인가된 클럭신호에 링잉(ringing)이 발생된다. 상기 링잉은 변환오차를 발생한다.
이와 같은 링잉을 방지하기 위해서, 예를들면 종래는 제5도에 도시한 바와같은 저항(30)을 사용하는 보상방법이 사용되고 있었다(전자 통신학회 기술 연구 보고, Vol.84, No. 11, SSD 84-12, pp. 79~86참조).
상기 방법에 의하면, 제5도에 도시한 바와 같이 1~28의 기준 전압 레벨이 인가된 비교기를 2개의 열에 배열하고, 상보적인 신호를 전송하기 위한 클럭 드라이버(20)의 출력 단자 사이에 저항(30)을 접속하여, 출력단자 사이에 생기는 오버슛을 약화시켜서 상기 오버슛에 의한 링잉을 저감시키고 있다.
그러나, 제5도의 회로에서는 클럭신호의 지연을 위한 출력단자에서의 링잉의 저감에 대해서는 배려되어 있지만, 각 비교기의 입력단자에서의 클럭신호의 파형의 영향에 대해서는 배려되어 있지 않았다. 이 때문에, 제7도에 도시한 LC 회로에 고속의 클럭신호를 인가하였을 경우, 각 비교기의 입력단자에 인가된 클럭신호에 여전히 링잉이 발생되고 있었다. 이것에 의해, A/D 변환기의 변환오차가 증대한다는 문제점이 있었다.
본 발명의 목적은 이와 같은 문제점을 해결하기 위해 이루어진 것으로, 동일한 입력 임피던스를 갖는 여러개의 회로가 배열되고, 하나의 신호원에서의 신호를 링잉의 발생없이 회로의 각각으로 인가할 수 있는 반도체 집적회로를 제공하는 것이다.
상기 목적을 달성하기 위해 본 발명의 특징에 따르면, 규칙적인 간격으로 배치되고 또한 하나의 신호원에서 신호가 인가되는 동일한 입력 임피던스를 갖는 여러개의 회로를 구비하는 반도체 집적회로에 있어서, 상기 신호원에 접속되어 상기 회로에 신호를 전송하기 위한 신호선, 상기 신호선을 종단하는 특성 임피던스 Z0과 동일한 임피던스를 갖는 수단을 포함하고, 상기 신호선의 특성 임피던스는 Z0=
Figure kpo00002
(여기에서, L은 1회로당의 신호선의 인덕턴스이고, C는 1회로당의 신호선의 기생용량과 실질적으로 각 회로의 입력 임피던스를 나타내는 각 회로의 입력용량을 합한 용량이다)로 주어지고, 상기 신호원의 출력 임피던스는 특성 임피던스 Z0과 동일하게 선택된다.
또, 본 발명의 다른 특징에 의하면, 동일한 임피던스를 갖는 여러개의회로를 여러개의 회로군으로 분할하고, 상기 회로군의 신호선을 서로 접속해서 종단수단으로서 기능하는 공통저항에 의해서 종단하도록 구성된 반도체 집적회로가 마련된다.
또한, 본 발명의 또 다른 특징에 의하면, 하나의 신호원에서의 상보적인 신호를 한쌍의 신호선을 거쳐서 동일한 입력 임피던스를 갖는 여러개의 회로에 인가하고, 종단 수단으로서 기능하는 저항을 상기 신호선 사이에 접속하도록 구성한 반도체 집적회로가 마련된다.
상술한 바와 같이 본 발명에 의하면, 신호원은 신호선의 특성 임피던스와 동일한 출력 임피던스를 갖고, 상기 신호원에 접속된 신호선은 상기 특성 임피던스와 동일한 저항값을 갖는 저항에 의해서 종단된다. 이것에 의해, 각 회로에 인가된 입력신호의 파형이 저하되는 것을 방지하고, 입력신호가 각각 인가된 여러개의 회로를 정상적으로 동작시킬 수 있다.
제7도에 도시한 LC 회로에 있어서, L은 인접하는 비교기 사이에 접속된 클럭라인의 인덕턴스이고, C는 1개의 비교기의 입력용량과 인접하는 비교기 사이에 접속된 클럭 라인의 기생용량을 합한 용량이다. 상기 인덕턴스 L과 용량 C를 각각 단위 인덕턴스 및 단위용량으로 하고, 상기 인덕턴스 및 용량에서 구해지는 임피던스 Z0=
Figure kpo00003
를 클럭라인의 특성 임피던스로 한다.
일반적으로, 특성 임피던스 Z0을 갖는 신호선이 상기 특성 임피던스 Z0과 동일한 임피던스를 갖는 소자에 의해 종단되면, 신호선에 신호를 정상적으로 전달할 수 있는 것이 잘 알려져 있다. 따라서, 상기 인덕턴스 L 및 용량 C에서 구해진 특성 임피던스 Z0과 동일한 저항값을 갖는 저항이 클럭 드라이버의 출력측에 마련되어 임피던스 매칭이 실행되고, 클럭 드라이버에서의 클럭 라인을 특성 임피던스 Z0과 동일한 임피던스를 갖는 소자에 의해 종단하면 링잉이 없는 클럭신호를 각 비교기에 인가할 수가 있다.
이하, 본 발명에 의한 실시예를 도면에 따라서 상세하게 설명한다.
제1도는 본 발명에 따른 플래시형 A/D 변환기의 1실시예를 도시한 도면이다. 제1도에 있어서, 비교기군(1)을 구동하는 클럭 드라이버(20)에 접속된 클럭 라인은 저항(3)에 의해서 종단된다. 상기 비교기군(1)은 반도체 집적회로의 칩상에 규칙적인 간격으로 배열된 여러개의 비교기(10)을 포함하고 있다. 따라서, 1개의 비교기당을 클럭 라인의 배선 용량과 각 비교기의 입력용량을 합한 용량 C 및 1개의 비교기당의 클럭 라인의 인덕턴스 L을 간단하게 수정할 수가 있다. 클럭 라인의 특성 임피던스 Z0은 식 Z0=
Figure kpo00004
로 주어진다. 즉, 특성 임피던스 Z0은 상기 용량 C와 인덕턴스 L에서 구해진다. 클럭 드라이버(20)의 출력 임피던스를 저항(4)에 의해서 특성 임피던스 Z0과 동일하게 하고 종단 저항(3)이 상기 특성 임피던스 Z0과 동일한 저항값을 갖고 있으면, 클럭신호에 링잉이 발생하는 일없이 상기 클럭신호를 각 비교기에 안정하게 공급할 수 있고, 상기와 마찬가지의 이유에 의해, 상술한 특징을 갖는 신호선에 있어서 통상의 전송 시스템의 우수한 전송특성을 나타내게 할 수 있다.
제2도는 본 발명에 따른 플래시형 A/D 변환기의 다른 실시예를 도시한 도면이다. 이 실시예에서는 1~2n의 기준레벨이 인가된 2n개의 비교기를 비교기군(1)로 해서 2개의 열에 배열한다. 클럭 드라이버(20)에서의 클럭 신호는 제2도에 도시한 바와 같이 2개의 열로 송출된다. 상기 비교기가 2개의 열에 배열된 경우의 클럭라인의 특성 임피던스 Z·0은 상기 비교기가 1개의 열에 배열된 경우의 클럭 라인의 특성 임피던스의 1/2이다. 즉, 특성 임피던스 Z·0은 (
Figure kpo00005
)(
Figure kpo00006
)와 동일하다. 따라서, 종단저항(3)의 저항값은 Z·0(=
Figure kpo00007
/2)과 동일하게 된다. 또, 저항(4)는 클럭 드라이버(20)의 출력 임피던스가 상기 특성 임피던스 Z·0과 동일하게 되도록 하기 위해 사용된다. 클럭 드라이버(20)이 작은 클럭 출력 임피던스를 갖는 경우, 저항(4)의 저항값은 상기 특성 임피던스 Z·0과 동일하게 된다.
제3도는 본 발명에 따른 플래시형 A/D 변환기의 또 다른 실시예를 도시한 도면이다. 이 실시예에서는 디지탈 출력의 비트수가 증대해서, 사용된 많은 수의 비교기가 여러개의 비교기군(1)로 분할되어 있다. 상기 비교기군은 제3도에 도시한 바와 같이 배열되어 있다. 제3도에 있어서, 단일 클럭(2)에서의 클럭신호는 하나의 비교기군(1)에 클럭신호를 각각 송출하는 4개의 클럭 드라이버(20)에 공급된다. 이 경우, 제1도에 도시한 바와 같이 비교기군마다 종단저항(3)을 마련하여도 좋다. 그러나, 두 개의 인접하는 비교기군 중의 하나의 클럭신호와 다른 비교기군의 클럭신호 사이에 위상차가 생기면, 클럭 지터를 발생하여 A/D 변환기의 정밀도를 저하시킨다. 상기한 이유에 의해, 이 실시예에서는 비교기군의 클럭라인을 상호접속한 후, 하나의 종단저항(3)에 접속한다. 비교기군의 수를 N으로 하고, 하나의 비교기군의 클럭라인의 특성 임피던스를 Z0으로 하면, 종단 저항(3)의 저항값은 Z0/N과 동일하게 된다. 이것에 의해, 클럭지터가 발생한 염려가 없게 된다. 즉, 이 실시예에서는 고정밀도인 변환기를 실현할 수 있다.
제4도는 본 발명에 따른 플래시형 A/D 변환기의 또 다른 실시예를 도시한 도면이다. 일반적으로 고속의 클럭신호를 바라는 회로에 공급하는 경우, 상보적인 신호를 클럭신호를 클럭신호로서 이용하는 경우가 많다. 이 실시예에 있어서, 상보적인 클럭신호는 상기 비교기군(1)에 인가된다. 즉, 하나의 클럭신호
Figure kpo00008
는 클럭라인(5)에 의해 전송되고, 다른 하나의 클럭신호 CLK는 클럭라인(6)에 의해 전송된다. 각각의 클럭 라인(5)와 (6)은 특성 인피던스 Z0과 동일한 저항값을 갖는 저하에 의해 종단하여도 좋다. 그러나, 이 실시예에 있어서 2Z0과 동일한 저항값을 갖는 저항(3)은 제6도에 도시한 바와 같이 클럭라인(5)와 (6)의 끝부 사이에 접속되어 있다. 이 경우, 직류 전류가 클럭 드라이버(20)에서는 흐르지 않기 때문에, 소비전력을 저감할 수 있다. 또, 클럭 라인(5)와 (6)은 반도체 집적회로의 칩상에 서로 평행하게 배치되어 있다. 따라서, 저항(3)은 비교기군(1)의 바닥부 근방에 있는 위치에서 클럭라인(5)와 (6)사이에 저항(3)을 형성할 수 있다. 즉, 반도체 집적회로의 칩의 크기를 확대시키는 일없이 저항(3)을 형성할 수 있다.
상기와 같이 본 발명에서는 플래시형 A/D 변환기의 4가지 실시예에 대해서 설명하였지만, 본 발명은 A/D 변환기에 한정되는 것은 아니고, 동일한 임피던스를 갖는 여러개의 회로가 규칙적인 간격으로 배열되고, 신호원에서의 신호가 모든 회로의 입력부에 인가되는 반도체 집적회로이면 어떠한 회로라도 본 발명을 적용할 수가 있다.
이상 설명한 바와 같이, 본 발명은 비교기군 등의 회로군의 바닥부 근방의 위치에 있어서, 레이아웃 설계에서 구해진 신호선의 특성 임피던스와 동일한 저항값을 갖는 저항에 의해 신호선을 종단하는 것에 의해서, 클럭신호 등의 회로군을 구성하는 회로의 각각에 인가된 신호의 링잉을 방지하여, 비교기 등의 각 회로를 정상적으로 동작시킬 수 있다. 특히, 본 발명을 플래시형 A/D 변환기에 적용하면 고속의 클럭신호인 경우라도 안정한 동작을 실행할 수 있다.

Claims (3)

  1. 입력신호와 여러개의 기준전압을 여러개의 비교기에 의해 클럭과 동기해서 일제히 비교를 실행하는 플래시형 A/D 변환기를 구비해서 이루어지는 반도체 집적회로로서, 상기 여러개의 비교기에 상기 클럭을 입력하기 위해서 클럭드라이버의 클럭 출력과 상기 여러개의 비교기의 클럭입력 사이를 특성임피던스를 갖는 신호선에 의해 접속시키고, 상기 여러개의 비교기중의 1개의 비교기의 입력용량과 상기 여러개의 비교기중의 1개의 비교기당의 상기 신호선의 부유용량을 합한 용량 및 상기 여러개의 비교기중의 1개의 비교기당의 상기 신호선의 임피던스에서 구해지는 특성임피던스가 상기 여러개의 비교기의 각 비교기에서 동일하게 되도록, IC레이아웃에 의해 상기 신호선의 입력단과 출력단 사이에서 상기 여러개의 비교기는 등간격으로 배치해서 이루어지고, 상기 신호선의 상기 입력단과 상기 클럭드라이버의 상기 클럭출력 사이에는 상기 특성임피던스와 동일한 임피던스의 출력임피던스를 접속시키고, 상기 신호선의 상기 출력을 상기 특성임피던스와 동일한 임피던스의 저항에 의해 종단한 것을 특징으로 하는 반도체 집적회로.
  2. 입력신호와 여러개의 기준전압을 여러개의 비교기에 의해 클럭과 동기해서 일제히 비교를 실행하는 플래시형 A/D 변환기를 구비해서 이루어지는 반도체 집적회로로서, 상기 여러개의 비교기는 N개의 비교기회로군을 포함하고, 이 N개의 비교기회로군의 각 비교기회로군은 M개의 비교기회로열을 포함하며, 이 M개의 비교기회로열의 각 비교기회로열은 L개의 비교기회로를 포함하고, 1개의 클럭신호원에서 상기 여러개의 비교기중의 상기 N개의 비교기회로군에 상기 클럭을 입력하기 위해서 N개의 클럭드라이버를 갖고, 이 N개의 클럭드라이버의 각 클럭드라이버의 출력을 각 비교기회로군의 상기 M개의 비교기회로열에 공통으로 클럭을 입력시키고, 상기 각 비교기회로열의 상기 L개의 비교기회로에 공통으로 클럭을 입력하기 위해서 상기 각 클럭드라이버의 클럭출력과 상기 각 비교기회로열의 상기 L개의 비교기회로의 클럭입력 사이를 특성임피던스를 갖는 신호선에 의해 접속시키고, 상기 각 비교기회로열의 상기 L개의 비교기회로중의 1개의 비교기회로의 입력용량과 상기 각 비교기회로열의 상기 L개의 비교기회로중의 1개의 비교기회로당의 상기 신호선의 부유용량을 합한 용량 및 상기 각 비교기회로열의 상기 L개의 비교기회로중의 1개의 비교기회로당의 상기 신호선의 임피던스에서 구해지는 특성임피던스가 상기 각 비교기회로열의 상기 L개의 비교기회로에서 동일하게 되도록, IC레이아웃에 의해 상기 신호선의 입력단과 출력단 사이에서 상기 L개의 비교기회로를 등간격으로 배치해서 이루어지고, 상기 N개의 비교기회로군의 각 비교기회로군의 상기 신호선의 상기 입력단과 상기 N개의 클럭드라이버의 각 클럭드라이버의 상기 클럭출력 사이에는 상기 특성임피던스와 동일한 임피던스의 출력임피던스를 접속시키고, 상기 신호선의 상기 출력을 상기 특성임피던스와 동일한 임피던스의 저항에 의해 종단한 것을 특징으로 하는 반도체 집적회로.
  3. 입력신호와 여러개의 기준전압을 여러개의 비교기에 의해 클럭과 동기해서 일제히 비교를 실행하는 플래시형 A/D 변환기를 구비해서 이루어지는 반도체 집적회로로서, 상기 여러개의 비교기는 N개의 비교기회로군을 포함하고, 이 N개의 비교기회로군의 각 비교기회로군은 M개의 비교기회로를 포함하고, 상기 여러개의 비교기중의 상기 N개의 비교기회로군에 상보클럭을 입력하기 위한 클럭드라이버를 갖고, 이 클럭드라이버의 상보클럭출력을 상기 각 비교기회로군의 상기 M개의 비교기회로에 공통으로 상기 상보클럭을 입력시키고, 상기 각 비교기회로군의 상기 M개의 비교기회로에 공통으로 상기 상보클럭을 입력하기 위해서 상기 클럭드라이버의 상기 상보클럭출력과 상기 각 비교기회로군의 상기 M개의 비교기회로의 상보클럭입력 사이를 특성임피던스를 갖는 상보신호선에 의해 접속시키고, 상기 각 비교기회로군의 상기 M개의 비교기회로중의 1개의 비교기회로의 입력용량과 상기 각 비교기회로군의 상기 M개의 비교기회로중의 1개의 비교기회로당의 상기 상보신호선의 부유용량을 합한 용량 및 상기 각 비교기회로군의 상기 M개의 비교기회로중의 1개의 비교기회로당의 상기 상보신호선의 임피던스에서 구해지는 특성임피던스가 상기 각 비교기회로군의 상기 M개의 비교기회로에서 동일하게 되도록, IC레이아웃에 의해 상기 상보신호선의 입력단과 출력단 사이에서 상기 M개의 비교기회로를 등간격으로 배치해서 이루어지고, 상기 N개의 비교기회로군의 각 비교기회로군의 상기 상보신호선의 상기 입력단과 상기 클럭드라이버의 상기 상보클럭출력 사이에는 상기 특성임피던스와 동일한 임피던스의 출력임피던스를 접속시키고, 상기 상보신호선의 상기 출력을 상기 특성임피던스와 동일한 임피던스의 저항에 의해 종단한 것을 특징으로 하는 반도체 집적회로.
KR1019890004633A 1988-04-27 1989-04-08 반도체 집적회로 KR0145721B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63104633A JP2748400B2 (ja) 1988-04-27 1988-04-27 半導体集積回路
JP63-104633 1988-04-27

Publications (2)

Publication Number Publication Date
KR890016621A KR890016621A (ko) 1989-11-29
KR0145721B1 true KR0145721B1 (ko) 1998-12-01

Family

ID=14385850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890004633A KR0145721B1 (ko) 1988-04-27 1989-04-08 반도체 집적회로

Country Status (3)

Country Link
US (1) US5138203A (ko)
JP (1) JP2748400B2 (ko)
KR (1) KR0145721B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0775322B2 (ja) * 1990-02-22 1995-08-09 富士通株式会社 半導体集積回路装置
JP2870288B2 (ja) * 1992-03-17 1999-03-17 株式会社日立製作所 双方向信号伝送回路
JP3025118B2 (ja) * 1992-10-26 2000-03-27 株式会社日立製作所 半導体集積回路装置と情報処理システム
US20040160799A1 (en) * 2003-02-17 2004-08-19 Park Yong Cheol Write-once optical disc, and method and apparatus for allocating spare area on write-once optical disc
US7457380B2 (en) * 2004-06-28 2008-11-25 Broadcom Corporation Low noise circuit and applications thereof
WO2006101160A1 (ja) * 2005-03-24 2006-09-28 Evolvable Systems Research Institute, Inc. Ａ／ｄ変換装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS526577A (en) * 1975-07-04 1977-01-19 Ryuzo Kaneko Alarm device for warning puncture of ari-filled tires
JPS53107248A (en) * 1977-03-01 1978-09-19 Nec Corp Input-output coupled circuit of digital logic circuit
US4419626A (en) * 1981-08-25 1983-12-06 Daymarc Corporation Broad band contactor assembly for testing integrated circuit devices
KR910008521B1 (ko) * 1983-01-31 1991-10-18 가부시기가이샤 히다찌세이사꾸쇼 반도체집적회로
US4564817A (en) * 1984-06-01 1986-01-14 The United States Of America As Represented By The Secretary Of The Army Monolithic impedance matched cascade amplifier
US4616146A (en) * 1984-09-04 1986-10-07 Motorola, Inc. BI-CMOS driver circuit
US4629909A (en) * 1984-10-19 1986-12-16 American Microsystems, Inc. Flip-flop for storing data on both leading and trailing edges of clock signal
US4675552A (en) * 1985-02-11 1987-06-23 Harris Corporation Single input/multiple output logic interface circuit having minimized voltage swing
US4649294A (en) * 1986-01-13 1987-03-10 Motorola, Inc. BIMOS logic gate
US4649295A (en) * 1986-01-13 1987-03-10 Motorola, Inc. BIMOS logic gate
US4682054A (en) * 1986-06-27 1987-07-21 Motorola, Inc. BICMOS driver with output voltage swing enhancement

Also Published As

Publication number Publication date
KR890016621A (ko) 1989-11-29
JP2748400B2 (ja) 1998-05-06
US5138203A (en) 1992-08-11
JPH01274515A (ja) 1989-11-02

Similar Documents

Publication Publication Date Title
US5877718A (en) Differential analog-to-digital converter with low power consumption
US4638303A (en) Digital-analog converter
US4533903A (en) Analog-to-digital converter
EP0515097A1 (en) Bus transceiver
US4292625A (en) Monolithic digital-to-analog converter
EP0521629A2 (en) Digital-to-analog converter having resistor networks
US5434569A (en) Methods for adjusting the coupling capacitor of a multi-stage weighted capacitor A/D converter
CN104467862A (zh) 用在混合信号电路中的电路和方法
EP0319097B1 (en) Complementary voltage interpolation circuit with transmission delay compensation
EP0282034B1 (en) D/A converter
CN104467861A (zh) 用在混合信号电路中的电路和方法
KR0145721B1 (ko) 반도체 집적회로
EP0378840A2 (en) Digital to analog converter having single resistive string with shiftable voltage thereacross
US5083181A (en) Semiconductor integrated circuit device and wiring method thereof
US5450023A (en) Interface circuit using a limited number of pins in LSI applications
US5731776A (en) Analog-to-digital converter
EP0393728A2 (en) Current switching digital-to-analog converter
US4517551A (en) Digital to analog converter circuit
KR910008098B1 (ko) 반도체장치
EP0460651A2 (en) D/A converter
KR900008054B1 (ko) Ad 변환기
US4641131A (en) Circuit arrangement for converting a digital input signal into an analog output signal
Weiss A 1 Gs/s 8-bit GaAs DAC with on-chip current sources
US5455584A (en) High frequency high resolution quantizer
US10483994B2 (en) Kickback compensation for a capacitively driven comparator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020429

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee