KR0144056B1 - 반도체 소자의 기판전압 발생회로 - Google Patents
반도체 소자의 기판전압 발생회로Info
- Publication number
- KR0144056B1 KR0144056B1 KR1019950009202A KR19950009202A KR0144056B1 KR 0144056 B1 KR0144056 B1 KR 0144056B1 KR 1019950009202 A KR1019950009202 A KR 1019950009202A KR 19950009202 A KR19950009202 A KR 19950009202A KR 0144056 B1 KR0144056 B1 KR 0144056B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate voltage
- vbb
- power supply
- mos transistor
- channel
- Prior art date
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Abstract
본 발명은 외부 전원전압(Vcc)의 변동에 대하여 영향을 받지 않는 기판전압(Vbb) 발생회로를 구현하기 위하여, 기판전압(Vbb)을 검출하여 센싱하는 기판전압(Vbb)레벨 센서부와, 기판전압(Vbb)레벨센서부로 부터 신호를 인가받아 구동하는 기판전압(Vbb) 오실레이터부와, 기판전압(Vbb) 오실레이터로 부터 신호를 인가받아 구동하는 기판전압(Vbb) 펌핑부로 이루어져 반도체 소자에 일정한 기판전압을 공급하는 반도체 소자의 기판전압(Vbb) 발생회로에 있어서, 기판전압(Vbb) 레벨 센서부가 접지전원(Vss)과 기판전압(Vbb)의 사이에 직렬로 다이오드 연결된 복수개의 모스트랜지스터로 구비하여 이루어진 센싱신호검출부와, 게이트가 다이오드 연결한 복수개의 모스트랜지스터간의 제1접지노드와 연결되고, 채널의 일단이 출력단으로 제2접지노드에 연결된 제1 모스트랜지스터를 구비하여 이루어진다. 따라서, 레벨 센서부를 접지전원(Vss)과 다이오드 연결된 기판전압(Vbb)와 시리즈로 연결된 노드를 이용하여 레벨을 센싱함으로써, 외부 전원전압(Vcc)에 무관하게 일정한 기판전압(Vbb)레벨을 센싱할 수 있고, 전원전압(Vcc)에서 기판전압(Vbb)로 전류가 흐르지 않고, 접지전원(Vss)에서 기판전압(Vbb)로 흐르므로, 전원전압(Vcc)에서 기판전압(Vbb)로 흐르는 것보다 전류가 적게 흐르므로, 레벨 센서에서 기판전압(Vbb)이 높아지는 현상을 줄일 수 있음을 특징으로 한다.
Description
제 1 도는 종래의 기판전압 발생회로의 레벨 센서부의 회로 구성도
제 2 도는 본 발명의 기판전압 발생회로의 레벨 센서부의 회로 구성도
제 3 도는 본 발명의 다른 두 실시예의 기판전압 발생회로의 레벨 센서부의 회로 구성도
제 4 도는 본 발명의 기판전압 발생회로의 레벨 센서부의 동작 결과도
* 도면의 주요부분에 대한 부호의 설명
10, 20 : 미분 증폭기
본 발명은 기판전압(Vbb) 레벨을 일정하게 유지하기 위한 기판전압(Vbb) 발생회로로서 특히 기판전압(Vbb)을 센싱을 할 때, 접지전원(Vss)를 이용하여 전원전압(Vcc)의 변동에 따른 영향을 받지 않고, 기판전압(Vbb)의 레벨을 일정하게 함에 적당하도록 한 기판전압(Vbb) 발생회로에 관한 것이다.
종래의 반도체 소자의 기판전압 발생회로중 기판전압 레벨센서부의 회로는 제1도와 같이 구성된다. 소오스쪽이 외부 전원전압(Vcc)에 연결되고, 게이트가 접지전원(Vss)에 연결된 P모스트랜지스터 MP1 과 ; 소오스쪽이 기판전압(Vbb)에 연결되고, 게이트와 드레인이 노드 N1으로 서로 연결된 N모스트랜지스터 MN1과 ; 소오스쪽이 N모스트랜지스터 MN1의 드레인에 연결되고, 게이트가 P모스트랜지스터 MP1의 게이트와 공통으로 접지전원(Vss)에 연결되고, 드레인이 P모스트랜지스터 MP1의 드레인과, N모스트랜지스터 MN2의 드레인을 연결한 사이의 노드 N1에 연결되어, 버퍼링하는 인버터 INV를 포함하여 이루어져 있다. 이때, 출력신호는 인버터 INV를 통하여 출력된다.
이와같은 종래 반도체 소자의 기판전압 발생회로는 레벨 센서부가 P모스트랜지스터 MP1이 게이트에 접지전원(Vss)에 연결되어 있으므로, 항상 턴 온 상태이고, 기판전압(Vbb)이 N모스트랜지스터 MN1과 MN2 의 항복전압의 합인 -2Vth레벨까지 내려가지 않으면, 노드 N1이 -Vth레벨이 안되므로, N모스트랜지스터 MN2는 턴 오프가 되어, 노드 N2는 P모스트랜지스터 MP1에 의해 하이 상태로 있게 되고, 이 신호는 인버터의 버퍼링을 거쳐서 출력되어 오실레이터를 동작시키게 된다.
한편, 기판전압(Vbb) 펌프가 펌핑을 해서, 기판전압(Vbb)가 -2Vth 레벨까지 내려가게 되면, 노드 N1은 -Vth 레벨을 가지게 되게 되고, 따라서, N모스트랜지스터 MN2는 턴 온이 된다. 그런데, P모스트랜지스터 MP1의 전류 구동(current driving) 능력보다, N모스트랜지스터 MN2의 전류 구동 능력이 더 크므로, 노드 N2는 로우로 내려가게 되고, 이 신호가 인버터의 버퍼링을 거쳐서 오실레이터의 동작을 스톱시키게 된다.
이러한, 종래기술의 문제점은 동작대기(stand-by) 상태일 때, 즉 기판전압(Vbb)이 -2Vth레벨까지 내려갔을 때, P모스트랜지스터 MP1과 N모스트랜지스터 MN2가 항상 턴 온이므로, 전원전압(Vcc)에서 기판전압(Vbb)로 전류가 흐르게 되어서, 기판전압(Vbb)의 레벨이 올라가는 현상이 발생하고, 외부 전원전압(Vcc)가 변함에 따라, P모스트랜지스터 MP1에 걸리는 게이트소오스 전압(Vgs)값이 변하므로, 외부 전원전압(Vcc)의 변화에 따라, 기판전압(Vbb)의 레벨을 일정하게 유지시키기가 어려웠다.
그래서, 본 발명은 외부 전원전압(Vcc)의 변동에 대하여 영향을 받지않는 기판전압(Vbb) 발생회로를 구현하기 위하여, 기판전압(Vbb)을 검출하여 센싱하는 기판전압(Vbb)레벨 센서부와, 기판전압(Vbb)레벨센서부로 부터 신호를 인가받아 구동하는 기판전압(Vbb)오실레이터부와, 기판전압(Vbb)오실레이터부로 부터 신호를 인가받아 구동하는 기판전압(Vbb) 펌핑부로 이루어져 반도체 소자에 일정한 기판전압을 공급하는 반도체 소자의 기판전압(Vbb) 발생회로에 있어서, 기판전압(Vbb) 레벨 센서부가 접지전원(Vss)과 기판전압(Vbb)의 사이에 직렬로 다이오드 연결된 복수개의 모스트랜지스터로 구비하여 이루어진 센싱신호검출부와, 게이트가 다이오드 연결한 복수개의 모스트랜지스터간의 제1접지노드와 연결되고, 채널의 일단이 출력단으로 제2접지노드에 연결된 제1 모스트랜지스터를 구비하여 이루어진다.
제2도는 본 발명을 구체적으로 구성한 회로도로서, 도면에서는 기판전압(Vbb) 레벨 센서부만을 도시하였다.
제2도에서 보는 바와 같이, 본 발명의 반도체 소자의 기판전압(Vbb) 발생회로의 레벨 센서부는 접지전원(Vss)와 기판전압(Vbb)사이에 시리즈로 드레인과 게이트를 다이오드 연결한 N모스트랜지스터를 편의상 2개를 연결한 M2, M3로 이루어져 있다. N모스트랜지스터 M2, M3를 서로 연결하는 제1 접지노드 N1은 제1 모스트랜지스터인 P모스트랜지스터 M1의 게이트에 연결된다. P모스트랜지스터 M1은 채널의 일단이 접지전원에, 타단이 종래의 채널의 일단이 외부 전원전압(Vcc)에 연결되고 게이트가 접지전원(Vss)에 연결된 P모스트랜지스터 MP1과 접속되어 출력단으로 연결되는 제2 접지노드 N2에 각각 연결된다. 제2 접지노드 N2에는 복수개의 모스트랜지스터를 구비하여 형성하여 CMOS레벨로 신호를 바꿔주는 미분증폭기(10)로 연결된다.
미분증폭기(10)는 두개의 P모스트랜지스터 (MP2,MP3)가 서로 게이트접속되어 있으며, 이 두 P모스트랜지스터에는 전원전압(Vcc)이 일 채널에 연결되고, 다른 일 채널들은 각각 두개의 N모스트랜지스터 (MN1, MN2)의 일 채널과 연결된다. P모스트랜지스터 MP2와 N모스트랜지스터 MN1를 연결부에 형성된 제3 접지노드 N3를 통하여 반전소자와 연결되어 기판전압(Vbb)오실레이터로 연결된다. 또한, 두 N모스트랜지스터 (MN1,MN2)의 다른 채널은 서로 연결되어 또다른 N모스트랜지스터 MN3를 통하여 접지전원(Vss)에 연결된다. N모스트랜지스터 MN1의 게이트에는 제2 접지노드 N2가 연결되며, N모스트랜지스터 MN2, MN3에는 임의의 바이어스 전압(VBLP)가 인가된다.
이러한 본 발명의 반도체 소자의 기판전압 발생회로는 도면에 도시된 기판전압 레벨 센서부를 중심으로 동작을 제2도와 제4도를 참고로 설명하면 다음과 같다.
제4도는 본 발명의 반도체 소자의 기판전압 발생회로중 기판전압 레벨 센서부의 동작 시뮬레이션 결과를 나타내는 도표이다.
반도체 소자의 기판전압 발생회로중 기판전압(Vbb)펌프에서 전하 펌핑을 해서 기판전압(Vbb)가 내려가게 되면 기판전압(Vbb)와 접지전원(Vss)사이에 2개의 N모스트랜지스터 M2, M3 가 다이오드 연결된 제1 접지노드 N1는 Vth 만큼 전압이 상승된 VBB + Vth 의 전압이 걸리게 된다. 이후, VBB 가 내려감에 따라, N1은 계속 내려가고 기판전압(Vbb)레벨 센서에서 N1노드가 게이트에 물린 M1의 게이트 소오스간 전압(Vgs) 값은 점점 커지게 된다. 그러면 M1의 커런트 드라이빙 능력은 점점 커져서 N2 노드의 전압레벨은 내려가게 된다. 그래서 N2 노드는 미분증폭기에 인가되는 임의의 바이어스 전압(VBLP) 보다 작아지게 되고, 미분 증폭기의 동작에 의해서, N3노드는 하이로 가게 되어, 기판전압(Vbb)오실레이터의 동작을 스톱시키게 된다.
역으로, 기판전압(Vbb)가 점점 올라가게 되면, 제3 모스트랜지스터 M3는 드렌인소오스간의 전압(Vgs)값이 문턱전압(Vth)보다 작아지게 되므로, 턴 오프가 되고, 제2 모스트랜지스터 M1은 턴 온 상태이므로, 접지전원(Vss)에서 N1으로 전류가 공급되어서, N1노드에 걸리는 전압은 올라가게 된다. 그러면, 제1 모스트랜지스터 M3의 드레인소오스간 전압(Vgs)값이 작아지게 되고, N2 노드는 1/2 VCC보다 높아지게 된다. 그러면, 미분증폭기(10)상의 N모스트랜지스터 MN2, MN3의 게이트에 인가되는 바이어스 전압(VBLP)보다 높은 전압이 N2노드에 걸려서 N3를 로우로 가게 한다. 따라서 기판전압(Vbb) 오실레이터를 동작시키게 된다.
한편, 제3도는 본 발명의 반도체 소자의 기판전압 발생회로의 기판전압 레벨 센서부에 대한 또다른 두 실시예의 회로 구성도이다.
제3도의 (a)는 제1 모스트랜지스 M1가 게이트와 채널이 일단이 서로 연결되어 제2 접지노드 N2와 연결되며, 채널의 타단이 접지전원(Vss)에 연결되는 P모스트랜지스터이며, 제2 모스트랜지스터 M2가 N모스트랜지스터로, 제3 모스트랜지스터 M3가 P모스트랜지스터로 이루어진다. 이 때, 미분증폭기(20)부에서 N모스트랜지스터 MN3의 게이트에는 전원전압(Vcc)가 인가된다.
제3도의 (b)는 제1 모스트랜지스 M1가 채널의 일단이 제2 접지노드 N2와 연결되며, 채널의 타단이 기판전압(Vbb)에 연결되는 P모스트랜지스터이며, 제2, 제3 모스트랜지스터 M2, M3가 P모스트랜지스터로 이루어진다.
위의 두 실시예는 제2도의 실시예와 동작은 같다.
이와같은 본 발명의 반도체 소자의 기판전압 발생회로는 레벨 센서부를 접지전원(Vss)과 다이오드 연결된 기판전압(Vbb)와 시리즈로 연결된 노드를 이용하여 레벨을 센싱함으로써, 외부 전원전압(Vcc)에 무관하게 일정한 기판전압(Vbb) 레벨을 센싱할 수 있고, 전원전압(Vcc)에서 기판전압(Vbb)로 전류가 흐르지 않고, 접지전원(Vss)에서 기판전압(Vbb)로 흐르므로, 전원전압(Vcc)에서 기판전압(Vbb)로 흐프는 것보다 전류가 적게 흐르므로, 레벨 센서에서 기판전압(Vbb)이 높아지는 현상으르 줄일 수 있음을 특징으로 한다.
Claims (5)
- 기판전압(Vbb)을 검출하여 센싱하는 기판전압(Vbb) 레벨 센서부와, 상기 기판전압(Vbb)레벨 센서부로 부터 신호를 인가받아 구동하는 기판전압(Vbb)오실레이터부와, 상기 기판전압(Vbb)오실레이터부로 부터 신호를 인가받아 구동하는 기판전압(Vbb) 펌핑부로 이루어져 반도체 소자에 일정한 기판전압을 공급하는 반도체 소자의 기판전압(Vbb) 발생회로에 있어서, 상기 기판전압(Vbb) 레벨 센서부가 접지전원(Vss)과 기판전압(Vbb)의 사이에 직렬로 다이오드 연결된 복수개의 모스트랜지스터로 구비하여 이루어진 센싱신호검출부와, 게이트가 상기 다이오드 연결한 복수개의 모스트랜지스터간의 제1접지노드와 연결되고, 채널의 일단이 출력단으로 제2접지노드에 연결된 제1 모스트랜지스터를 구비하여 이루어져, 기판전압(Vbb)의 레벨 센싱시에 외부 전원전압(Vcc)의 변동에 영향을 받지 않도록 한 것이 특징인 반도체 소자의 기판전압(Vbb) 발생회로.
- 상기 센싱신호 검출부가 게이트와 채널의 일단이 연결되어 접지전원(Vss)에 연결된 제2 모스트랜지스터와, 채널의 일단이 기판전압(Vbb)에 연결되고, 게이트와 채널의 타단이 연결되어 제3 모스트랜지스터의 채널의 타단과 연결되는 제2 모스트랜지스터를 구비하여 이루어지는 것을 특징으로 하는 반도체 소자의 기판전압(Vbb) 발생회로.
- 제1항 또는 제2항에 있어서, 상기 제1 모스트랜지스가 게이트와 채널의 일단이 서로 연결되어 제2접지노드와 연결되며, 채널의 타단이 접지전원(Vss)에 연결되는 P모스트랜지스터이며, 상기 제2, 제3 모스트랜지스터가 N모스트랜지스터로 이루어지며, 상기는 것을 특징으로 하는 반도체 소자의 기판전압(Vbb) 발생회로.
- 상기 제1 모스트랜지스터가 게이트와 채널의 일단이 서로 연결되어 제2접지노드와 연결되며, 채널의 타단이 접지전원(Vss)에 연결되는 P모스트랜지스터이며, 상기 제2 모스트랜지스터가 N모스트랜지스터로, 제3 모스트랜지스터가 P모스트랜지스터로 이루어지는 것을 특징으로 하는 반도체 소자의 기판전압(Vbb) 발생회로.
- 상기 제1 모스트랜지스가 채널의 일단이 제2 접지노드와 연결되며, 채널의 타단이 기판전압(Vbb)에 연결되는 P모스트랜지스터이며, 상기 제2, 제3 모스트랜지스터가 P모스트랜지스터로 이루어지는 것을 특징으로 하는 반도체 소자의 기판전압(Vbb) 발생회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950009202A KR0144056B1 (ko) | 1995-04-19 | 1995-04-19 | 반도체 소자의 기판전압 발생회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950009202A KR0144056B1 (ko) | 1995-04-19 | 1995-04-19 | 반도체 소자의 기판전압 발생회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR0144056B1 true KR0144056B1 (ko) | 1998-08-17 |
Family
ID=19412502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950009202A KR0144056B1 (ko) | 1995-04-19 | 1995-04-19 | 반도체 소자의 기판전압 발생회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0144056B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101053508B1 (ko) * | 2004-12-13 | 2011-08-03 | 주식회사 하이닉스반도체 | 기판 바이어스 전압 검출기 |
-
1995
- 1995-04-19 KR KR1019950009202A patent/KR0144056B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101053508B1 (ko) * | 2004-12-13 | 2011-08-03 | 주식회사 하이닉스반도체 | 기판 바이어스 전압 검출기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0158478B1 (ko) | 반도체 메모리장치의 기판전압 조절회로 | |
| KR100577560B1 (ko) | 온도감지 데이터에 응답하는 내부회로를 갖는 반도체메모리장치 | |
| US6486727B1 (en) | Low-power substrate bias generator disabled by comparators for supply over-voltage protection and bias target voltage | |
| KR100792370B1 (ko) | 내부전압 발생 장치 | |
| US7099223B2 (en) | Semiconductor memory device | |
| KR100351931B1 (ko) | 반도체 메모리 장치의 전압 감지 회로 | |
| US6559710B2 (en) | Raised voltage generation circuit | |
| KR100351932B1 (ko) | 반도체 메모리 장치의 전압 감지 회로 | |
| KR100452333B1 (ko) | 파워 업 신호 발생기 | |
| US6867639B2 (en) | Half voltage generator for use in semiconductor memory device | |
| KR0144056B1 (ko) | 반도체 소자의 기판전압 발생회로 | |
| KR100307525B1 (ko) | 기판전압감지제어회로 | |
| KR100403341B1 (ko) | 파워-업 신호 발생회로 | |
| JP2982591B2 (ja) | 基板電位検知回路 | |
| US5818213A (en) | Back bias voltage detection circuit for semiconductor memory device | |
| US6639419B2 (en) | Supply voltage level detector | |
| US6172554B1 (en) | Power supply insensitive substrate bias voltage detector circuit | |
| KR100633598B1 (ko) | 하프 전원 전압 발생 회로 | |
| KR100406541B1 (ko) | 파워-업 신호 발생 장치 | |
| KR100772544B1 (ko) | 반도체장치의 기판전압발생기 | |
| KR20070084879A (ko) | 기판 바이어스 전압 검출기 | |
| KR20080060374A (ko) | 반도체 소자의 파워업 회로 | |
| US20070164791A1 (en) | Low voltage detect and/or regulation circuit | |
| KR19990019750A (ko) | 기판 바이어스전압 감지장치 | |
| KR19980074416A (ko) | 차지펌프의 펌핑전압 검출회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130325 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20140318 Year of fee payment: 17 |
|
| EXPY | Expiration of term |