KR0140634B1 - The fabrication method of solid state image sensing device - Google Patents
The fabrication method of solid state image sensing deviceInfo
- Publication number
- KR0140634B1 KR0140634B1 KR1019940026107A KR19940026107A KR0140634B1 KR 0140634 B1 KR0140634 B1 KR 0140634B1 KR 1019940026107 A KR1019940026107 A KR 1019940026107A KR 19940026107 A KR19940026107 A KR 19940026107A KR 0140634 B1 KR0140634 B1 KR 0140634B1
- Authority
- KR
- South Korea
- Prior art keywords
- epitaxial layer
- type epitaxial
- region
- forming
- predetermined
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 239000007787 solid Substances 0.000 title abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 8
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 4
- 230000035945 sensitivity Effects 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76833—Buried channel CCD
Abstract
본 발명은 고체촬상소자의 제조방법에 관한 것으로, 특히 이중 에피텍셜층을 이용하여 특성이 우수한 CCD를 제조하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a solid state image pickup device, and more particularly, to a method of manufacturing a CCD having excellent characteristics using a double epitaxial layer.
본 발명은 N형 기판상에 P형 에피텍셜층과 N형 에피텍셜층을 차례로 형성하는 공정과, 상기 N형 에피텍셜층내의 소정영역에 P웰을 형성하는 공정, 상기 P웰내의 소정영역에 BCCD영역을 형성하는 공정, 상기 N형 에피텍셜층의 소정영역에 채널스톱영역을 형성하는 공정, 상기 BCCD영역 상부에 게이트절연층을 매개하여 게이트전극을 형성하는 공정, 상기 N형 에피텍셜층의 소정의 표면영역에 표면P+층을 형성하는 공정, 상기 P형 에피텍셜층이 노출되도록 상기 N형 에피텍셜층 및 P형 에피텍셜층의 소정부위를 식각하여 트렌치를 형성하는 공정, 산화공정을 실시하여 상기 트렌치 내부를 포함한 기판 전면에 산화막을 형성하는 공정, 상기 P형 에피텍셜층이 노출되도록 상기 산화막을 선택적으로 식각하는 공정, 노출된 P형 에피텍셜층부위에 P+영역을 형성하는 공정, 상기 트렌치내에 매립되어 상기 P+영역과 접촉하는 콘택부를 형성하는 공정으로 이루어진 고체촬상소자의 제활방법을 제공함으로써 수광되는 영역을 넓게 하여 포토다이오드의 감도 및 포화전하레벨을 증가시키며, 제조공정중에 발생하는 결함을 감소시킨다.According to the present invention, a P-type epitaxial layer and an N-type epitaxial layer are sequentially formed on an N-type substrate, and a P-well is formed in a predetermined region within the N-type epitaxial layer. Forming a BCCD region, forming a channel stop region in a predetermined region of the N-type epitaxial layer, forming a gate electrode on the BCCD region by a gate insulating layer, and forming a N-type epitaxial layer. Forming a surface P + layer in a predetermined surface region, etching a predetermined portion of the N-type epitaxial layer and the P-type epitaxial layer to expose the P-type epitaxial layer, and forming an trench. Forming an oxide film on the entire surface of the substrate including the trench, selectively etching the oxide film to expose the P-type epitaxial layer, and forming a P + region on the exposed P-type epitaxial layer. The process provides a method for reproducing a solid-state image pickup device comprising a step of forming a contact portion in contact with the P + region by embedding in the trench, thereby widening the received area to increase the sensitivity and saturation charge level of the photodiode. Reduce defects in the process
Description
제1도는 종래의 고체촬상소자의 단면구조도1 is a cross-sectional structure diagram of a conventional solid-state imaging device
제2도는 본 발명에 의한 고체촬상소자의 제조방법을 도시한 공정순서도2 is a process flowchart showing a method of manufacturing a solid state image pickup device according to the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
11. N형 기판12. P형 에피텍셜층N-type substrate 12. P-type epitaxial layer
13. N형 에피텍셜층14. P웰13.N-type epitaxial layer 14. P well
15. BCCD16. 채널스톱영역15. BCCD16. Channel stop area
17. 게이트절연층18. 게이트전극17. Gate Insulation Layer Gate electrode
19. 표면 P+층20. 트렌치19. Surface P + Layer 20. Trench
21. 산화막22. P+영역21. Oxide film 22. P + area
23. P형 에피텍셜층 콘택부23.P type epitaxial layer contact portion
본 발명은 고체촬상소자의 제조방법에 관한 것으로, 특히 이중 에피텍셜층(Epit-axil layer)을 이용하여 특성이 우수한 CCD(Charge Coupled Device)를 제조하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a solid state image pickup device, and more particularly, to a method of manufacturing a charge coupled device (CCD) having excellent characteristics using a double epitaxial layer.
제1도는 종래기술에 의한 CCD의 수직구조도를 나타내었다. 이를 참조하여 종래의 CCD제조방법을 설명하면 다음과 같다.1 shows a vertical structure diagram of a CCD according to the prior art. Referring to the conventional CCD manufacturing method will be described as follows.
먼저, N형 기판(1)에 제1P웰(2) 형성하고, 이 제1P웰(2)의 소정부분에 제2P웰(3)을 형성하고, 제2P웰(3)내의 소정부분에 매몰전하전송소자(BCCD;Buried Charge Coupled Device) 채널(5)을 형성한다. 이어어 CCD채널이 형성된 기판상에 게이트절연막(8)을 형성하고 이 게이트절연막(8)상부의 상기 CCD영역상에 전송게이트(9)를 형성한다.First, the first P well 2 is formed on the N-type substrate 1, the second P well 3 is formed in a predetermined portion of the first P well 2, and buried in a predetermined portion in the second P well 3. A charge transfer device (BCCD) channel 5 is formed. Subsequently, a gate insulating film 8 is formed on the substrate on which the CCD channel is formed, and a transfer gate 9 is formed on the CCD region above the gate insulating film 8.
다음에 N형 불순물을 이온주입한 후 열처리하여 포토다이오드 N영역(4)을 상기 제1P웰(2)의 소정영역에 형성하고, 이어서 P형 불순물을 이온주입한 후 열처리하여 상기 포토다이오드 N영역(4)과 BCCD영역(5) 사이의 제2P웰(3) 표면부위에 채널스톱영역(7)을 형성하고, P형 불순물을 이온주입한 후 열처리하여 포토다이오드 N영역(4)상에 얇은 P+영역(6)을 형성함으로써 CCD제조를 완료한다.Next, the photodiode N region 4 is formed in a predetermined region of the first P well 2 by ion implantation of an N-type impurity, followed by heat treatment, followed by ion implantation of P-type impurity followed by heat treatment. A channel stop region 7 is formed on the surface of the second P well 3 between the (4) and BCCD regions (5), and ion-implanted P-type impurities, followed by heat treatment to form a thin layer on the photodiode N region (4). CCD production is completed by forming the P + region 6.
이와 같이 제조되는 CCD는 외부입사광에 의해 포토다이오드 N영역에서 형성된 전하가 일정시간 축적되어 있다가 전송게이트에 높은 바이어스가 걸리는 순간 BCCD영역으로 전송되고, 전송된 전하가 BCCD영역의 전송게이트에 인가되는 교대로 변화하는 높은 바이어스와 낮은 바이어스에 의하여 수직 CCD영역(Vertical CCD)에서 수평CCD영역(Horizontral CCD)으로 이송되어 출력앰프를 거치는 동안 아날로그 전압신호로 변환되는 원리로 동작한다.In the CCD manufactured as described above, charges formed in the photodiode N region are accumulated for a predetermined time by external incident light, and are transferred to the BCCD region at the moment when a high bias is applied to the transfer gate, and the transferred charges are applied to the transfer gate of the BCCD region. It operates on the principle of being transferred from the vertical CCD area to the horizontal CCD area by the alternating high bias and the low bias and being converted into an analog voltage signal while passing through the output amplifier.
상기와 같은 종래기술에 있어서는 P웰, 포토다이오드 N영역등과 같은 접합영역을 이온주입 후에 열처리하는 열확산공젱에 의해 형성하고 있다. 따라서 히트 사이클(Heat Cycle)에 의한 결함(Defect)발생으로 인하여 포토다이오드의 광에 대한 감도(Sensitivity) 및 포화전하레벨(Saturation Charge Level) 특성이 나빠지는 문제가 있다.In the prior art as described above, a junction region such as a P well, a photodiode N region, or the like is formed by thermal diffusion processing to heat-treat after ion implantation. Therefore, there is a problem in that the sensitivity of the photodiode and the saturation charge level of the photodiode are deteriorated due to defects caused by heat cycles.
본 발명은 상술한 문제를 해결하기 위한 것으로, 제조공정중의 결함을 감소시키고 소자의 출력신호를 증가시킬 수 있도록 한 고체촬상소자의 제조방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a method for manufacturing a solid-state imaging device capable of reducing defects in a manufacturing process and increasing an output signal of the device.
상기 목적을 달성하기 위한 본 발명의 고체촬상소자의 제조방법은 N형 기판상에 P형 에피텍셜층과 N형 에피텍셜층을 차례로 형성하는 공정과, 상기 N형 에피텍셜층내의 소정영역에 P웰을 형성하는 공정, 상기 P웰내의 소정영역에 BCCD영역을 형성하는 공정, 상기 N형 에피텍셜층의 소정영역에 채널스톱영역을 형성하는 공정, 상기 BCCD영역 상부에 게이트절연층을 매개하여 게이트전극을 형성하는 공정, 상기 N형 에피텍셜층의 소정의 표면영역에 표면P+층을 형성하는 공정, 상기 P형 에피텍셜층이 노출되도록 상기 N형 에피텍셜층 및 P형 에피텍셜층의 소정부위를 식각하여 트렌치를 형성하는 공정, 산화공정을 실시하여 상기 트렌치 내부를 포함한 기판 전면에 산화막을 형성하는 공정, 상기 P형 에피텍셜층이 노출되도록 상기 산화막을 선택적으로 식각하는 공정, 노출된 P형 에피텍셜층부위에 P+영역을 형성하는 공정, 상기 트렌치내에 매립되어 상기 P+영역과 접촉하는 콘택부를 형성하는 공정으로 이루어진다.A method for manufacturing a solid-state imaging device of the present invention for achieving the above object is a step of sequentially forming a P-type epitaxial layer and an N-type epitaxial layer on the N-type substrate, and P in a predetermined region in the N-type epitaxial layer Forming a well, forming a BCCD region in a predetermined region of the P well, forming a channel stop region in a predetermined region of the N-type epitaxial layer, and using a gate insulating layer over the BCCD region Forming an electrode, forming a surface P + layer in a predetermined surface area of the N-type epitaxial layer, and defining the N-type epitaxial layer and the P-type epitaxial layer so that the P-type epitaxial layer is exposed. Etching the site to form a trench, and performing an oxidation process to form an oxide film on the entire surface of the substrate including the trench, and selectively etching the oxide film to expose the P-type epitaxial layer. The process includes forming a P + region on the exposed P-type epitaxial layer and forming a contact portion buried in the trench and in contact with the P + region.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
먼저, 제2도 (a)에 도시된 바와 같이 N형 기판(11)상에 P형 에피텍셜층(12)을 형성하고 이 위에 N형 에피텍셜층(13)을 형성한다.First, as shown in FIG. 2A, a P-type epitaxial layer 12 is formed on an N-type substrate 11, and an N-type epitaxial layer 13 is formed thereon.
다음에 제2도 (b)에 도시된 바와 같이 N형 에피텍셜층(13)내의 소정영역에 P웰(14)을 형성한 후, 제2도 (c)에 도시된 바와 같이 상기 P웰(14)내의 소정영역 BCCD영역(15)을 형성한 다음 상기 P웰(14)과 인접한 N형 에피텍셜층(13)의 소정영역에 이온주입공정을 통해 채널스톱영역(16)을 형성한다.Next, as shown in FIG. 2B, a P well 14 is formed in a predetermined region in the N-type epitaxial layer 13, and then, as shown in FIG. 14, the channel stop region 16 is formed in the predetermined region of the N-type epitaxial layer 13 adjacent to the P well 14 by the ion implantation process.
이어서 제2도 (d)에 도시된 바와 같이 상기 결과물 전면에 게이트절연층(17)을 형성하고 이 위에 게이트전극 형성을 위한 도전층으로서, 예컨대 폴리실리콘을 증착한후, 이 폴리실리콘층과 게이트절연층을 게이트전극패턴으로 패터닝하여 상기 BCCD영역(15) 상부에 게이트전극(18)을 형성한 다음, 이온주입공정을 통하여 상기 N형 에피텍셜층(13)의 소정의 표면부위에 P+영역(19)을 형성한다.Subsequently, as shown in FIG. 2 (d), a gate insulating layer 17 is formed on the entire surface of the resultant, and for example, polysilicon is deposited as a conductive layer for forming a gate electrode thereon, and then the polysilicon layer and the gate The insulating layer is patterned with a gate electrode pattern to form a gate electrode 18 on the BCCD region 15, and then a P + region on a predetermined surface portion of the N-type epitaxial layer 13 through an ion implantation process. (19) is formed.
다음에 제2도 (e)에 도시된 바와 같이 상기 N형 에피텍셜층(13) 및 P형 에피텍셜층(12)의 소정부위를 P형 에피텍셜층(12)의 일정깊이에 이르도록 이방성식각하여 트렌치(20)을 형성한 후, 제2도 (f)에 도시된 바와 같이 산화공정을 실시하여 상기 트랜치 내부를 포함한 기판 전면에 산화막(21)을 형성한 다음, 소정의 마스크를 이용하여 상기 P형 에피텍셜층(12)이 노출되도록 상기 산화막(21)을 선택적으로 식각하여 콘택개구부를 형성한 후, P형 불순물을 고농도로 이온주입하여 P형 에피텍셜층(12)의 소정부분에 P+영역(22)을 형성한다.Next, as shown in FIG. 2E, the predetermined portions of the N-type epitaxial layer 13 and the P-type epitaxial layer 12 reach the predetermined depth of the P-type epitaxial layer 12. After etching to form the trench 20, an oxidation process is performed as shown in FIG. 2 (f) to form an oxide film 21 on the entire surface of the substrate including the trench, and then using a predetermined mask. Selectively etching the oxide film 21 to expose the P-type epitaxial layer 12 to form a contact opening, and then implanting P-type impurities at a high concentration to a predetermined portion of the P-type epitaxial layer 12. P + region 22 is formed.
이어서 제2도 (g)에 도시된 바와 같이 기판전면에 도전물질로서, 예컨대 폴리실리콘을 증착한 다음 이를 소정패턴으로 패터닝하여 상기 트렌치내에 폴리실리콘을 매립시킴으로써 P형 에피텍셜층 콘택부(23)를 형성한다. 이와 같이 형성된 P형 에피텍셜층 콘택부(23)에 상기 P웰(14)과 함께 접지전위가 인가되게 된다.Subsequently, as shown in FIG. 2 (g), the P-type epitaxial layer contact portion 23 is formed by depositing polysilicon as a conductive material on the front surface of the substrate, and then patterning the polysilicon into a predetermined pattern to bury the polysilicon in the trench. To form. The ground potential is applied together with the P well 14 to the P-type epitaxial layer contact portion 23 formed as described above.
이상과 같이 본 발명은 포토다이오드 N층을 기판 전면에 형성한 N형 에피텍셜층(13)으로 대체시킴으로써 포토다이오드 N층을 넓게 형성하여 입사된 광이 넓은 포토다이오드영역에서 전하로 바뀌어 게이트전극에 높은 바이어스가 인가되었을때 BCCD채널로 벌크 리드아웃(Readout)되도록 한다. BCCD채널로 이송된 전하는 수직 CCD에서 수평CCD 및 증폭기를 거쳐 전압신호로 변환된다.As described above, the present invention replaces the photodiode N layer with the N-type epitaxial layer 13 formed on the front surface of the substrate, thereby forming the photodiode N layer wider, thereby converting the incident light into charge in the wide photodiode region, thereby providing the gate electrode. Allow bulk readout to the BCCD channel when a high bias is applied. Charge transferred to the BCCD channel is converted into a voltage signal through a vertical CCD and an amplifier in a vertical CCD.
상기 포토다이오드 N층으로 사용되는 N형 에피텍셜층은 완전히 공핍되어(Fully depleted)채널스톱영역등이 배리어 이온주입의 영향에 의해 이에 인접한 포토다이오드 N영역과 전위장벽이 생겨 아이솔레이션(Isolation)이 이루어진다.The N-type epitaxial layer used as the N layer of the photodiode is completely depleted, so that the channel stop region and the like are isolated by the ion implantation of the photodiode N region and the potential barrier due to the influence of barrier ion implantation. .
이상 상술한 바와 같이 본 발명에 의하면, N형 에피텍셜층으로 포토다이오드 N영역을 형성하여 빛이 수광되는 영역을 넓게 함으로써 포토다이오드의 감도 및 포화전화레벨을 증가시킬 수 있으며, 종래와 같이 생겨 포토다이오드 N영역 등과 같은 접합영역을 이온주입후에 열처리하는 열확산공정이 필요없게 되므로 장시간의 히트 사이클에 의한 결함발생이 감소된다.As described above, according to the present invention, by forming a photodiode N region with an N-type epitaxial layer to widen a region where light is received, the sensitivity and saturation conversion level of the photodiode can be increased. Since the thermal diffusion process of heat-treating the junction region such as the diode N region or the like after the ion implantation is unnecessary, defect generation due to a long heat cycle is reduced.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940026107A KR0140634B1 (en) | 1994-10-12 | 1994-10-12 | The fabrication method of solid state image sensing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940026107A KR0140634B1 (en) | 1994-10-12 | 1994-10-12 | The fabrication method of solid state image sensing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960015932A KR960015932A (en) | 1996-05-22 |
| KR0140634B1 true KR0140634B1 (en) | 1998-06-01 |
Family
ID=19394965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940026107A KR0140634B1 (en) | 1994-10-12 | 1994-10-12 | The fabrication method of solid state image sensing device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0140634B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160028841A (en) | 2014-09-04 | 2016-03-14 | 한국과학기술연구원 | Medical Device Set for Optical Fiber Laser Ablation and Photodynamic Therapy, and Cancer Treatment Therapy Using the Same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100624341B1 (en) * | 2004-09-22 | 2006-09-15 | (주)아이디에스 | solid state image pickup device |
-
1994
- 1994-10-12 KR KR1019940026107A patent/KR0140634B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160028841A (en) | 2014-09-04 | 2016-03-14 | 한국과학기술연구원 | Medical Device Set for Optical Fiber Laser Ablation and Photodynamic Therapy, and Cancer Treatment Therapy Using the Same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960015932A (en) | 1996-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7524695B2 (en) | Image sensor and pixel having an optimized floating diffusion | |
| US7423305B2 (en) | Solid-state image sensing device having high sensitivity and camera system using the same | |
| US20170373104A1 (en) | Solid-state imaging device and method for fabricating same | |
| KR980012585A (en) | Solid-state image pickup device having vertical transfer gate and method of manufacturing the same | |
| KR100562668B1 (en) | A fabricating method of image sensor with decreased dark signal | |
| JP2004039832A (en) | Photoelectric converter and its manufacturing method | |
| JPH11274461A (en) | Solid image pickup device and its manufacture | |
| EP0178664B1 (en) | Solid state image sensing device and method for making the same | |
| KR0140634B1 (en) | The fabrication method of solid state image sensing device | |
| US20080160731A1 (en) | Method for fabricating cmos image sensor | |
| KR100748318B1 (en) | Image sensor and method for fabricating the same | |
| JPH02278874A (en) | Solid state image sensor and manufacture thereof | |
| KR20040031862A (en) | Productivity and Sensitivity Improved Image Sensor | |
| KR100766675B1 (en) | A fabricating method of image sensor with decreased dark signal | |
| KR100215882B1 (en) | Fabricating method of solid-state image pick-up device | |
| JPH02105460A (en) | Manufacture of solid-state image sensing device | |
| JPS6018957A (en) | Solid-state image pickup element | |
| KR20040065332A (en) | CMOS image sensor with ion implantation region as isolation layer and method for fabricating thereof | |
| KR100359767B1 (en) | Method for manufacturing solid state image sensor | |
| KR100301799B1 (en) | Method for fabricating ccd | |
| JPH05145056A (en) | Solid state image sensor | |
| KR100468611B1 (en) | A fabricating method of image sensor with decreased dark signal | |
| KR100268881B1 (en) | Method of fabricating solid state image sensor | |
| JPH0685233A (en) | Manufacture of solid-state image sensing device | |
| KR100728471B1 (en) | Charge coupled device having potential gradient and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060221 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |