KR100766675B1 - A fabricating method of image sensor with decreased dark signal - Google Patents
A fabricating method of image sensor with decreased dark signal Download PDFInfo
- Publication number
- KR100766675B1 KR100766675B1 KR1020010086524A KR20010086524A KR100766675B1 KR 100766675 B1 KR100766675 B1 KR 100766675B1 KR 1020010086524 A KR1020010086524 A KR 1020010086524A KR 20010086524 A KR20010086524 A KR 20010086524A KR 100766675 B1 KR100766675 B1 KR 100766675B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- forming
- image sensor
- field insulating
- insulating film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 230000003247 decreasing effect Effects 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 12
- 230000000903 blocking effect Effects 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 206010034960 Photophobia Diseases 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 이미지센서에 관한 것으로, 특히 STI 형성에 따른 STI 계면에서의 실리콘 격자 결함으로 부터의 암신호의 유입을 억제하기에 적합한 이미지센서 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 제1도전형의 반도체층을 선택적으로 식각하여 필드절연막 형성을 위한 트렌치를 형성하는 단계; 상기 트렌치를 매립되며 제1도전형의 불순물이 함유하는 필드절연막을 형성하는 단계; 열처리를 통해 상기 필드절연막의 상기 불순물을 상기 트렌치의 측벽 및 저면의 상기 반도체층으로 확산시켜 전하유입차단영역을 형성하는 단계; 상기 필드절연막과 떨어진 상기 반도체층 상에 게이트전극을 형성하는 단계; 및 상기 게이트전극과 상기 필드절연막 사이의 상기 반도체층에 포토다이오드를 형성하는 단계를 포함하는 이미지센서 제조 방법을 제공한다.
The present invention relates to an image sensor, and more particularly, to provide a method for manufacturing an image sensor suitable for suppressing the inflow of a dark signal from a silicon lattice defect at an STI interface due to STI formation. Selectively etching the conductive semiconductor layer to form a trench for forming a field insulating film; Forming a field insulating film filled with the trench and containing impurities of a first conductivity type; Diffusing the impurities of the field insulating layer into the semiconductor layers on the sidewalls and the bottom of the trench through heat treatment to form a charge inflow blocking region; Forming a gate electrode on the semiconductor layer away from the field insulating film; And forming a photodiode in the semiconductor layer between the gate electrode and the field insulating layer.
암신호, 트렌치, 이미지센서, 포토다이오드, 트렌치, STI.Dark signal, trench, image sensor, photodiode, trench, STI.
Description
도 1은 통상적인 트렌치형 필드절연막을 갖는 이미지센서의 개략도,1 is a schematic diagram of an image sensor having a conventional trench type field insulating film,
도 2a 내지 도 2d는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 도시한 단면도.
2A through 2D are cross-sectional views illustrating an image sensor manufacturing process according to an embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
20 : 반도체층 25 : 전하유입차단영역20: semiconductor layer 25: charge inflow blocking region
26 : 필드절연막 27 : 게이트절연막26: field insulating film 27: gate insulating film
28 : 게이트전극용 전도막 30 : 스페이서28: conductive film for gate electrode 30: spacer
32 : 센싱확산영역 32: sensing diffusion area
29 : 포토다이오드용 N형 불순물영역29 N-type impurity region for photodiode
31 : 포토다이오드용 P형 불순물영역
31: P-type impurity region for photodiode
본 발명은 반도체 소자에 관한 것으로 특히, 이미지센서 제조 방법에 관한 것으로, 더욱 상세하게는 암신호(Dark signal)을 감소시키기 위한 트렌치 구조의 소자분리(Shallow Trench Isolation; 이하 STI라 함)를 이용한 이미지센서 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a method of manufacturing an image sensor, and more particularly, to an image using a trench trench isolation (STI) to reduce dark signals. It relates to a sensor manufacturing method.
일반적으로, 이미지센서라 함은 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중 전하결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, CMOS(Complementary MOS; 이하 CMOS) 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수만큼 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal. In a double charge coupled device (CCD), individual metal-oxide-silicon (MOS) capacitors are very different from each other. A device in which charge carriers are stored and transported in a capacitor while being located in close proximity, and CMOS (Complementary MOS) image sensor is a CMOS technology that uses a control circuit and a signal processing circuit as peripheral circuits. Is a device that employs a switching method that creates MOS transistors by the number of pixels and sequentially detects the output using them.
이러한 다양한 이미지센서를 제조함에 있어서, 이미지센서의 감광도(Photo sensitivity)를 증가시키기 위한 노력들이 진행되고 있는 바, 그 중 하나가 집광기술이다. 예컨대, CMOS 이미지센서는 빛을 감지하는 포토다이오드와 감지된 빛을 전기적 신호로 처리하여 데이터화하는 CMOS 로직회로부분으로 구성되어 있는 바, 광감도를 높이기 위해서는 전체 이미지센서 면적에서 포토다이오드의 면적이 차지하는 비율(이를 통상 Fill Factor"라 한다)을 크게 하려는 노력이 진행되고 있다.In the manufacture of such various image sensors, efforts are being made to increase the photo sensitivity of the image sensor, one of which is a condensing technology. For example, a CMOS image sensor is composed of a photodiode for detecting light and a portion of a CMOS logic circuit for processing the detected light into an electrical signal to make data. To increase light sensitivity, the ratio of the photodiode to the total image sensor area is increased. Efforts have been made to increase (usually referred to as Fill Factor).
도 1은 통상적인 트렌치(Trench)형 필드 절연막을 갖는 이미지센서의 개략도 를 도시한다.Fig. 1 shows a schematic diagram of an image sensor having a conventional trench type field insulating film.
도 1을 참조하면, 통상적인 이미지센서에서 고농도인 P++ 층(10) 및 P-Epi층(11)이 적층된 반도체층을 이용하는 바, 이하 P++ 층(10) 및 P-Epi층(11)을 반도체층으로 칭한다.Referring to FIG. 1, a semiconductor layer in which a high concentration of P ++
반도체층에 국부적으로 트렌치형 필드절연막(12)이 형성되어 있으며, 필드 절연막(12)과 떨어진 영역에 게이트절연막(13)과 게이트전극용 전도막(14) 및 스페이서(15)로 이루어진 게이트전극 예컨대, 트랜스퍼 게이트(Transfer gate)가 배치되어 있으며, 게이트전극과 필드절연막(12)에 접하면서 반도체층 내부에 소정의 깊이로 형성된 포토다이오드용 N형 불순물 영역(이하 n-영역이라 함)과 n-영역 상부의 반도체층과 접하는 계면에 얕은 포토다이오드용 P형 불순물 영역(이하 P0영역이라 함)이 배치되어 있으며, 센싱확산영역(이하 n+영역 이라 함)이 배치되어 있다.A trench type
한편, 전술한 종래의 이미지센서는 필드절연막(12)이 단순 트렌치 형으로 되어 있어 LOCOS(LOCal Oxidation of Silicon) 방법에서의 버즈비크(Bird's beak) 부분만 확장하는 포토다이오드 형태를 취하고 있으며, 고집적화를 위해 종래의 LOCOS 방법보다는 STI로 필드절연막(12)을 형성하고 있다.On the other hand, the conventional image sensor described above takes the form of a photodiode in which the
그러나, STI의 경우 종래의 LOCOS 방식보다 STI 계면에서의 트렌치 식각에 의해 실리콘 격자가 많은 데미지를 받는 공정 상의 특징으로 인해, 데미지를 받은 실리콘 격자의 결함으로부터 잉여 전자가 포획(Trap)되어 이미지센서의 특성 열화의 대표적인 암신호를 발생시키게 된다. However, in the case of STI, due to the process characteristics in which the silicon lattice is more damaged by the trench etching at the STI interface than the conventional LOCOS method, the excess electrons are trapped from the defects of the damaged silicon lattice, thereby trapping the image sensor. It generates a representative dark signal of the characteristic deterioration.
즉, 암신호란 광전반응에 기인하지 않고 생성된 전하가 포토다이오드에 축적 되어 나타나는 것으로 암신호 전하의 원천은 여러가지가 있을 수 있으며, 그 중 반도체층의 실리콘 계면과 필드절연막(12)의 경계면에서의 디스로케이션(Dislocation) 등의 결정 불완전성에 의한 성분 등이 주원인으로 도시된 'X'와 같이 포토다이오드(PD)의 영역으로 축적된다.In other words, the dark signal is not caused by the photoelectric reaction, and the generated charge is accumulated and accumulated in the photodiode. There are various sources of the dark signal charge, among which, at the interface between the silicon interface of the semiconductor layer and the
한편, 0.25㎛ 이하의 소자분리 방식으로 사용하는 STI 방식은 전술한 바와 같이 LOCOS 방식에 비해 액티브(Active)/필드(Field) 계면의 길이가 크기 때문에 0.35㎛ 이상의 이미지센서에 비해 이러한 액티브/필드 계면에 의한 암신호 발생 억제는 이미지센서의 특성에 더욱더 큰 영향을 미칠 것이다.
On the other hand, the STI method, which is used as an element isolation method of 0.25 μm or less, has a larger length of the active / field interface than the LOCOS method as described above. The suppression of the dark signal generation by the will have a greater influence on the characteristics of the image sensor.
상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, STI 형성에 따른 STI 계면에서의 실리콘 격자 결함으로 부터의 암신호의 유입을 억제하기에 적합한 이미지센서 제조 방법을 제공하는데 그 목적이 있다.
The present invention proposed to solve the above problems of the prior art, to provide an image sensor manufacturing method suitable for suppressing the inflow of the dark signal from the silicon lattice defect at the STI interface due to the formation of the STI have.
상기 목적을 달성하기 위하여 본 발명은, 제1도전형의 반도체층을 선택적으로 식각하여 필드절연막 형성을 위한 트렌치를 형성하는 단계와, 상기 트렌치가 매립되도록 제1도전형의 불순물이 함유된 필드절연막을 형성하는 단계와, 열처리를 통해 상기 필드절연막의 상기 불순물을 상기 트렌치의 측벽 및 저면의 상기 반도체층으로 확산시켜 전하유입차단영역을 형성하는 단계와, 상기 필드절연막과 떨어진 상기 반도체층 상에 게이트전극을 형성하는 단계와, 상기 게이트전극과 상기 필드절연막 사이의 상기 반도체층에 포토다이오드를 형성하는 단계를 포함하되, 상기 포토다이오드는, 제2도전형의 제1영역과, 상기 제1영역 상에 형성된 제1도전형의 제2영역으로 이루어진 이미지센서 제조 방법을 제공한다.In order to achieve the above object, the present invention provides a method of forming a trench for forming a field insulating film by selectively etching a semiconductor layer of a first conductive type, and a field insulating film containing impurities of a first conductive type to fill the trench. Forming a charge inflow blocking region by diffusing the impurities of the field insulating film to the semiconductor layers on the sidewalls and the bottom of the trench through heat treatment; and forming a gate on the semiconductor layer away from the field insulating film. And forming a photodiode in the semiconductor layer between the gate electrode and the field insulating layer, wherein the photodiode comprises a first region of a second conductive type and an upper portion of the first region. It provides a method for manufacturing an image sensor consisting of a second region of the first conductivity type formed in the.
본 발명은, STI에 의한 필드절연막 형성시 액티브/필드 계면의 증가에 의한 암신호 성분 증가를 억제하기 위한 방법으로 BSG(Borophospho Silicate) 등의 P 형 불순물이 함유된 절연막을 트렌치에 매립한 후 열확산을 통해 액티브/필드 계면에 P형의 불순물을 도핑함으로써, 계면에서 발생하는 암신호 성분의 포토다이오드로의 유입을 방지하기 위한 것으로 PNP 구조의 포토다이오드의 경우 전자의 유입을 방지하기 위하여 P형 불순물 확산을 실시하여 포토다이오드의 N형과 계면의 P형 불순물 도핑에 의한 액티브/필드 계면을 포토다이오드의 n-영역과 분리함으로써, 전하의 유입을 차단하는 것을 기술적 특징으로 한다.The present invention is a method for suppressing an increase in dark signal components due to an increase in active / field interface when forming a field insulating film by STI, and thermal diffusion after embedding an insulating film containing P-type impurities such as BSG (Borophospho Silicate) in a trench. P-type impurities are doped at the active / field interface to prevent inflow of dark signal components generated at the interface into the photodiode. In the case of a PNP structure photodiode, P-type impurities are used to prevent the inflow of electrons. The diffusion and separation of the active / field interface by the N-type and P-type impurity doping of the photodiode and the n-region of the photodiode prevents the inflow of charge.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하는 바, 도 2a 내지 도 2d는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 도시한 단면도이다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. 2A to 2D are cross-sectional views illustrating an image sensor manufacturing process according to an embodiment of the present invention.
먼저 도 2a에 도시된 바와 같이, 이후 필드 절연막 영역과 활성영역을 구분하기 위하여 50Å ∼ 200Å 두께의 패드산화막(21)/500Å ∼ 2000Å 두께의 버퍼 폴리실리콘막 또는 버퍼질화막(22)을 연속적으로 도포한 후 트렌치 형성을 위한 포토레지스트 패턴(23)을 형성한다.First, as shown in FIG. 2A, the
여기서, 통상적인 이미지센서에서 고농도인 P++ 층 및 P-Epi층이 적층된 반도체층을 이용하는 바, 도면부호 '20'은 이러한 P++ 층 및 P-Epi층이 적층된 반도체층을 나타낸다.Here, in the conventional image sensor, a semiconductor layer in which a high concentration of P ++ layer and P-Epi layer are stacked is used, and reference numeral '20' denotes a semiconductor layer in which such P ++ layer and P-Epi layer are stacked.
다음으로 도 2b에 도시된 바와 같이, 포토레지스트 패턴(23)을 식각마스크로 하여 버퍼질화막(22)과 패드산화막(21)을 식각하여 패드산화막(21)/버퍼질화막(22)이 적층된 STI 형성용 마스크를 형성한 다음, 포토레지스트 패턴(23)을 제거한 후, 패드산화막(21)/버퍼질화막(22)의 마스크를 이용하여 반도체층을 선택적으로 식각하여 트렌치(24)를 형성한다.Next, as shown in FIG. 2B, the STI in which the
이 때, 트렌치(24)의 폭(w)은 설계 규칙에 따라 정의되며, 그 깊이(d)는 3000Å ∼ 10000Å가 되도록 한다.At this time, the width w of the
이어서, 트렌치(24)의 저면에 모서리가 있을 경우 이에 따른 이온주입시의 프로파일의 불균일성 등을 방지하기 위해 모서리의 라운딩(Rounding)을 위한 열처리 공정을 추가로 실시한 다음, Subsequently, if there is an edge at the bottom of the
다음으로, 도 2c에 도시된 바와 같이 트렌치(24) 내에 P형 불순물이 도핑된 절연막 예컨대, BSG를 증착하여 매립한 다음, 열처리 공정을 통해 BSG의 P형 불순물을 트렌치(24) 주변의 반도체층(20) 일부 영역까지 확장된 전하유입차단영역(26)을 형성하는 바, 이는 트렌치(24) 형성에 따라 트렌치 식각에 따른 그 프로파일을 따라 반도체층(20)의 실리콘 격자 불연속에 의해 생성된 전하가 후속 포토다이오드의 n-영역으로 유입되어 암신호를 생성하는 것을 방지하기 위한 것으로, 트렌치(24) 저면 및 측벽의 반도체층(20)으로 100Å ∼ 1000Å의 깊이로 형성되도록 열처리 온도 등을 적절히 조절한다.Next, as shown in FIG. 2C, an insulating layer doped with P-type impurities, such as BSG, is buried in the
이어서, 반도체층(20) 표면이 노출될 때까지 전면식각 또는 화학기계적연마(Chemical Mechanical Polishing; 이하 CMP라 함)를 실시하여 STI 구조의 필드절연막(25)을 형성한다.Subsequently, surface etching or chemical mechanical polishing (hereinafter referred to as CMP) is performed until the surface of the
여기서, 전술한 열처리는 600℃ ∼ 1000℃의 온도 하에서 1초 ∼ 60분 동안 실시하는 것이 바람직하다.Here, the above heat treatment is preferably carried out for 1 second to 60 minutes at a temperature of 600 ℃ to 1000 ℃.
다음으로 도 2d에 도시된 바와 같이, 단위 화소 내 4개의 NMOS 트랜지스터의 게이트전극을 형성하기 위해 폴리실리콘막과 텅스텐 실리사이드막을 연속적으로 도포하고 포토레지스트(도시하지 않음)을 도포한 후 게이트전극 형성 용 마스크를 사용하여 노광 및 현상을 실시한다. 이때, 이후 형성되는 게이트전극의 한쪽 면에서의 저전압 베리드 포토다이오드의 도핑 프로파일(Doping profile)이 전하 운송 효율(Charge Transfer Efficience)을 결정하게 되므로 게이트전극의 두께를 충분히 두껍게 하여 저전압 베리드 포토 다이오드를 형성하기 위한 고에너지 N-type 이온주입과 저에너지 P-type 이온주입을 게이트전극의 한쪽면에서 자기 정렬(Self Alignment)할 수 있도록 한다.(Thick Polycide 공정) Next, as shown in FIG. 2D, to form the gate electrodes of the four NMOS transistors in the unit pixel, a polysilicon film and a tungsten silicide film are successively coated, and a photoresist (not shown) is used to form the gate electrode. Exposure and development are performed using a mask. At this time, since the doping profile of the low voltage buried photodiode on one side of the gate electrode formed later determines the charge transfer efficiency, the thickness of the gate electrode is made thick enough so that the low voltage buried photodiode High-energy N-type ion implantation and low-energy P-type ion implantation to form a self-alignment can be performed on one side of the gate electrode (Thick Polycide process).
만일 게이트전극의 두께를 충분히 두껍게 하지 않으면 고에너지 N-type 이온주입시 도판트인 인(P31)이 게이트전극을 뚫고 들어가 고에너지 P-type 이온주입과 저에너지 P-type 이온주입을 게이트전극의 한쪽면에서 자기 정렬(self Alignment)할 수 없게 되어 전하 운송 효율(Charge Transfer Efficience)이 저하된다. If the thickness of the gate electrode is not thick enough, dopant phosphorus (P31) penetrates through the gate electrode during high-energy N-type ion implantation. Self alignment is not possible at, resulting in low charge transfer efficiency.
이어서, 건식식각을 통해 게이트절연막(27)과 게이트전극용 전도막(28) 및 스페이서(30)로 이루어진 게이트전극 예컨대, 트랜스퍼 게이트(Tx)를 형성한 다음, 게이트전극과 필드절연막(26) 사이에 P0영역(29)과 n-영역(31)으로 이루어진 포토다이오드(PD)를 형성한 다음, 고농도 n+영역인 센싱확산영역(FD)을 형성한다.
Subsequently, a gate electrode, for example, a transfer gate Tx, formed of the
전술한 본 발명은, STI 구조의 필드절연막 형성시, 그 트렌치 측벽 및 하부를 따라 P형의 전하유입차단영역을 형성함으로써, 포토다이오드의 N형 불순물영역과의 계면의 P형 전하유입차단영역에 의한 접합 내부 전위를 형성시키게 되어 암신호를 발생시키는 전하의 포토다이오드로의 유입을 방지할 수 있음을 실시예를 통해 알아 보았다.
In the above-described invention, the P-type charge inflow blocking region is formed along the trench sidewalls and the lower portion of the field insulating film in the STI structure, thereby forming a P-type charge inflow blocking region at the interface with the N-type impurity region of the photodiode. By forming the internal potential of the junction by means of the embodiment that the charge to the photodiode of the charge generating a dark signal can be prevented through the embodiment.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
상술한 본 발명은, 필드절연막과 반도체층의 접촉 계면에서의 격자 결함에 의한 암전류 성분의 포토다이오드로의 유입을 방지함으로써, 궁극적으로 이미지센서의 성능을 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.The present invention described above can be expected to have an excellent effect of ultimately improving the performance of the image sensor by preventing the inflow of the dark current component into the photodiode due to the lattice defect at the contact interface between the field insulating film and the semiconductor layer.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010086524A KR100766675B1 (en) | 2001-12-28 | 2001-12-28 | A fabricating method of image sensor with decreased dark signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010086524A KR100766675B1 (en) | 2001-12-28 | 2001-12-28 | A fabricating method of image sensor with decreased dark signal |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030056324A KR20030056324A (en) | 2003-07-04 |
KR100766675B1 true KR100766675B1 (en) | 2007-10-15 |
Family
ID=32214526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010086524A KR100766675B1 (en) | 2001-12-28 | 2001-12-28 | A fabricating method of image sensor with decreased dark signal |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100766675B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100714484B1 (en) | 2005-08-12 | 2007-05-04 | 삼성전자주식회사 | Image sensor and method for fabricating the same |
KR100837271B1 (en) | 2006-08-10 | 2008-06-12 | 삼성전자주식회사 | Semiconductor device and method for forming the same |
JP2016134614A (en) * | 2015-01-22 | 2016-07-25 | ルネサスエレクトロニクス株式会社 | Method of manufacturing semiconductor device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980056192A (en) * | 1996-12-28 | 1998-09-25 | 김영환 | Device Separator Formation Method of Semiconductor Device |
KR19980077552A (en) * | 1997-04-21 | 1998-11-16 | 김영환 | Device Separation Method of Semiconductor Device |
JPH11251569A (en) * | 1998-01-08 | 1999-09-17 | Internatl Business Mach Corp <Ibm> | Method of designing cell of soi active pixel having grounded body contact |
KR20000003470A (en) * | 1998-06-29 | 2000-01-15 | 김영환 | Image sensor having cylinder typed pinned photodiode |
JP2000164849A (en) * | 1998-11-30 | 2000-06-16 | Nec Corp | Photoelectric transfer device, solid-state image pickup device using the same and manufacture of the same |
KR20010012906A (en) * | 1997-05-23 | 2001-02-26 | 에를링 블로메 | Integrated circuit, components thereof and manufacturing method |
-
2001
- 2001-12-28 KR KR1020010086524A patent/KR100766675B1/en not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980056192A (en) * | 1996-12-28 | 1998-09-25 | 김영환 | Device Separator Formation Method of Semiconductor Device |
KR19980077552A (en) * | 1997-04-21 | 1998-11-16 | 김영환 | Device Separation Method of Semiconductor Device |
KR20010012906A (en) * | 1997-05-23 | 2001-02-26 | 에를링 블로메 | Integrated circuit, components thereof and manufacturing method |
JPH11251569A (en) * | 1998-01-08 | 1999-09-17 | Internatl Business Mach Corp <Ibm> | Method of designing cell of soi active pixel having grounded body contact |
KR20000003470A (en) * | 1998-06-29 | 2000-01-15 | 김영환 | Image sensor having cylinder typed pinned photodiode |
JP2000164849A (en) * | 1998-11-30 | 2000-06-16 | Nec Corp | Photoelectric transfer device, solid-state image pickup device using the same and manufacture of the same |
Also Published As
Publication number | Publication date |
---|---|
KR20030056324A (en) | 2003-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100562667B1 (en) | Image sensor and method for fabricating the same | |
US8828775B2 (en) | Image sensor and method for fabricating same | |
KR100562668B1 (en) | A fabricating method of image sensor with decreased dark signal | |
JP2921567B1 (en) | Solid-state imaging device and method of manufacturing the same | |
US20050158897A1 (en) | Image sensor device and method of fabricating the same | |
KR100766675B1 (en) | A fabricating method of image sensor with decreased dark signal | |
KR100748324B1 (en) | fabricating method Image sensor | |
KR100776151B1 (en) | A fabricating method of image sensor with improved high intergation | |
KR100748323B1 (en) | A fabricating method of image sensor | |
KR100790210B1 (en) | Image sensor and fabricating method of thesame | |
KR100790208B1 (en) | Fabricating method of Image sensor | |
KR100535911B1 (en) | CMOS image sensor and its fabricating method | |
KR100790287B1 (en) | Fabricating method of Image sensor | |
KR100838466B1 (en) | A fabricating method of image sensor with improved high intergation | |
KR100468611B1 (en) | A fabricating method of image sensor with decreased dark signal | |
KR100841208B1 (en) | A fabricating method of image sensor with decreased dark signal | |
KR20040008683A (en) | A fabricating method of image sensor with decreased dark signal | |
KR100535920B1 (en) | Method for fabricating CMOS Image sensor | |
KR100700266B1 (en) | Fabricating method for Image sensor | |
KR100730470B1 (en) | Method for manufacturing image sensor | |
KR100790286B1 (en) | Fabricating method of image sensor | |
KR100748317B1 (en) | Method for fabricating image sensor | |
KR100644523B1 (en) | Method for fabricating image sensor with decreased dark signal | |
KR100883021B1 (en) | A fabricating method of image sensor with decreased dark signal | |
KR100749254B1 (en) | Fabricating method of image sensor with improved charge transfer efficiency |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20110929 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |