KR100728471B1 - Charge coupled device having potential gradient and method for fabricating the same - Google Patents

Charge coupled device having potential gradient and method for fabricating the same Download PDF

Info

Publication number
KR100728471B1
KR100728471B1 KR1020010023576A KR20010023576A KR100728471B1 KR 100728471 B1 KR100728471 B1 KR 100728471B1 KR 1020010023576 A KR1020010023576 A KR 1020010023576A KR 20010023576 A KR20010023576 A KR 20010023576A KR 100728471 B1 KR100728471 B1 KR 100728471B1
Authority
KR
South Korea
Prior art keywords
charge
charge transfer
transfer region
semiconductor substrate
conductivity type
Prior art date
Application number
KR1020010023576A
Other languages
Korean (ko)
Other versions
KR20020084394A (en
Inventor
김현병
장공삼
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020010023576A priority Critical patent/KR100728471B1/en
Publication of KR20020084394A publication Critical patent/KR20020084394A/en
Application granted granted Critical
Publication of KR100728471B1 publication Critical patent/KR100728471B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76833—Buried channel CCD

Abstract

본 발명은 전하전송효율을 향상시키고 그에 따라 VCCD의 전하집전량 및 VOFD 마진을 증가시킬 수 있는 전하결합소자 및 그 제조 방법에 관한 것으로, 화소수만큼 매트릭스 형태로 복수개 배열되어 광 신호를 전기적인 신호로 변환하여 영상신호전하를 생성하는 포토다이오드, 상기 포토다이오드의 각 행 사이에 형성되어 상기 포토다이오드에서 생성된 영상신호전하를 수직방향으로 전송하는 수직전하전송영역 및 상기 수직전하전송영역 일단부에 형성되어 상기 수직전하전송영역에서 전송된 영상신호전하를 수평방향으로 전송하는 수평전하전송영역을 포함하고, 상기 수직전하전송 영역은 제1 도전형의 반도체 기판 내에 형성된 제2 도전형의 웰 및 상기 반도체 기판 표면에 형성되며 그 중심부가 양단부 보다 전위가 높은 매몰전하전송영역을 포함하는 전하결합소자 및 그 제조 방법을 제공한다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a charge coupling device capable of improving charge transfer efficiency and thus increasing charge collection amount and VOFD margin of a VCCD, and a method of manufacturing the same. A photodiode that is formed between each row of the photodiode to convert an image signal charge into a vertical charge transfer region for transferring the image signal charge generated by the photodiode in a vertical direction, and at one end of the vertical charge transfer region And a horizontal charge transfer region formed to transfer the image signal charges transmitted from the vertical charge transfer region in a horizontal direction, wherein the vertical charge transfer region includes a second conductivity type well formed in a semiconductor substrate of a first conductivity type, and The buried charge transfer region is formed on the surface of the semiconductor substrate and its center portion has a higher potential than both ends thereof. It provides a charge-coupled device and a method of manufacturing the same.

CCD, BCCD, 전위, 전하전송효율, 네이티브 CCD, BCCD, potential, charge transfer efficiency, native

Description

전위 구배를 갖는 매몰 씨씨디를 구비하는 전하결합소자 및 그 제조 방법{Charge coupled device having potential gradient and method for fabricating the same} Charge coupled device having a buried CD having a potential gradient and a method of manufacturing the same {Charge coupled device having potential gradient and method for fabricating the same}             

도 1은 종래 전하결합소자의 구성을 보이는 개략도,1 is a schematic view showing the configuration of a conventional charge coupling device;

도 2는 종래 전하결합소자의 VCCD 구성을 보이는 평면도,2 is a plan view showing a VCCD configuration of a conventional charge coupling device;

도 3a 내지 도 3c는 도 2의 A-B 선을 따른 공정 단면도,3A to 3C are cross-sectional views along a line A-B in FIG. 2,

도 4는 본 발명의 실시예에 따른 전하결합소자의 VCCD 구성을 보이는 평면도,4 is a plan view showing a VCCD configuration of a charge coupling device according to an embodiment of the present invention;

도 5a 내지 도 5c는 도 4의 A-B 선을 따른 공정 단면도.
5A-5C are cross-sectional views taken along line AB of FIG. 4.

*도면의 주요부분에 대한 도면 부호의 설명** Description of reference numerals for the main parts of the drawings *

41A, 41B: p웰 42: BCCD41A, 41B: pwell 42: BCCD

43: 게이트 절연막 44, 46: 게이트43: gate insulating film 44, 46: gate

45: 산화막
45: oxide film

본 발명은 전하결합소자(charge coupled device, CCD) 제조 분야에 관한 것으로, 특히 전위 구배를 갖는 매몰 씨씨디를 구비하는 전하결합소자 및 그 제조 방법에 관한 것이다. 종래 전하결합소자의 구성은 도 1과 같이 광신호를 전기적인 신호로 변환하여 영상신호전하를 생성하는 포토다이오드(PD)가 화소수만큼 매트릭스(Matrix) 형태로 복수개 배열되고, 상기 포토다이오드(PD)에서 생성된 영상신호전하를 수직방향으로 전송하기 위해 상기 포토다이오드(PD)각 행 사이에 수직전하전송영역(Vertical Charge Coupled Device, VCCD)이 형성되고, 상기 수직전하전송영역(VCCD)에서 전송된 영상신호전하를 수평방향으로 전송하기 위한 수평전하전송영역(Horizontal Charge Coupled Device, HCCD)이 각 수직전하전송영역(VCCD) 끝단쪽에 형성되고, 수평전하전송영역(HCCD) 끝단에는 전송된 영상신호전하를 센싱하여 전기적 신호로 외부에 출력하는 센싱앰프(Sensing Amp)가 형성된 구조를 갖는다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the field of charge coupled device (CCD) manufacturing, and more particularly, to a charge coupled device having a buried CD having a potential gradient and a method of manufacturing the same. In the conventional charge coupling device, as shown in FIG. 1, a plurality of photodiodes PD for converting an optical signal into an electrical signal to generate an image signal charge are arranged in the form of a matrix in the form of a matrix, and the photodiode PD In order to transfer the image signal charge generated in the vertical direction, a vertical charge transfer device (VCCD) is formed between each row of the photodiodes (PD), and is transferred in the vertical charge transfer area (VCCD). A horizontal charge transfer device (HCCD) is formed at the end of each vertical charge transfer area (VCCD) for transmitting the transferred video signal charges in the horizontal direction, and the transmitted video signal at the end of the horizontal charge transfer area (HCCD). It has a structure in which a sensing amplifier for sensing an electric charge and outputting the electrical signal to the outside.

도 2는 VCCD의 구조를 평면도로서, 반도체 기판 내에 형성되는 p웰(21) 상기 p웰 내(21)의 상기 반도체 기판 표면에 형성되는 매몰 CCD 즉, BCCD(buried CCD, 22) 및 제1 게이트 (24) 및 제2 게이트(26)를 보이고 있다. 이하, 도 2의 A-B선을 따른 단면도인 도 3a 내지 도 3c를 참조하여 종래 CCD 소자 제조 방법을 상세하게 설명한다.FIG. 2 is a plan view of a structure of a VCCD, in which a p well 21 formed in a semiconductor substrate, a buried CCD formed on a surface of the semiconductor substrate in the p well 21, that is, a BCCD (buried CCD) 22 and a first gate 24 and the second gate 26 are shown. Hereinafter, a conventional method of manufacturing a CCD device will be described in detail with reference to FIGS. 3A to 3C, which are cross-sectional views along the A-B line of FIG. 2.

먼저 도 3a에 도시한 바와 같이, n형의 반도체 기판(20) 내에 이온을 주입하 여 p웰(21)을 형성하고, p웰 내(21)의 반도체 기판(20) 표면에 이온을 주입하여 BCCD(22)를 형성한다.First, as shown in FIG. 3A, ions are implanted into an n-type semiconductor substrate 20 to form a p well 21, and ions are implanted into a surface of the semiconductor substrate 20 in the p well 21. BCCD 22 is formed.

다음으로 도 3b에 보이는 바와 같이, 반도체 기판 상에 ONO(oxide-nitride-oxide)막을 증착하여 게이트 절연막(23)을 형성한다.Next, as shown in FIG. 3B, a gate insulating film 23 is formed by depositing an oxide-nitride-oxide (ONO) film on the semiconductor substrate.

이어서 도 3c에 도시한 바와 같이, 폴리실리콘막을 증착하고 패터닝하여 제1 게이트(24) 및 제2 게이트(25)를 형성하고, 산화공정을 실시하여 상기 제1 게이트(24) 및 제2 게이트(25) 표면에 산화막(26)을 형성한다. 이후, 차광막과의 격리를 위한 절연막 증착, 차광막 형성 등의 공정 등을 진행한다.Subsequently, as illustrated in FIG. 3C, a polysilicon film is deposited and patterned to form the first gate 24 and the second gate 25, and an oxidation process is performed to perform the first gate 24 and the second gate ( 25) An oxide film 26 is formed on the surface. Thereafter, a process of depositing an insulating film for isolation from the light shielding film, and forming a light shielding film is performed.

CCD에는 OFD(Over Flow Drain)가 수직방향으로 설계되어 있기 때문에 외부로부터 OFD 단자에 직류 바이어스(DC Bias)를 인가하여 기판쪽의 전위장벽(Potential Barrier)의 높이를 결정하고 이것으로 CCD의 포화전하(Saturation Charge)량을 결정하는데, 이 때의 기판 바이어스(Substrate Bias)를 VOFD(Vertical Overflow Drain)바이어스라고 한다. CCD 소자를 정확하게 동작시키기 위한 적정한 기판 바이어스를 측정하려면 먼저 소자의 포화수준(Saturation Level)의 측정을 한 후에 표준광학조건의 수백배에 해당하는 강한 빛을 조사하여 주는 동시에 기판 바이어스를 조정하면서 그 때의 출력신호(Output Signal)가 앞서 측정하였던 포화수준에 도달할 때까지 이 과정을 계속 반복하여야 한다.Since the Overflow Drain (OFD) is designed in the vertical direction of the CCD, a DC bias is applied to the OFD terminal from the outside to determine the height of the potential barrier on the substrate side, and thereby the saturated charge of the CCD. The amount of saturation charge is determined, and the substrate bias at this time is called VOFD (Vertical Overflow Drain) bias. To measure the proper substrate bias for accurate operation of the CCD device, first measure the saturation level of the device, and then irradiate a strong light corresponding to several hundred times the standard optical conditions and adjust the substrate bias while This process must be repeated until the output signal of S1 reaches the saturation level measured previously.

전술한 종래 CCD 구조에서는 p웰(21) 내의 반도체 기판 표면에 BCCD(22)가 형성되어 BCCD(22)의 중심부와 가장자리의 전위가 동일하기 때문에 전하전송효율(charge transfer efficiency, CTE)이 저하되고, 그에 따라 VCCD의 전 하집전량이 감소되며 VOFD 마진을 확보하기 어려운 단점이 있다.
In the above-described conventional CCD structure, the BCCD 22 is formed on the surface of the semiconductor substrate in the p well 21, and the charge transfer efficiency (CTE) is lowered because the potentials of the center and the edge of the BCCD 22 are the same. As a result, the amount of charge on the VCCD is reduced and it is difficult to secure VOFD margin.

상기와 같은 문제점을 해결하기 위한 본 발명은 전하전송효율을 향상시키고, 그에 따라 VCCD의 전하집전량 및 VOFD 마진을 증가시킬 수 있는 전하결합소자 및 그 제조 방법을 제공하는데 목적이 있다.
The present invention for solving the above problems is an object of the present invention to improve the charge transfer efficiency, and thereby to provide a charge coupled device and a method of manufacturing the same, which can increase the charge collection amount and VOFD margin of VCCD.

상기와 같은 목적을 달성하기 위한 본 발명은 화소수만큼 매트릭스 형태로 복수개 배열되어 광신호를 전기적인 신호로 변환하여 영상신호전하를 생성하는 포토다이오드; 상기 포토다이오드의 각 행 사이에 형성되어, 상기 포토다이오드에서 생성된 영상신호전하를 수직방향으로 전송하는 수직전하전송영역; 및 상기 수직전하전송영역 일단부에 형성되어 상기 수직전하전송영역에서 전송된 영상신호전하를 수평방향으로 전송하는 수평전하전송영역을 포함하고, 상기 수직전하전송 영역은 제1 도전형의 반도체 기판 내에 형성된 제2 도전형의 웰; 및 상기 반도체 기판 표면에 형성되며 그 중심부가 양단부보다 전위가 높은 매몰전하전송영역을 포함하는 전하결합소자를 제공한다.The present invention for achieving the above object is a plurality of photodiodes arranged in a matrix form by the number of pixels to convert the optical signal into an electrical signal to generate a video signal charge; A vertical charge transfer region formed between each row of the photodiodes to transfer the image signal charges generated in the photodiode in a vertical direction; And a horizontal charge transfer region formed at one end of the vertical charge transfer region to transfer the image signal charges transmitted from the vertical charge transfer region in a horizontal direction, wherein the vertical charge transfer region is in a semiconductor substrate of a first conductivity type. A second conductivity type well formed; And a buried charge transfer region formed on a surface of the semiconductor substrate and having a central portion thereof having a higher potential than both ends thereof.

또한 상기 목적을 달성하기 위한 본 발명은, 화소수만큼 매트릭스 형태로 복수개 배열되어 광신호를 전기적인 신호로 변환하여 영상신호전하를 생성하는 포토다이오드; 상기 포토다이오드의 각 행 사이에 형성되어, 상기 포토다이오드에서 생 성된 영상신호전하를 수직방향으로 전송하는 수직전하전송영역; 및 상기 수직전하전송영역 일단부에 형성되어 상기 수직전하전송영역에서 전송된 영상신호전하를 수평방향으로 전송하는 수평전하전송영역을 포함하고, 상기 수직전하전송 영역은 제1 도전형의 반도체 기판 내에 이격되어 형성된 제2 도전형의 제1 웰 및 제2 웰; 및 그 양단부가 각각 상기 제1 웰 및 제2 웰과 중첩되고 그 중심부가 상기 제1 웰 및 제2 웰 사이의 상기 반도체 기판과 중첩되는 매몰전하전송영역을 포함하는 전하결합소자를 제공한다.In addition, the present invention for achieving the above object is a plurality of photodiodes arranged in a matrix form by the number of pixels to convert the optical signal into an electrical signal to generate a video signal charge; A vertical charge transfer region formed between each row of the photodiodes to transfer the image signal charges generated in the photodiode in a vertical direction; And a horizontal charge transfer region formed at one end of the vertical charge transfer region to transfer the image signal charges transmitted from the vertical charge transfer region in a horizontal direction, wherein the vertical charge transfer region is in a semiconductor substrate of a first conductivity type. First and second wells of a second conductivity type formed spaced apart; And a buried charge transfer region in which both ends thereof overlap the first well and the second well, and a central portion thereof overlaps the semiconductor substrate between the first well and the second well.

또한 상기 목적을 달성하기 위한 본 발명은 제1 도전형의 반도체 기판 내에 이온을 주입하여 서로 이격된 제2 도전형의 제1 웰 및 제2 웰을 형성하는 단계; 및 상기 반도체 기판 표면에 이온을 주입하여 그 양단부가 각각 상기 제1 웰 및 제2 웰과 중첩되고 그 중심부가 상기 제1 웰 및 제2 웰 사이의 상기 반도체 기판과 중첩되는 매몰전하결합영역을 형성하는 단계를 포함하는 전하결합소자 제조 방법을 제공한다.In addition, the present invention for achieving the above object is a step of forming a first well and the second well of the second conductivity type spaced apart from each other by implanting ions into the semiconductor substrate of the first conductivity type; And implanting ions into a surface of the semiconductor substrate to form a buried charge-coupled region in which both ends thereof overlap the first and second wells, and a central portion thereof overlaps the semiconductor substrate between the first and second wells. It provides a method for manufacturing a charge coupling device comprising the step of.

본 발명에 따른 CCD 제조 방법은, VCCD 영역의 p웰 형성을 위한 이온주입 공정시 p웰의 중심부에 이온이 주입되지 않도록 하여 네이티브(native) 영역을 형성함으로써 이후 BCCD 형성을 위한 이온주입 공정시 BCCD 영역의 중심부와 가장자리부에 전위차를 발생하도록하여 전하전성효율을 향상시키고 VCCD의 전체적인 전하축전량 및 VOFD 마진을 증가시키는데 그 특징이 있다.In the CCD manufacturing method according to the present invention, in the ion implantation process for forming the p well of the VCCD region, the native region is formed by preventing ions from being implanted in the center of the p well, and then BCCD during the ion implantation process for forming the BCCD. The potential difference is generated at the center and the edge of the region to improve the charge conductivity efficiency and increase the overall charge storage capacity and VOFD margin of the VCCD.

도 4는 본 발명의 실시예에 따른 CCD의 VCC의 구조를 보이는 평면도로서, n형 반도체 기판 내에 이격되어 형성된 제1 p웰(41A) 및 제2 p웰(41B), 그 양단부가 각각 상기 제1 p웰(41A) 및 제2 p웰(41B)과 중첩되고 그 중심부가 상기 제1 p웰(41A) 및 제2 p웰(41B) 사이의 상기 n형 반도체 기판과 중첩되는 매몰 CCD 즉, BCCD(42) 및 제1 게이트 (44) 및 제2 게이트(46)를 보이고 있다. 이하, 도 4의 A-B선을 따른 단면도인 도 5a 내지 도 5c를 참조하여 본 발명의 실시예에 따른 CCD 소자 제조 방법을 상세하게 설명한다.4 is a plan view showing a structure of a VCC of a CCD according to an exemplary embodiment of the present invention, in which a first p well 41A and a second p well 41B are spaced apart from each other in an n-type semiconductor substrate, and both ends thereof are respectively formed. An embedded CCD that overlaps the 1 p well 41A and the second p well 41B and the central portion thereof overlaps the n-type semiconductor substrate between the first p well 41A and the second p well 41B, that is, BCCD 42 and first gate 44 and second gate 46 are shown. Hereinafter, a method of manufacturing a CCD device according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 5A to 5C, which are cross-sectional views along the A-B line of FIG. 4.

먼저 도 5a에 도시한 바와 같이, n형의 반도체 기판(20) 내에 이온을 주입하여 p웰을 형성하면서 그 중심부에 이온이 주입되지 않도록 하여 네이티브 영역(N)을 사이에 두고 이격된 제1 p웰(41A) 및 제2 p웰(41B)을 형성하고, 상기 반도체 기판(40) 표면에 이온을 주입하여 그 양단부가 각각 상기 제1 p웰(41A) 및 제2 p웰(41B)과 중첩되고 그 중심부가 상기 제1 p웰(41A) 및 제2 p웰(41B) 사이의 상기 n형 반도체 기판과 중첩되는 BCCD(42)를 형성한다. 상기 네이티브 영역(N)은 BCCD(42) 중심부의 전위를 증가시켜 전하전송시 중심부로 전하가 모여들게 함으로써 전하전송효율을 증가시킨다.First, as shown in FIG. 5A, the first ps are spaced apart from each other with a native region N interposed therebetween by implanting ions into the n-type semiconductor substrate 20 to form p wells and preventing ions from being implanted in the center thereof. A well 41A and a second p well 41B are formed, and ions are implanted into the surface of the semiconductor substrate 40 so that both ends thereof overlap the first p well 41A and the second p well 41B, respectively. And the center thereof forms a BCCD 42 overlapping the n-type semiconductor substrate between the first p well 41A and the second p well 41B. The native region N increases the potential at the center of the BCCD 42 to increase charge transfer efficiency by collecting charges at the center during charge transfer.

다음으로 도 5b에 보이는 바와 같이, 반도체 기판(40) 상에 ONO(oxide-nitride-oxide)막을 증착하여 게이트 절연막(43)을 형성한다.Next, as shown in FIG. 5B, a gate insulating film 43 is formed by depositing an oxide-nitride-oxide (ONO) film on the semiconductor substrate 40.

이어서 도 5c에 도시한 바와 같이, 폴리실리콘막을 증착하고 패터닝하여 제1 게이트(44) 및 제2 게이트(45)를 형성하고, 산화공정을 실시하여 상기 제1 게이트(44) 및 제2 게이트(45) 표면에 산화막(46)을 형성한다.Subsequently, as illustrated in FIG. 5C, a polysilicon film is deposited and patterned to form a first gate 44 and a second gate 45, and an oxidation process is performed to perform the first gate 44 and the second gate ( 45) An oxide film 46 is formed on the surface.

이후, 차광막과의 격리를 위한 절연막 증착, 차광막 형성 등의 공정 등을 진행한다. Thereafter, a process of depositing an insulating film for isolation from the light shielding film, and forming a light shielding film is performed.                     

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

상기와 같이 이루어지는 본 발명은 BCCD 중심부의 전위를 상대적으로 높게 형성함으로써 전하전송 효율을 향상시키고, 그에 따라 VCCD의 전체적인 전하축전량 및 VOFD 마진을 증가시킬 수 있다.The present invention made as described above can improve the charge transfer efficiency by forming a relatively high potential at the center of the BCCD, thereby increasing the overall charge storage capacity and VOFD margin of the VCCD.

Claims (5)

삭제delete 화소수만큼 매트릭스 형태로 복수개 배열되어 광신호를 전기적인 신호로 변환하여 영상신호전하를 생성하는 포토다이오드;A photodiode arranged in a matrix form by the number of pixels and converting an optical signal into an electrical signal to generate an image signal charge; 상기 포토다이오드의 각 행 사이에 형성되어, 상기 포토다이오드에서 생성된 영상신호전하를 수직방향으로 전송하는 수직전하전송영역; 및A vertical charge transfer region formed between each row of the photodiodes to transfer the image signal charges generated in the photodiode in a vertical direction; And 상기 수직전하전송영역 일단부에 형성되어 상기 수직전하전송영역에서 전송된 영상신호전하를 수평방향으로 전송하는 수평전하전송영역을 A horizontal charge transfer region formed at one end of the vertical charge transfer region to transfer the image signal charges transmitted from the vertical charge transfer region in a horizontal direction; 포함하고,Including, 상기 수직전하전송 영역은The vertical charge transfer region is 제1 도전형의 반도체 기판 내에 이격되어 형성된 제2 도전형의 제1 웰 및 제2 웰; 및First and second wells of a second conductivity type formed spaced apart from each other in the first conductivity type semiconductor substrate; And 그 양단부가 각각 상기 제1 웰 및 제2 웰과 중첩되고 그 중심부가 상기 제1 웰 및 제2 웰 사이의 상기 반도체 기판과 중첩되는 매몰전하전송영역A buried charge transfer region in which both ends thereof overlap the first and second wells, and a central portion thereof overlaps the semiconductor substrate between the first and second wells. 을 포함하는 전하결합소자.Charge coupled device comprising a. 제 2 항에 있어서,The method of claim 2, 상기 제1 도전형은 n형이고,The first conductivity type is n type, 상기 제2 도전형은 p형인 것을 특징으로 하는 전하결합소자.The second conductivity type charge coupling device, characterized in that the p-type. 상기 제2 항의 전하결합소자를 제조하는 방법에 있어서,In the method of manufacturing the charge coupling device of claim 2, 제1 도전형의 반도체 기판 내에 이온을 주입하여 서로 이격된 제2 도전형의 제1 웰 및 제2 웰을 형성하는 단계; 및Implanting ions into the semiconductor substrate of the first conductivity type to form a first well and a second well of a second conductivity type spaced apart from each other; And 상기 반도체 기판 표면에 이온을 주입하여 그 양단부가 각각 상기 제1 웰 및 제2 웰과 중첩되고 그 중심부가 상기 제1 웰 및 제2 웰 사이의 상기 반도체 기판과 중첩되는 매몰전하결합영역을 형성하는 단계Implanting ions into the surface of the semiconductor substrate to form a buried charge coupling region in which both ends thereof overlap the first and second wells, and a central portion thereof overlaps the semiconductor substrate between the first well and the second well; step 를 포함하는 전하결합소자 제조 방법.Charge coupling device manufacturing method comprising a. 제 4 항에 있어서,The method of claim 4, wherein 상기 제1 도전형은 n형이고,The first conductivity type is n type, 상기 제2 도전형은 p형인 것을 특징으로 하는 전하결합소자 제조 방법.The second conductive type is a p-type manufacturing method, characterized in that the p-type.
KR1020010023576A 2001-04-30 2001-04-30 Charge coupled device having potential gradient and method for fabricating the same KR100728471B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010023576A KR100728471B1 (en) 2001-04-30 2001-04-30 Charge coupled device having potential gradient and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010023576A KR100728471B1 (en) 2001-04-30 2001-04-30 Charge coupled device having potential gradient and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20020084394A KR20020084394A (en) 2002-11-07
KR100728471B1 true KR100728471B1 (en) 2007-06-13

Family

ID=27703215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010023576A KR100728471B1 (en) 2001-04-30 2001-04-30 Charge coupled device having potential gradient and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR100728471B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920013739A (en) * 1990-12-12 1992-07-29 오가 노리오 CCD solid state imaging device
KR930015026A (en) * 1991-12-23 1993-07-23 문정환 CCD imaging device and manufacturing method
KR19990000338A (en) * 1997-06-04 1999-01-15 문정환 Manufacturing method of CCD image device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920013739A (en) * 1990-12-12 1992-07-29 오가 노리오 CCD solid state imaging device
KR930015026A (en) * 1991-12-23 1993-07-23 문정환 CCD imaging device and manufacturing method
KR19990000338A (en) * 1997-06-04 1999-01-15 문정환 Manufacturing method of CCD image device

Also Published As

Publication number Publication date
KR20020084394A (en) 2002-11-07

Similar Documents

Publication Publication Date Title
US7402450B2 (en) Solid-state image pickup device
US4984047A (en) Solid-state image sensor
EP1028470B1 (en) Solid-state image-sensing device and method for producing the same
US8436406B2 (en) Solid-state image sensing device and camera system using the same
US7939859B2 (en) Solid state imaging device and method for manufacturing the same
US5051798A (en) Solid state image sensing device having an overflow drain structure
JPH1070263A (en) Solid state image sensor
US4173064A (en) Split gate electrode, self-aligned antiblooming structure and method of making same
KR100728471B1 (en) Charge coupled device having potential gradient and method for fabricating the same
KR100282424B1 (en) Method for manufacturing horizontal charge coupled device the same
KR100899546B1 (en) Charged Coupled Device and method for manufacturing thereof
KR100269636B1 (en) Solid state image pick-up device
KR0155783B1 (en) Charge coupled device and the fabrication thereof
KR0140634B1 (en) The fabrication method of solid state image sensing device
US6043523A (en) Charge coupled device and method of fabricating the same
KR100724144B1 (en) method for fabricating Charge Coupled Device
KR100301799B1 (en) Method for fabricating ccd
KR100290883B1 (en) Method for manufacturing of solide state image sensor
JP4867309B2 (en) Solid-state imaging device, manufacturing method thereof, and camera
KR100459209B1 (en) Solid state image sensor and method for fabricating the same
JP3156779B2 (en) Charge transfer device and method of manufacturing the same
KR20000034227A (en) Method for manufacturing solid camera device
JP2002373980A (en) Solid state imaging device and its manufacturing method
KR100624341B1 (en) solid state image pickup device
KR100268881B1 (en) Method of fabricating solid state image sensor

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110530

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee