KR0137901B1 - Mos트랜지스터 반도체 장치 및 그의 제조방법 - Google Patents
Mos트랜지스터 반도체 장치 및 그의 제조방법Info
- Publication number
- KR0137901B1 KR0137901B1 KR1019940002183A KR19940002183A KR0137901B1 KR 0137901 B1 KR0137901 B1 KR 0137901B1 KR 1019940002183 A KR1019940002183 A KR 1019940002183A KR 19940002183 A KR19940002183 A KR 19940002183A KR 0137901 B1 KR0137901 B1 KR 0137901B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- forming
- insulating layer
- amorphous silicon
- gate insulating
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 53
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 29
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052796 boron Inorganic materials 0.000 claims abstract description 18
- 238000010438 heat treatment Methods 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 229920005591 polysilicon Polymers 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000010409 thin film Substances 0.000 claims abstract description 6
- 239000007789 gas Substances 0.000 claims abstract description 5
- 238000004519 manufacturing process Methods 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 4
- -1 nitrogen ions Chemical class 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 230000035515 penetration Effects 0.000 abstract description 7
- 239000010408 film Substances 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910000906 Bronze Inorganic materials 0.000 description 2
- 235000014653 Carica parviflora Nutrition 0.000 description 2
- 241000243321 Cnidaria Species 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000010974 bronze Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
P+게이트를 갖는 PMOS트랜지스터의 보론침투를 효과적으로 방지하도록 게이트 절연층과 게이트 전극간에 질소가 포함된 비정질실리콘층을 개재한 MOS트랜지스터의 형성은 반도체 기판상에 게이트 절연층을 형성하는 단계와, 상기 게이트 절연층상에 박막의 비정질 실리콘층을 형성하고, 질소를 갖는 가스분위기에서 열처리하는 단계와 게이트를 형성하기 위한 폴리실리콘층을 형성하고 불순물을 도핑시키는 단계를 포함하며, 상기 공정에서 반도체 기판상에 게이트 절연층을 형성하는 단계후에 상기 게이트 절연층상에 박막의 비정질 실리콘층을 형성하고 질소이온 비정질 실리콘층에 주입하는 단계로 열처리를 대신하는 공정이 또한 제공된다.본 장치는 반도체 기판상에 형성된 게이트절연층과, 게이트 절연층위에 패턴 형성된 불순물원소를 포함하는 게이트전극과, 게이트 절연층 및 상기 게이트전극간에 형성된 박막의 질소를 함유하는 비정질실리콘층과 게이트를 중심으로 기판영역내에 형성된 드레인, 소오스영역을 구성되는 것을 특징으로 한다.
Description
첨부된 도면은 열처리온도에 따른 문턱전압의 변동 및 보론의 침투량을 종래와 본 발명에 대해 비교한 그래프이다.
본 발명은 MOS트랜지스터 반도체 장치 및 그의 제조방법에 관한 것으로, 특히P+게이트를 갖는 PMOS트랜지스터의 게이트 산화막을 통한 보론침투를 효과적으로 방지하도록 게이트 절연층과 게이트전극간에 질소가 포함된 비정질실리콘층을 개재한 MOS트랜지스터 반도체 장치 및 그 제조방법을 제공하는 것이다.
섭-마이크론급 이하의 크기로 제조되는 CMOS반도체 장치에 있어서, P채널 MOS트랜지스터의 게이트를 N+로 한 경우 매립 채널(buried channel)소자로서 단채널 특성이 악화되는 경향이 있다. 그래서 P+게이트 PMOS트랜지터를 이용한 표면 채널소자가 필수적으로 사용된다.
그러나 보론을 함유하는 P+ 게이트 PMOS 트랜지스터의 경우에 보론이 얇은 게이트 산화막을 뚫고 침투하여 소자의 문턱전압을 불안하게 하기 때문에 심각한 문제점으로 대두된다.
이러한 문제를 해결하기 위한 대안으로 최근에 제시된 제안의 따르면 질소가 도핑된 실리콘층을 P+게이트층 게이트 산화막 사이에 개재시켜 질소에 의한 보론침투를 효과적으로 방지하는 것이 제공되고 있다. 즉, 질소가 도핑된 실리콘층을 Si2H6-NH3가스 분위기가 510℃ 의 온도에서 LPCVD공정으로 진행하여 약 50Å 정도의 얇은 층을 형성한후 동일 LPCVD 반응 챔버안에서 보론이 도핑된 실리콘을 그 위에 증차하여 형성한다. 따라서, 후속되는 공정에서, 보론이 게이트 산화막을 통한 침투가 해결된다고 하고 있다.
그러나, Si2H6와 NH3를 이용하여 510℃ 의 온도에서 LPCVD 공정으로 진행하여 질소가 도핑된 층을 형성한다는 공정은 일반적인 공정이 아니면 공정의 안정성, 신뢰성, 균일성 등을 보증할 수 없는 문제가 따르는 공정으로서 보론침투의 해결이 확실하지 않다. 더욱이 이 공정으로 인해 질소가 도핑되는 층은 실리콘만이 아니고,Si3N4형태의 필름이 증착되는 경우에는 게이트 산화막의 두께가 두껍게 형성되는 결과를 초래한다.
상기한 종래기술에서 폴리실리콘에 질소가 함유되도록 사는 공정의 다른 예가 제시되고 있는데 이것은 화학 반응대신에 질소이온을 주입하는 방법이다. 즉, 질소를 폴리실리콘에 이온주입한 후 열처리 공정에서 게이트 산호막 계면에 질소가 확산되게 하여 소자의 신뢰성을 개선하는 방법으며 이 방법은 사실P+케이트를 갖는 PMOS트랜지스터의 형성과는 크게 관계가 없을지라고 폴리실리콘에 질소를 도핑하는 하나의 방법으로 소자형성시 적용할 수 있는 방법이다.
그러나 이러한 방법을 적용할 때 질소 주입으로 게이트 산화막 성능개선이 기대는 되겠으나, 폴리실리콘 전체에 이온 주입하게 될 경우 BF2이온의 주입으로 P+게이트의 형성시 보론이 확산되지 않기 때문에 공핍층이 폴리실리콘에 형성되는 문제가 있다.
본 발명은 상기한 바와 같이 종래 제시된 기술로 극복되지 않는 문제를 해결하기 위한 것으로P+게이트를 갖는 PMOS트랜지스터의 보론침투를 효과적으로 방지하도록 하는 MOS트랜지스커 반도체 장치 및 그 제조방법을 제공하는 것이다.
본 발명의 목적에 따른 MOS트랜지스터의 제조방법에 있어서는 반도체 기판상에 게이트 절연층을 형성하는 단계와, 상기 게이트 절연층상에 박막의 비정질 실리콘층을 형성하고, 질소를 갖는 가스분위기에서 열처리하는 단계와 게이트를 형성하기 위한 폴리실리콘층을 형성하고 불순물을 도핑시키는 단계를 포함하며, 상기 공정에서 반도체 기판상에 게이트 절연층을 형성하는 단계후에 상기 게이트 절연층상에 박막의 비정질 실리콘층을 형성하고, 질소이온 비정질 실리콘층에 주입하는 단계로 열처리를 대신하는 공정이 또한 제공된다.
이와 같은 공정에 의해서 본 발명에 따른 장치는 반도체 기판상에 형성된 게이트절연층과, 케이트 절연층위에 패턴 형성된 불순불원소를 포함하는 게이트전극과 ,게이트 절연층 및 상기 게이트전극간에 형성된 질소를 함유하는 박막의 비정질실리콘층과, 게이트를 중심으로 기판영역내에 형성된 드레인, 소오스영역으로 구성되는 것을 특징으로 한다.
다음에 본 발명에 대해 보다 상세히 설명한다.
본 발명의 P+게이트를 갖는 PMOS트랜지스터의 제조에 있어서는 먼저 반도체 실리콘 기판상에 세이트 산화막을 형성한다.
이어서 본 발명의 공정에 따라서 얇은 비정질 실리콘층을 증착하여 형성한다. 그 두께는 500Å 이하로 형성하고 이 비정질 실리콘층을 대해 NH3분위기에서 열처리한다. 열처리는 노(furnace)또는 급속열처리기법으로 수초 또는 수십분 동안 700℃ 내지 1000℃ 범위에서 행한다. 그러면 상기 산화막상에 증착하여 형성된 비정질실리콘층은 질소로 도핑된 층이 된다.
상기한 열처리공정 대신에 질소이올은 주입하여 질소가 도핑된 비정질실리콘층을 형성할 수 있는데, 바람직한 실시예로서는 50KeV낮은 에너지에서 1×1014내지 1×1016atom/cm2도우즈 농도로 이온주입한 후 열처리하여 형성할 수있다.
이와 같이 질소가 도핑된 비정질실리콘층을 형성한 후 게이트를 형성하기 위해서 전면에 폴리실리콘층을 형성하고 보론을 도핑하여 P+게이트층을 형성하며, 이어서 열처리하므로서 본 발명의 목적이 달성되는 P+게이트를 갖는 PMOS트랜지스터를 형성한다.
여기 첨부한 도면은 열처리온도에 따른 소자의 문턱전압의 변화량(Δ Vth)또는 침투된 브론의 량을 종래의 예(그래프 'B')와 본 발명의 경우(그래프 'A')를 비교하여 나타낸 것으로 본 발명에 따르면 후속되는 열처리 공정에 대해서 소자의 특성이 안정되고 있으나 종래의 경우에는 열처리 온도에 따라 소자특성이 변화되는 것을 알 수 있다.
이와 같은 공정에 따르면 질소가 도핑된 층이 브론이 대한 확산장벽층을 작용하게 되어 P+게이트를 갖는 PMOS트랜지스터의 게이트산호막을 통한 보론의 침투가 효과적으로 방지된다.
본 발명의 공정에 따라 형성된 MOS반도체 장치에서 게이트산화막과 P+게이트전극간에는 질소가 도핑된 박막의 비정질실리콘층이 개재되는 게이트전극을 중심으로 그 양옆의 반도체 기판영역에는 소오스,드레인 영역이 통상이 이온주입공정에 의해 형성된 구조를 갖는다.
이러한 본 발명의 공정 및 장치에 있어서 질소가 보론의 침투를 방지한다는 것은 SiNy형태의 화합물이 형성되어 이것에 의해 확산장벽작용이 이루어지거나 또는 폴리실리콘층과 산화막사이의 석출(segregation)계수가 질소에 의해 변화되어 가능해지는 것이다.
본 발명의 목적은 보론의 침투를 막은 것인데 질소가 폴리실리콘층과 게이트 산화막간의 계면에서 효과적으로 결합하므로서 PMOS트랜지스터의 동작조건인 네기티브 게이트 바이어스 조건하에서 소자의 신뢰성이 개선된다.
본 발명의 제시된 공정을 살펴보면 공정이 신뢰성 있고 용이함을 알 수 있는 데 그것은 잘 알려진 비정질실리콘층의 증착공정이 포함되고 있다는 것과, NH3분위기에서 열처리공정이 포함하기 때문이다. 이것은 종래 제시된 Si2H6-NH3가스 분위기에서 LPCDV공정으로 진행하는 공정에 비래 그 신뢰성이 충분히 입증된 공정이고 따라서 결과물의 신뢰성을 보장되는 것이다. 그리고 Si2H6-NH3에 의해 SiN가 게이트산화막에 증착될 경우 게이트 산화막의 특성저하와 두께의 조절이 어려워지나 본 발명에 의해서는 이러한 문제는 발생하지 않는다.
또 하나의 언급된 종래기술에서는 질소이온을 폴리실리콘층을 통해 게이트 산화막으로 드라이브-인(drive-in)하여 신뢰성을 개선하려는 것이었는데,이 경우 보론이 게이트가 되는 폴리실리콘층으로 확산되지 않아 폴리-디플리션 문제가 발생되어 문제가 있었으나 이러한 것은 본 발명의 공정에 따라 해소되고 있다.
Claims (13)
- MOS트랜지스터의 제조방법에 있어서, 반도체 기판상에 게이트 절연층을 형성하는 단계와, 상기 게이트 절연층상에 비정질 실리콘층을 형성하고, 질소를 갖는 가스분위기에서 열처리하는 단계와, 게이트를 형성하기 위한 폴리실리콘층을 형성하고 이에 불순물을 도핑시키는 단계를 포함하는 것을 특징으로 하는 MOS트랜지스터 반도체 장치의 제조방법
- 제1항에 있어서 상기 열처리는 NH3분위기에서 수초 내지 수십분 동안 700℃ 내지 1000℃ 범위에서 행하여 비정질실리콘층에 질소를 함유시키는 것을 특징으로 하는 MOS트랜지스터 반도체 장치의 제조방법
- 제1항에 있어서 폴리실리콘층에 도핑되는 불순물을 p형이며 상기 질소가 함유된 비정질 실리콘층에 의해 게이트 절연층으로 상기 불순물의 확산이 방지되는 것을 특징으로 하는MOS트랜지스터 반도체 장치의 제조방법
- 제3항에 있어서 상기 불순물은 보론인 것을 특징으로 하는 MOS트랜지스터 반도체 장치의 제조방법
- 제1항에 있어서 상기 비정질실리콘층을 500Å이하로 형성하는 것을 특징으로 하는 MOS트랜지스터 반도체장치의 제조방법
- MOS트랜지스터의 제조방법에 있어서 반도체 기판상에 게이트 절연층을 형성하는 단계와 상기 게이트 절연층상에 박막의 비정질 실리콘층을 형성하고, 질소이온을 비정질 실리콘층에 주입하는 단계와 게이트를 형성하기 위한 폴리실리콘층을 형성하고 불순물을 도핑시키는 단계를 포함하는 것을 특징으로 하는MOS트렌지스터 반도체 장치의 제조방법
- 제6항에 있어서 상기 이온주입단계는 50KeV의 낮은 에너지에서 1×1014 내지 1×1016 atoms/cm2 도우즈 농도로 이온주입하는 것을 특징으로 하는 MOS트랜지스터 반도체 장치의 제조방법
- 제6항에 있어서 폴리실리콘층에 도핑되는 불순물은 p형이며 상기 질소가 함유된 비정질 실리콘층에 의해 게이트 절연층으로 상기 불순물의 확산이 방지되는 것을 특징으로 하는 MOS트랜지스터 반도체 장치의 제조방법
- 제 8항에 있어서 상기 불순물은 보론인 것을 특징으로 하는 MOS트랜지스터 반도체 장치의 제조방법
- 제6항에 있어서 상기 비정질실리콘층을 500Å이하로 형성하는 것을 특징으로 하는 MOS트랜지스터 반도체 장치의 제조방법
- 반도체 기판상에 형성된 게이트절연층과 게이트 절연층위에 패턴 형성된 불순물원소를 포함하는 게이트전극과 게이트 절연층 및 상기 게이트전극 간에 형성되고 질소를 함유하는 비정질실리콘층과 게이트를 중심으로 기판영역내 형성된 드레인, 소오스영역으로 구성되는 것을 특징으로 하는 MOS트랜지스터 반도체 장치
- 제11항에 있어서 상기 비정질실리콘층은 500Å이하로 형성되는 것을 특징으로 하는 MOS트랜지스터 반도체 장치
- 제11항에 있어서 게이트 절연층위에 패턴 형성된 불순물원소를 포함하는 게이트전극은 P형게이트로서 보론이 함유된 것을 특징으로 하느 MOS트랜지스터 반도체 장치
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940002183A KR0137901B1 (ko) | 1994-02-07 | 1994-02-07 | Mos트랜지스터 반도체 장치 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940002183A KR0137901B1 (ko) | 1994-02-07 | 1994-02-07 | Mos트랜지스터 반도체 장치 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950026029A KR950026029A (ko) | 1995-09-18 |
| KR0137901B1 true KR0137901B1 (ko) | 1998-04-27 |
Family
ID=19376885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940002183A KR0137901B1 (ko) | 1994-02-07 | 1994-02-07 | Mos트랜지스터 반도체 장치 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0137901B1 (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020002899A (ko) * | 2000-06-30 | 2002-01-10 | 박종섭 | 반도체 소자의 게이트전극 형성방법 |
| KR100504188B1 (ko) * | 1997-12-30 | 2005-10-19 | 매그나칩 반도체 유한회사 | 반도체장치의 게이트전극 제조방법 |
| KR100677042B1 (ko) * | 2004-12-23 | 2007-01-31 | 동부일렉트로닉스 주식회사 | 반도체 소자의 게이트 형성 방법 |
| KR100713902B1 (ko) * | 2001-06-28 | 2007-05-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100897248B1 (ko) * | 2002-12-26 | 2009-05-14 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트전극 형성 방법 |
-
1994
- 1994-02-07 KR KR1019940002183A patent/KR0137901B1/ko not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100504188B1 (ko) * | 1997-12-30 | 2005-10-19 | 매그나칩 반도체 유한회사 | 반도체장치의 게이트전극 제조방법 |
| KR20020002899A (ko) * | 2000-06-30 | 2002-01-10 | 박종섭 | 반도체 소자의 게이트전극 형성방법 |
| KR100713902B1 (ko) * | 2001-06-28 | 2007-05-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100897248B1 (ko) * | 2002-12-26 | 2009-05-14 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트전극 형성 방법 |
| KR100677042B1 (ko) * | 2004-12-23 | 2007-01-31 | 동부일렉트로닉스 주식회사 | 반도체 소자의 게이트 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950026029A (ko) | 1995-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5552332A (en) | Process for fabricating a MOSFET device having reduced reverse short channel effects | |
| US6030874A (en) | Doped polysilicon to retard boron diffusion into and through thin gate dielectrics | |
| US6426279B1 (en) | Epitaxial delta doping for retrograde channel profile | |
| US6261889B1 (en) | Manufacturing method of semiconductor device | |
| KR950010065A (ko) | 반도체 장치 및 그 제조방법 | |
| US5736440A (en) | Semiconductor processing method of forming complementary NMOS and PMOS field effect transistors on a substrate | |
| US6380055B2 (en) | Dopant diffusion-retarding barrier region formed within polysilicon gate layer | |
| KR19980087030A (ko) | Mis구조를 가진 반도체 장치의 제조방법 | |
| KR19980042733A (ko) | 낮은 결함 밀도의 복합 유전체 | |
| KR19980047199A (ko) | 씨모스펫(cmosfet) 제조방법 | |
| US6215163B1 (en) | Semiconductor device and method of manufacturing the same where the nitrogen concentration in an oxynitride insulating layer is varied | |
| EP0459398B1 (en) | Manufacturing method of a channel in MOS semiconductor devices | |
| KR100380278B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6245603B1 (en) | Manufacturing method for semiconductor device | |
| US5700717A (en) | Method of reducing contact resistance for semiconductor manufacturing processes using tungsten plugs | |
| US5712204A (en) | Method of making a semiconductor device having reduced junction capacitance between the source and drain regions and the substrate | |
| KR0137901B1 (ko) | Mos트랜지스터 반도체 장치 및 그의 제조방법 | |
| US6124187A (en) | Method of fabricating semiconductor device | |
| KR930009482B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6979658B2 (en) | Method of fabricating a semiconductor device containing nitrogen in a gate oxide film | |
| JP3145929B2 (ja) | 半導体装置の製造方法 | |
| KR100224650B1 (ko) | 반도체장치의 제조방법 | |
| KR100336572B1 (ko) | 폴리 실리콘-저마늄을 게이트 전극으로 사용하는 반도체소자의 형성방법 | |
| US7081419B2 (en) | Gate dielectric structure for reducing boron penetration and current leakage | |
| KR100281143B1 (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120120 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20130122 Year of fee payment: 16 |
|
| EXPY | Expiration of term |