KR0135036Y1 - 2중 저항을 갖는 2중 구조의 박막형 칩 부품 - Google Patents

Abstract

칩 저항기내에 두개의 저항체가 상하측으로 분리되어 형성된 박막형 칩 저항기에 관한 것으로서, 절연체(3)의 상부 및 저부에 제1 및 제2저항체(1)(4)가 각각 상하로 분리되어 접착되며, 제1저항체(1)와 제2저항체(4)가 서로 90각도를 이루며 인접하는 제1저항체(1)의 전극단자(2)와 제2저항체(4)의 전극단자(5)사이에 절연체(3)의 네 모서리가 돌출되어 있어서 제1저항체(1)의 전극단자(2)와 제2저항체(4)의 전극단자(5)에 묻은 땜납이 서로 합쳐지는 것을 방지한다.

Description

2중 저항을 갖는 2중구조의 박막형 칩 부품

제1도(a) 및 (b)는 본 고안에 따른 2중 저항을 갖는 2중 구조의 박막형 칩 부품의 평면 및 저면 구조도.

제2도는 본 고안에 의한 박막형 칩 부품이 인쇄회로기판에 장착된 상태도이다.

제3도(a) 및 (b)는 종래의 이중 칩 저항기를 도시한 도면.

* 도면의 주요부분에 대한 부호의 설명

1 : 제1저항체 2,5 : 전극단자

3 : 절연체 4 : 제2저항체

11a-11d : 납땜용 동박 패턴 19 : 인쇄회로기판

본 고안은 2중 저항을 갖는 2중 구조의 박막형 칩 부품에 관한 것으로 이는 특히, 2개의 칩 저항을 2중으로 겹치고 그 사이에 박막형 절연체를 두고 전후 및 좌우측면상에 전극부를 각각 형성토록한 2중 저항을 갖는 2중구조의 박막형 칩 부품에 관한 것이다.

일반적으로 칩 부품은 칩 부품 자동 장착기의 보급으로 인하여, 그 생산이 급속히 성장되는 추세이다.

이와같은 기술과 곤련된 종래의 이중 칩 저항기가 제3도(a) 및 (b)에 도시된다. 박막형 절연체(21)의 양측면에 전극부(22)가 각각 형성되고, 상기 전극부(22) 사이에는 저항체(20) 및 콘덴서(24)가 상기 절연체(21) 상부에 인쇄되며, 상기 절연체(21) 양측면의 전극부(22)가 인쇄회로기판(25) 표면에 인쇄된 동박(銅箔)패턴(23)에 각각 연결 접속되는 구성으로 이루어 진다.

그러나, 상기와 같은 구조로 된 종래의 칩 저항기 및 칩 콘덴서는, 칩 저항기 및 칩 콘덴서내에 각각 하나의 저항체(20) 또는 콘덴서(24)가 형성토록 됨으로 인하여, 칩부품의 경량화가 용이하지 않게되며, 또한 동일값을 갖는 두개의 칩 저항기 및 칩 콘덴서를 바로옆에 나란히 설치해야 하는 경우, 두개의 인쇄회로기판을 각각 분할 구성한 후, 이를 납땜을 해야하기 때문에 공정을 간소화하기 어렵고, 이에따라 전자 제품 세트(set)의 단소화가 어렵게 됨은 물론, 회로의 효율적인 구성이 어렵게 되어 생산성이 저하되며, 제작 및 설치가 어렵게 되는 문제점이 있었던 것이다.

본 고안은 상기와 같은 종래의 문제점들을 개선시키기 위하여 안출된 것으로서, 본 고안의 목적은 두 개의 칩 저항기를 하나의 부품으로 제작하여, 칩부품의 경량화가 가능토록 하고, 인쇄회로기판의 표면 실장면적을 감소시킬 수 있도록 하여 칩부품의 제작 및 설치가 간편함은 물론, 상기 인쇄회로기판의 간단한 구성에 의해 생산성이 향상되며, 칩 부품의 효율적 활용이 가능토록 되어 전자 부품의 크기를 컴팩트하게 할 수 있는 2중 저항을 갖는 2중 구조의 박막형 칩 부품을 제공하는데 있다.

상기의 목적을 달성하기 위한 본 고안의 기술적인 구성으로서 본 고안은, 두 개의 칩 부품을 상호 부착하여 하나의 칩 부품으로 형성시킨 이중 칩부품에 있어서, 상기 어느 하나의 칩 부품의 양 끝단자와 다른 칩 부품의 양 끝단자를 서로 90의 각도를 이루도록 접착고정하고, 상기 칩부품 사이에는 절연체를 개재시켜 하나의 칩 부품으로 구성하며, 상기 2개의 저항체의 전극을 구성하고 이웃하는 전극부가 납땜에 의해 단락(short)되지 않도록 상기 2개의 저항체 사이에 절연체를 개재하여 그 절연체가 이웃하는 전극 사이에 소정길이 돌출하도록 한다.

이하, 도면에 의거하여 본 발명을 상세히 설명하면 다음과 같다.

제1도(a) 및 (b)는 본 고안에 따른 2중 구조를 갖는 2중 저항의 박막형 부품의 윗면 및 밑면을 나타낸 평면도이다.

본 고안에 의한 칩 부품은 3층 구조로 되어 있다. 윗층에는 가로 방향으로 놓인 제1저항체(1)가 위치하며, 그 좌, 우측 양단부에 전극 단자(2)가 형성된다. 중간층에는 절연체(3)가 설치되며 절연체의 가로길이는 윗층의 제1저항체(1)보다 짧지만 폭은 더 길게 형성되어 상기 제1저항체(1)보다 소정길이 돌출토록 되며, 상기 절연체(3)의 하측에는 세로 방향으로 제2항체(4)가 위치하며, 그 좌,우측 단부에는 전극 단자(5)가 각각 형성된다. 또한, 상기 절연체(3)의 전후 및 좌우 네개의 모서리가 제1저항체(1)와 제2저항체(4)사이에 돌출되며, 상기 돌출부에 의해 납땜시에 제1저항체(1)의 전극단자(2)와 제2저항체(4)의 전극단자(5)에 도포되는 용융 납땜이 서로 합쳐지는 것을 방지토록한다.

이하 본 고안의 작용, 효과를 일실시예를 도시한 도면을 참고로 하여 상세히 설명한다.

제2도에 본 고안에 의한 칩 부품이 인쇄회로기판에 장착된 상태가 도시된다.

본 고안에 의한 저항체인 칩부품이 절연체(3)인 인쇄회로 기판(19)에 형성된 납땜용 동박(銅箔)패턴(11a-11d)에 각각 장착된다. 절연체(3) 윗층에 위치한 제1저항체(1)의 전극끝단자(2, 2)는 좌, 우 방향으로 놓여 절연체(3)의 양측단부에 형성된 납땜용 동박패턴(11a, 11b)에 땜납에 의해 접착된다. 또한, 상기 절연체(3) 밑층에 위치한 제2저항체(4)의 전극단자(5, 5)가 앞, 뒤 방향으로 놓여 절연체(3)의 배연에 형성된 납땜용 동박패턴(11c, 11d)에 땜납에 의해 접착된다.

상기 제1저항체(1)는 윗층에 있기 때문에 절연체(3)에 형성된 납땜용 동박패턴(11a, 11b)에서 절연체(3) 및 제2저항체(4)의 두께만큼 간격을 두고 떨어져 있게 되지만, 칩 부품인 제2저항체(4)나 절연체(3)의 두께는 극히 얇기 때문에 납땜용 동박패턴(11a, 11b)에 제1저항체(1)의 전극단자(2, 2)가 땜납이 부착되지 않을 정도의 간격은 아니다.

한편, 상기 제1저항체(1)의 전극단자(1, 2)는 좌, 우 방향으로 놓여있고, 제2저항체(4)의 전극단자(5, 5)는 앞, 뒤 방향으로 놓여 서로 방향이 90°어긋나 있으며, 인접하는 단자 사이에 절연체(3)의 네 모서리가 돌출하여 인접하는 단자에 묻은 땜납이 서로 합쳐지는 것을 방지하게 된다.

이와 같이 본 고안의 2중 저항을 갖는 2중 구조의 박막형 칩부품에 의하면, 칩 부품의 부품 경량화가 가능토록 되고, 인쇄회로기판의 표면 실장면적이 최소화 될 수 있게 하여 제작 및 설치가 간편함은 물론, 인쇄회로기판인 절연체의 간단한 구성에 의해 생산성이 향상되며, 이에따라 칩부품의 효율적 활용이 가능토록 되어 전자 부품의 크기를 컴팩트하게 할 수 있는 우수한 효과가 있는 것이다.

Claims (2)

1. 두 개의 칩 부품이 상호 부착되어 하나의 칩 부품으로 형성된 이중 칩부품에 있어서, 상부에 가로방향으로 양단부에 전극단자(2)가 형성된 제1저항체(1)가 위치되며, 상기 제1저항체(1) 하측에는 절연체(3)를 개재하여 그 하측으로 양단부에 전극단자(5)가 형성된 제2저항체(4)가 90도의 각도로 세로방향으로 납땜에 의해 접착되는 구성으로 이루어진 것을 특징으로 하는 2중 저항을 갖는 2중 구조의 박막형 칩부품.
2. 제1항에 있어서, 상기 절연체(3)는 각 모서리부가 상기 제1 및 제2저항체(1, 4)의 겹치는 부분에 둘러싸이지 않고 노출되어, 상기 제1 및 제2저항체(1,4)의 인접하는 전극단자 사이에 돌출토록됨을 특징으로 하는 2중 저항을 갖는 2중구조의 박막형 칩부품.