KR0134098Y1 - 반도체 칩의 성능 테스터기용 소켓 - Google Patents

Abstract

본 고안은 반도체 칩의 성능을 테스트하는 반도체 칩의 성능 테스터기용 소켓에 관한 것으로, 특히 PCB(Printed Circuit Board) 기판의 표면에 형성된 랜드 패턴(Land Pattern) 부위에 콘택터를 표면 실장하기 위한 반도체 칩 성능 테스터기용 소켓에 관한 것으로, 반도체 칩의 성능을 테스트하기 위해 기판에 형성된 랜드 패턴에 표면 실장(Surface Mounting)되고 수직 방향으로 탄성을 갖도록 형성된 콘택터가 하우징에 삽입되어 이루어진다.

따라서 본 고안은 납땜을 사용하지 않으므로 소켓의 교체가 용이하고 납땜으로 인한 단락 및 누설 전류의 발생을 막을 수 있고, 리셉 터클의 사용이 불필요하므로 리셉 터클의 사용으로 발생되는 문제점을 배제할 수 있으며, 특히 홀의 가공시 발생되는 배선 길이를 줄일 수 있다. 또한, 본 발명은 콘택터가 표면 실장되므로 신호 전송선이 짧아져 반도체의 고속 동작의 시험에 유리하다.

Description

반도체 칩의 성능 테스터기용 소켓

본 고안은 반도체 칩의 성능을 테스트하는 반도체 칩의 성능 테스터기용 소켓에 관한 것으로, 특히 PCB(Printed Circuit Board) 기판의 표면에 형성된 랜드 패턴(Land Pattern) 부위에 콘택터를 표면 실장하기 위한 반도체 칩 성능 테스터기용 소켓에 관한 것이다.

일반적으로, 제조된 반도체 칩을 사용하기에 앞서 그 성능이 양호한지 아니면 불량인지를 테스트하므로써 제품의 불량률을 최소화시킨다.

이러한 반도체칩의 양호 및 불량을 판정하기 위해 보통 반도체 칩 성능 테스터기용 소켓을 성능 테스트용 PCB 기판상에 장착하고 상기 소켓에 반도체 칩을 실장한후, 상기 PCB 기판상에 신호를 인가하게 된다. 즉, 성능 테스트용 PCB 기판상에 테스터기용 소켓을 장착한 상태에서 성능을 판단하기 위한 반도체 칩을 상기 소켓에 장착하고 상기 PCB 기판에 신호를 인가하여 원하는 신호가 출력되는지의 여부에 따라 상기 반도체 칩의 양호 및 불량을 판단하게 된다.

이와 같은 기능을 수행하기 위해 종래의 반도체 칩의 성능 테스터기용 소켓(100)은 제1도 및 제2도에 도시한 바와 같이 하우징(101)의 내부에 반도체 칩의 리드선이접촉되는 콘택터(102)가 형성되구조로 이루어진다.

이때, 상기 콘택터(102)는 제1도에 도시한 바와 같이 반도체 칩의 성능을 테스트하기 위한 PCB 기판(110)에 형성되어 테스트 장치와 전기적으로 접촉되도록 하는관통홀(Via Hole)(111)에 접촉되어 납땜(120)에 의해 고정되어 반도체 칩의 성능을 판단할 수 있도록 한다.

즉, 소켓(100) 내부의 콘택터(102)는 PCB 기판에 납땜으로 고정된 상태에서 상기 소켓(100)에 성능을 테스트하기 위한 반도체 칩이 올려지고 상기 반도체 칩의 리드선과 콘택터가 연결되면 테스트 장치에서 신호를 인가하여 상기 반도체 칩의 양호 및 불량을 판단하게 된다.

또한, 상기 콘택터(102)는 제2도에 도시한 바와 같이 리셉터클(130)을 이용하여 반도체 칩의 성능을 테스트하기 위한 PCB 기판(110)에 형성되어 테스트 장치와 전기적으로 접촉되도록 하는 랜드 패턴(Land Pattern)(112) 및 관통홀(111)에 접촉되게 된다.

즉, 상기 콘택터(102) 하단에 실리콘 핀으로 이루어진 리셉터클(130)을 장착하고 상기 랜드 패턴(112)에 상기 콘택터(102)가 접촉되도록 하면서 상기 리셉터클(130)을 관통홀(111)에 삽입하여 고정시킨 상태에서 반도체 칩의 성능을 판단할 수 있도록 한다.

이와 같이 리셉터클(130)을 사용하는 경우에는 상기 콘택터(102)에 직접적으로 납땜을 하지는 않지만 제1도의 경우와 마찬가지로 상기 리셉터클(130)의 하부를 납땜으로 고정시켜야 한다.

이와 같이 이루어지는 종래의 반도체 칩의 성능 테스터기용 소켓은 납땜을 이용하여 PCB 기판과 고정시키므로, 소켓의 마모등으로 인해 소켓의 교체가 필요할 때 납땜 부분의 제거가 어려워 소켓의 교체가 어려운 문제점이 있었다.

즉, PCB 기판에 형성된 다수개의 소켓 중에서 신뢰성이 좋지 않아 특정한 몇 개의 소켓만을 교체해야 할 때 납땜을 제거해야 하는데 이것이 어려워 PCB 기판전체를 사용하지 못하게 되는 경우가 있다.

또한, 종래의 반도체 칩의 성능 테스터기용 소켓은 한 개의 PCB 기판상에 수십개에서 수백개의 많은 소켓을 삽입할 때 각각 납땜 작업을 수행해야 하는데, 콘택터의 간격이 협소한 경우 납땜으로 인해 단락되거나 누설 전류가 흐르게 되는 문제점이 있었다.

또한, 근래에 생산되는 반도체 패키지의 리드 간격이 매우 협소해지고 이에 따라 콘택터의 간격이 좁아지므로 종래의 반도체 칩의 성능 테스터기용 소켓은 PCB 기판의 제작시 홀의 가공이 어렵게 되어 PCB 배선 회로가 길어지는 문제점이 있었다.

또한, 종래의 반도체 칩의 성능 테스터기용 소켓은 소켓을 납땜하기 위한 장치가별도로 필요하고 작업후 납땜으로 고정된 소켓을 세척할 때 접촉 부위의 표면 상태가 오염되어 시험 장치로서의 기능을 상실하게 되는 문제점이 있었다.

또한, 종래의 반도체 칩의 성능 테스터기용 소켓은 리셉터클의 삽입이 수작업으로 이루어지므로 높낮이 조절이 어려워 소켓의 평탄도 조절이 어렵게 되는 문제점이 있었다. 즉, 리셉터클의 삽입시 소켓 상부의 접촉 장치 부위의 접촉 신뢰성에 영향을 주는 소켓의 평탄도가 떨어지는 문제점이 있었다.

상기 문제점을 개선하기 위한 본 고안의 목적은 납땜을 사용하지 않고 PCB 기판상에 구비된 랜드 패턴에 콘택터를 접촉 및 고정시키기 위한 반도체 칩의 성능 테스터기용 소켓을 제공함에 그 목적이 있다.

상기 목적을 달성하기 위해 본 고안은 반도체 칩의 성능을 테스트하기 위해 기판에 형성된 랜드 패턴에 표면 실장(Surface Mounting)되고 수직 방향으로 탄성을 갖도록 형성된 콘택터가 하우징에 삽입됨을 특징으로 하는 반도체 칩의 성능 테스터기용 소켓을 제공한다.

제1도 및 제2도는 종래의 성능 테스터기용 소켓의 구조도.

제3도는 본 고안에 의한 성능 테스터기용 소켓의 구조도.

제4도는 제3도의 콘택터의 다른 실시예를 나타낸 구조도.

제5도는 제3도의 하우징의 체결 상태를 나타낸 도면.

제6도는 제5도의 록킹부의 세부 구조를 나타낸 도면.

제7도는 제5도의 록킹부의 세부 구조를 나타낸 도면.

제8도는 본 고안에 의한 성능 테스터기용 소켓의 가이드 구조도.

* 도면의 주요부분에 대한 부호의 설명

201 : 하우징 202 : 콘택터

203,204,205,206 : 접촉단 207,209,223 : 돌출부

210 : 기판 211 : 랜드 패턴

212 : 관통홀 215 : 체결공

300 : 소켓 가이드 302 : 가이드공

310 : 체결 부재

이하 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.

본 고안에 의한 반도체 칩의 성능 테스터기용 소켓은 제3도에 도시한 바와 같이 반도체 칩의 성능을 테스트하기 위해 기판(210)에 형성된 랜드 패턴(211)에 표면 실장(Surface Mounting)되고 수직 방향으로 탄성을 갖도록 형성된 콘택터(202)가 하우징(201)에 삽입되어 이루어진다.

여기서, 상기 콘텍터(202)는 제3a도에 도시한 바와 같이 상기 랜드 패턴(211)과의 접촉이 용이하도록 접촉단(203)이 뾰족하여 뿔형으로 이루어진다.

또한, 상기 콘택터(202)는 제3b도에 도시한 바와 같이 상기 랜드 패턴(211)과의 접촉이 용이하도록 접촉되는 하단부(204)가 갈고리 형태, 즉 'J'자 형태로 이루어진다.

또한, 상기 콘택터(202)는 제3c도에 도시한 바와 같이 상기 랜드 패턴(211)과의 접촉이 용이하도록 접촉단(205)이 화살촉 형태로 이루어진다. 이때, 상기 랜드 패턴(211)이 형성된 기판상에 관통홀(212)이 형성되어 상기 관통홀(211)의 입구에 상기 화살촉 형태의 콘택터(205)가 용이하게 접촉 및 삽입될 수 있도록 한다.

또한, 상기 콘택터(202)는 제3d도에 도시한 바와 같이 상기 랜드 패턴(211)과의 접촉이 용이하도록 접촉단(206)이 평탄면으로 이루어진다.

한편, 상기 콘택터(202)는 제4도에 도시한 바와 같이 상기 랜드 패턴(211)과의 접촉이 용이하도록 접촉단에 돌출부(207,209,223)가 형성되며, 하우징(201) 내부에서 탄성을 갖도록 굴곡이 형성되어 있어서 성능 테스트용 반도체가 실장되는 것이 용이하도록 한다.

즉, 상기 콘택터(202)는 제4a도에 도시한 바와 같이 'J'자 형태로 이루어져 상하 방향으로 탄성을 가지면서 접촉단에 돌출부(207)가 형성되어 상기 랜드 패턴(211)과의 접촉이 용이하도록 한다.

또한, 상기 콘택터(202)는 제4b도에 도시한 바와 같이 'L'자 형태로 이루어져 상하 방향으로 탄성을 가지면서 접촉단에 돌출부(209)가 형성되어 상기 랜드 패턴(211)과의 접촉이 용이하도록 한다.

또한, 상기 콘택터(202)는 제4c도에 도시한 바와 같이 'S'자 형태로 이루어져 상하 방향으로 탄성을 가지면서 접촉단에 돌출부(223)가 형성되어 상기 랜드 패턴(211)과의 접촉이 용이하도록 한다.

이와 같이 상기 콘택터(202)는 상기 기판(210)에 형성된 랜드 패턴(211) 상에 표면 실장되도록 형성되어 있어 상기 콘택터(202)를 상기 기판에 납땜하거나 별도의 리셉터클 등을 사용하지 않아도 상기 기판(210)의 랜드 패턴(211)에 접촉될 수 있다.

이와 같이 상기 콘택터(202)의 하단부의 접촉단이 기판의 랜드 패턴(211)에 접촉되고 하우징에 성능을 테스트하기 위한 반도체 칩이 올려져서 리드선과 상기 콘택터의 상단부와 접촉되면 테스트장치에서 신호를 인가하여 상기 반도체 칩의 양호 및 불량을 판단하게 된다.

한편, 상기 하우징(201)은 제5도에 도시한 바와 같이 상기 기판에 형성된 체결공에 삽입될 수 있도록 록킹부(213)가 형성되어 상기 콘택터가 상기 랜드 패턴에 고정되도록 한다. 즉, 상기 기판의 랜드 패턴에 표면 실장되는 콘택터(202)를 고정시키기 위해 상기 하우징(201)은 상기 기판에 고정되어야 하는데, 이를 위해 록킹부가 형성된다.

즉, 상기 록킹부(213)는 제6도에 도시한 바와 같이 상하 방향으로 탄성을 갖는 굴절형(214)으로 이루어져서 상기 기판(210)에 형성된 체결공(215)에 삽입되어 납땜 또는 리벳과 같은 별도의 체결 부재 없이 상기 콘택터 및 하우징을 기판에 고정하므로 이후 상기 기판과의 분리 및 제거가 용이하다.

또한, 상기 록킹부(213)는 제7도에 도시한 바와 같이 삽입이 용이하도록 세로방향으로 슬릿(217)이 형성된 후크형(216)으로 이루어져서 상기 기판(210)에 형성된 체결공(215)에 삽입되어 납땜 또는 리벳과 같은 별도의 체결 부재 없이 상기 콘택터 및 하우징을 기판에 고정하므로 이후 상기 기판과의 분리 및 제거가 용이하다.

여기서, 상기 록킹부(213)는 제7도에 도시한 바와 같이 별도의 체결 부재(218)를 사용하기도 한다.

한편, 상기 하우징을 기판상에 고정하기 위해 제8도에 도시한 바와 같이 소켓 가이드(300)를 사용하게 된다. 즉, 상기 하우징(201)의 외부에 소켓 가이드(300)를 설치하고 상기 소켓 가이드(300)와 기판(210)에 가이드공(302)을 형성하여 상기 소켓가이드(300)와 기판(210)의 가이드공(302)을 체결 부재(310), 예를 들어 리벳 등을 사용하여 체결하여 고정시킨다.

이상에서 설명한 바와 같이 본 고안에 의한 반도체 칩의 성능 테스터기용 소켓은 다음과 같은 효과가 있다.

첫째, 납땜을 사용하지 않으므로 소켓의 교체가 용이하고 납땜으로 인한 단락 및 누설 전류의 발생을 막을 수 있다.

둘째, 리셉 터클의 사용이 불필요하므로 리셉 터클의 사용으로 발생되는 문제점을 배제할 수 있으며, 특히 홀의 가공시 발생되는 배선 길이를 줄일 수 있다.

셋째, 콘택터가 표면 실장되므로 신호 전송선이 짧아져 반도체의 고속 동작의 시험에 유리하다.

Claims (11)

1. 반도체 칩의 성능을 테스트하기 위해 기판에 형성된 랜드패턴(211)에 표면 실장(Surface Mounting)되고 수직 방향으로 탄성을 갖도록 형성된 콘택터(202)가 하우징(201)에 삽입됨을 특징으로 하는 반도체 칩의 성능 테스터기용 소켓.
2. 제1항에 있어서, 상기 콘택터는 상기 랜드 패턴(211)과의 접촉이 용이하도록 접촉단(203)이 뾰족하게 이루어짐을 특징으로 하는 반도체 칩의 성능 테스터기용 소켓.
3. 제1항에 있어서, 상기 콘택터(202)는 상기 랜드 패턴(211)과의 접촉이 용이하도록 갈고리 형태로 이루어짐을 특징으로 하는 반도체 칩의 성능 테스터기용 소켓.
4. 제3항에 있어서, 상기 콘택터(202)는 상기 랜드 패턴(211)과의 접촉이 용이하도록 접촉단에 돌출부가 형성됨을 특징으로 하는 반도체칩의 성능 테스터기용 소켓.
5. 제1항에 있어서, 상기 콘택터(202)는 상기 랜드 패턴(211)과의 접촉이 용이하도록 화살촉 형태로 이루어짐을 특징으로 하는 반도체 칩의 성능 테스터기용 소켓.
6. 제5항에 있어서, 상기 랜드 패턴이 형성된 기판상에 관통홀(212)이 형성되어 상기 관통홀의 입구에 상기 화살촉 형태의 콘택터(202)가 용이하게 접촉될 수 있도록 함을 특징으로 하는 반도체 칩의 성능 테스터기용 소켓.
7. 제1항에 있어서, 상기 콘택터(202)는 상기 랜드 패턴(211)과의 접촉이 용이하도록 평탄면으로 이루어짐을 특징으로 하는 반도체 칩의 성능 테스터기용 소켓.
8. 제1항에 있어서, 상기 하우징(201)은 상기 기판에 형성된 체결공(215)에 삽입될 수 있도록 록킹부가 형성되어 상기 콘택터가 상기 랜드 패턴에 고정되도록 함을 특징으로 하는 반도체 칩의 성능 테스터기용 소켓.
9. 제8항에 있어서, 상기 록킹부는 탄성을 갖도록 굴절형으로 이루어짐을 특징으로 하는 반도체 칩의 성능 테스터기용 소켓.
10. 제8항에 있어서, 상기 록킹부는 삽입이 용이하도록 슬릿이 형성된 후크형으로 이루어짐을 특징으로 하는 반도체 칩의 성능 테스터기용 소켓.
11. 제1항에 있어서, 상기 하우징을 기판상에 고정하기 위해 상기 하우징의 외부에 소켓 가이드(300)가 설치됨을 특징으로 하는 반도체 칩의 성능 테스터기용 소켓.