KR0133832B1 - 리던던시 로오/컬럼 프리테스트 장치 - Google Patents

리던던시 로오/컬럼 프리테스트 장치

Info

Publication number
KR0133832B1
KR0133832B1 KR1019930030476A KR930030476A KR0133832B1 KR 0133832 B1 KR0133832 B1 KR 0133832B1 KR 1019930030476 A KR1019930030476 A KR 1019930030476A KR 930030476 A KR930030476 A KR 930030476A KR 0133832 B1 KR0133832 B1 KR 0133832B1
Authority
KR
South Korea
Prior art keywords
redundancy
column
output
signal
row
Prior art date
Application number
KR1019930030476A
Other languages
English (en)
Other versions
KR950021315A (ko
Inventor
이기형
김흥석
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930030476A priority Critical patent/KR0133832B1/ko
Publication of KR950021315A publication Critical patent/KR950021315A/ko
Priority to US08/679,948 priority patent/US5636167A/en
Application granted granted Critical
Publication of KR0133832B1 publication Critical patent/KR0133832B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56004—Pattern generation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Abstract

본 발명은 반도체 소자에 추가한 리던던시 테스트 패드를 통해 입력된 리던던시 테스트 신호를 이용하여 리던던시 로오/컬럼 셀들의 동작 여부를 미리 테스트하여 결함 유무를 확인할 수 있도록 하는 프리테스트 장치에 관한 것이다.

Description

리던던시 로오/컬럼 프리테스트 장치
제1도는 리던던시 로오 동작의 계통도.
제2도는 리던던시 로오 드라이버의 일예를 도시한 회로도.
제3도는 리던던시 컬럼 동작의 계통도.
제4도는 리던던시 컬럼 디코더의 일예를 도시한 회로도.
제5도는 본 발명에 의한 리던던시 로오/컬럼 프리테스트 장치를 도시한 회로도.
*도면의 주요 부분에 대한 부호의 설명*
11 : 리던던시 로오 드라이버12 : 로오 디코더 어레이
13 : 셀 어레이 블럭14 : 컬럼 디코더 어레이
15 : 리던던시 컬럼 디코더
본 발명은 반도체 소자의 리던던시 로오/칼럼 프리테스트(redundancy row/column pretest) 장치에 관한 것으로, 특히 추가한 리던던시 테스트 패드를 통해 입력된 테스트 신호를 이용하여 리던던시 로오/컬럼 셀들의 동작 여부를 미리 테스트하여 결함 유무를 확인할 수 있도록 하는 프리테스트 장치에 관한 것이다.
본 발명의 프리테스트 장치를 사용하게 되면 리던던시 셀의 결함 유무를 미리 확인하여 결함이 발생되지 않은 리던던시 로오/컬럼 셀로 결함 셀의 리페어 동작을 실시할 수 있으므로, 소자의 리페어 효율을 향상시키게 된다.
통상 사용하는 리페어 방식은 웨이퍼(wafer) 상태에서 정상 동작 테스트를 진행하여 결함이 발생한 셀의 로오, 컬럼 어드레스를 찾은 후에, 이것은 리던던시 로오/컬럼 회로를 사용하여 여분으로 만들어둔 리던던시 로오/컬럼 셀로 대치함으로써, 결함 셀을 리페어한 다이(die)를 획득한다.
그러나, 상기와 같이 결함 셀을 리페어하는 경우에는 다음과 같은 문제가 발생할 수 있다.
첫째, 리던던시 로오/컬럼 셀 역시 정상 셀 만큼 결함이 발생할 확률이 있으므로, 리페어한 후에 리페어된 셀에서 다시 결함이 발생할 수 있다.
둘째, 정상 동작 테스트 후에 결함 셀의 리페어를 실시하므로, 리페어된 셀에 결함이 있을 경우 불필요하게 레이저 리페어를 하거나 후속 레이저 리페어 테스트 시간의 낭비를 초래하게 된다.
따라서, 본 발명에서는 상기와 같은 문제를 해결하기 위하여, 정상 로오/컬럼 동작 테스트시에 리던던시 로오/칼럼 역시 테스트한 후에 리페어 가능한 다이를 선별하여 리페어하도록 하는데에 그 목적이 있다.
상기 목적을 달성하기 위하여, 통상적인 반도체 메모리 소자의 리던던시 회로에 소자 외부로부터 리던던시 테스트 신호가 입력되는 테스트 패드를 사용하여 리던던시 동작을 제어하도록 하는 장치를 추가하였다.
이하, 첨부된 도면을 참조하여 본 발명의 리던던시 로오/칼럼 프리테스트 장치에 관해 상세히 설명하기로 한다.
제1도는 리던던시 로오 동작에 관련된 회로의 계통도로서, 이에 도시한 바와 같이, 셀 어레이 블럭 선택신호(BS)와 정상 로오 디스에이블 신호(NRD)를 입력으로 반전 논리곱 연산되는 낸드 게이트의 출력에 따라 동작하는 리던던시 로오 드라이버(11)와 ; 결함 셀의 리페어 동작시 상기 정상 로오 디스에이블 신호(NRD)에 의해 디스에이블되는 로오 디코더 어레이(12) 및 ; 상기 로오 디코더 어레이(12)의 디스에이블 동작시 리던던시 워드라인(RWL)이 인에이블되어 워드라인(RWL)에 접속된 셀에 데이타를 리드/라이트하는 셀 어레이 블럭(13)으로 구성한다.
결함 셀의 리페어 동작이 실시되면, 정상 동작을 디스에이블시키는 정상 로오 디스에이블 신호(NRD : Normal Row Disable)가 로직 하이로 인에이블되어 로오 디코더 어레이(12)를 디스에이블시키고, 반면에 리던던시 로오 드라이버(11)가 동작해서 셀 어레이 블럭 선택신호(BS : Block Selection)에 의해 선택된 셀 어레이 블럭(13)의 리던던시 워드라인(RWL)을 인에이블시키면 워드라인(RWL)에 접속된 셀에 데이타를 리드/라이트하게 된다.
제2도는 리던던시 로오 드라이버(11)의 일예를 도시한 회로도로서, 이에 도시한 바와 같이, 셀 어레이 블럭 선택신호(BS)와 정상 로오 디스에이블 신호(NRD)를 입력으로 반전 논리 곱 연산하는 낸드게이트(NAND)와 ; 상기 낸드 게이트(NAND)의 출력에 의해 온/오프 스위칭 동작하는 트랜지스터(MN1)(MP1) ; 인버터(IV1)를 통하여 반전된 상기 낸드 게이트(NAND)의 출력에 의해 온/오프 스위칭 동작하는 트랜지스터(MN2)(MP2) ; 상기 트랜지스터(MN2)(MP2)의 온/오프 스위칭 동작에 의해 온/오프 스위칭되어 출력단인 리던던시 워드라인(RWL)을 인에이블 또는 디스에이블시키는 트랜지스터(MP3)(MN3)를 포함하여 구성한다.
리던던시 동작에서 입력산호(BS, NRD)가 모두 로직 하이로 인에이블되면 엔모스 트랜지스터(MN1)는 턴-오프(turn-off)되고 인버터(IV1)를 통하여 엔모스-트랜지스터(MN2)가 턴-온(turn-on)되어 노드(N1)가 로직 하이로 전이한다.
따라서, 드라이버단의 피모스 트랜지스터(MP3)가 턴-온되어, 출력단인 리던던시 워드라인(RWL)이 인에이블되게 된다.
상기 제1도와 제2도에서 살펴본 바와 같이, 리던던시 워드라인(RWL)을 인에이블시키기 위해서는 상기 정상 로오 디스에이블 신호(NRD)를 로직 하이로 인에이블시키면 된다.
따라서, 본 발명의 프리테스트 장치를 이용한 로오 리던던시 동작의 경우는, 제5도에서 리던던시 테스트 패드로 소자 외부에서 테스트 신호(RT)를 로직하이 상태로 인가하면 정상 로오 디스에이블 신호(NRD : Normal Row Disable)가 로직하이로 인에이블된다.
그리고, 제1도에서 로오 어드레스에 의해 선택된 셀 어레이 블럭 선택신호(BS : Block Selection)가 로직하이로 인에이블되면 제2도의 리던던시 로오 드라이버가 인에이블되어 리던던시 워드라인(RWL)을 인에이블시킴으로써, 리던던시 로오 셀의 결함 유무를 정상 셀과 같은 방법으로 확인할 수 있게 된다.
제3도는 리던던시 컬럼 동작에 관련된 회로의 계통도로서, 이에 도시한 바와 같이, 컬럼 프리디코더 출력 신호(CPO)와 정상 칼럼 디스에이블 신호(NCD)의 입력에 따라 동작하는 리던던시 컬럼 디코더(15)와 ; 결함 셀의 리페어 동작시 상기 정상 컬럼 디스에이블 신호(NCD)에 의해 디스에이블되는 컬럼디코더 어레이(14) 및 ; 상기 컬럼 디코더 어레이(14)의 디스에이블 동작시 리던던시 비트라인(RBIT)이 인에이블되어 비트라인(RBIT)에 접속된 셀에 데이타를 리드/라이트하는 셀 어레이 블럭(13)으로 구성한다,
결함 셀의 리페어 동작이 실시되면, 정상 동작을 디스에이블시키는 정상 칼럼 디스에이블 신호(NCD : Normal Column disable)가 로직 하이로 인에이블되어 컬럼 디코더 어레이(14)를 디스에이블시키고, 반면에 리던던시 컬럼 디코더(15)가 동작해서 셀 어레이 블럭(13)의 리던던시 비트라인(RBIT)을 인에이블시키면 비트라인(RBIT)에 접속된 셀에 데이타를 리드/라이트하게 된다.
제4도는 리던던시 컬럼 디코더(15)의 일예를 도시한 회로도로서, 이에 도시한 바와 같이, 컬럼 인에이블 신호(YET)와 컬럼 프리디코더 출력 신호(CPO) 및 정상 컬럼 디스에이블 신호(NCD)를 입력으로 모든 입력이 하이일때만 로우를 출력하도록 논리 연산되는 낸드 게이트(NAND)와 ; 상기 낸드 게이트(NAND)의 출력을 반전시키는 인버터(IV)를 포함하여 구성한다.
제5도는 정상 로오/칼럼 동작을 디스에이블시키는 신호(NRD, NCD)를 출력사는 장치의 구성도로서, 이에 도시한 바와 같이, 테스트 신호(RT)를 입력으로 모든 입력이 로우일 때만 하이를 출력하도록 논리 연산되는 노아 게이트(NOR)와 ; 상기 노아 게이트(NOR)의 출력을 반전시키는 인버터(IV)를 포함하여 구성한다.
상기와 같이 구성된 리던던시 컬럼 디코더의 동작을 살펴보면 다음과 같다.
리던던시 동작에서 컬럼 인에이블 신호(YET : Yi Enable Timing Control signal)와 컬럼 프리디코더 출력 신호(CPO : Column Predecoder Output)와 정상 칼럼 디스에이블 신호(NCD)가 모두 로직 하이로 인에이블되면, 모든 입력이 하이일 때만 '로우를 출력하는 낸드 게이트(NAND)의 논리 연산에 의해 출력된 낸드 게이트(NAND)의 로우 출력은 인버터(IV)를 통하여 반전되므로써, 출력(Yi)이 로직 하이로 인에이블되어 리던던시 비트라인(RBIT)이 인에이블되게 된다.
상기 제3도와 제4도에서 살펴본 바와 같이, 리던던시 비트라인(RBIT)을 인에이블시키기 위해서는 상기 정상 컬럼 디스에이블 신호(NCD)를 로직 하이로 인에이블시키면 된다.
따라서, 컬럼 리던던시 동작의 경우도 상기 로오 리던던시 동작과 유사하게, 제5도의 테스트 신호(RT)가 인가되면 모든 입력이 로우일 때만 하이를 출력하는 노아 게이트(NOR)의 논리 연산에 의해 출력된 노아 게이트(NOR)의 로우 출력은 인버터(IV)를 통하여 반전되므로써, 인버터(IV)의 출력인 정상 칼럼 디스에이블 신호(NCD)가 로직 하이가 되고, 제4도에서 컬럼 어드레스에 의해 인에이블된 신호(CPO)와 신호(YET)의 조합에 의해 Yi 신호가 인에이블되어 리던던시 컬럼의 결합 유무를 정상 셀과 같이 확인할 수 있게 된다.
즉, 제5도에서 정상 로오/칼럼 동작을 디스에이블시키는 신호(NRD, NCD)를 출력하는 장치를 상기테스트 신호(RT)로 제어하도록 구현함으로써, 정상 동작 테스트시와 같이 리던던시 회로를 프로그램하지 않은 상태에서도 리던던시 동작을 진행시킬 수 있으므로, 리던던시 로오/컬럼 셀의 결합 유무를 확인할 수 있게 된다.
상기 제5도에서 입력되는 리던던시 테스트 신호(RT)는 테스트 동작시에서만 로직 하이로 인가되는 신호로서, 다른 정상 동작이나 리던던시 동작에서는 회로의 동작에 전혀 영향을 미치지 않는다.
이상에서 설명한 발명의 프리테스트 장치를 사용하게 되면, 결함이 발생한 셀이 리페어된 후에 리던던시 셀의 결함에 의해 다시 결함이 발생하는 것을 방지할 수 있으므로 리페어 확률을 높일 수 있고, 정상 셀과 리던던시 셀을 포함하여 리페어 가능한 다이를 선별하므로 레이저 리페어 공정 및 후속 레이저 리페어 테스트 시간을 줄일 수 있는 효과를 얻게 된다.

Claims (6)

  1. 반도체 소자의 리던던시 로오 프리테스트(redundancy row pretest) 장치에 있어서, 셀 어레이 블럭선택신호(BS)와 정상 로오 디스에이블 신호(NRD)를 입력으로 반전 논리곱 연산되는 낸드 게이트의 출력에 따라 동작하는 리던던시 로오 드라이버(11)와 ; 결합 셀의 리페어 동작시 상기 정상 로오 디스에이블 신호(NRD)에 의해 디스에이블되는 로오 디코더 어레이(12) 및 ; 상기 로오 디코더 어레이(12)의 디스에이블 동작시 리던던시 워드라인(RWL)이 인에이블되어 워드라인(RWL)에 접속된 셀에 데이타를 리드/라이트하는 셀 어레이 블럭(13)으로 구성한 것을 특징으로 하는 리던던시 로오 프리테스트장치.
  2. 제1항에 있어서, 상기 리던던시 로오 드라이버(11)는, 셀 어레이 블럭 선택신호(BS)와 정상 로오 디스에이블 신호(NRD)를 입력으로 반전 논리곱 연산하는 낸드 게이트(NAND)와 ; 상기 낸드 게이트(NAND)의 출력에 의해 온/오프 스위칭 동작하는 트랜지스터(MN1)(MP1) ; 인버터(IV1)를 통하여 반전된 상기 낸드 게이트(NAND)의 출력에 의해 온/오프 스위칭 동작하는 트랜지스터(MN2)(MP2) 및 ; 상기 트랜지스터(MN2)(MP2)의 온/오프 스위칭 동작에 의해 온/오프 스위칭되어 출력단인 리던던시 워드라인(RWL)을 인에이블 또는 디스에이블시키는 트랜지스터(MP3)(MN3)를 포함하여 구성한 것을 특징으로 하는 리던던시 로오 프리테스트 장치.
  3. 제1항에 있어서, 상기 정상 로오 동작을 디스에이블시키는 신호(NRD)를 출력하는 장치는, 테스트 신호(RT)를 입력으로 모든 입력이 로우일 때만 하이를 출력하도록 논리 연산되는 노아 게이트(NOR)와 ; 상기 노아 게이트(NOR)의 출력을 반전시키는 인버터(IV)를 포함하여 구성한 것을 특징으로 하는 리던던시 로오 프리테스트 장치.
  4. 반도체 소자의 리던던시 컬럼 프리테스트(redundancy columnpretest) 장치에 있어서, 컬럼 프리디코더 출력 신호(CPO)와 정상 컬럼 디스에이블 신호(NCD)의 입력에 따라 동작하는 리던던시 컬럼 디코더(15)와 ; 결함 셀의 리페어 동작시 상기 정상 컬럼 디스에이블 신호(NCD)에 의해 디스에이블되는 컬럼 디코더 어레이(14) 및 ; 상기 컬럼 디코더 어레이(14)의 디스에이블 동작시 리던던시 비트라인(RBIT)인 인에이블되어 비트라인(RBIT)에 접속된 셀에 데이타를 리드/라이트하는 셀 어레이 블럭(13)으로 구성한 것을 특징으로 하는 리던던시 컬럼 프리테스트 장치.
  5. 제4항에 있어서, 상기 리던던시 컬럼 디코더(15)는, 컬럼 인에이블 신호(YET)와 컬럼 프리디코더 출력 신호(CPO) 및 정상 컬럼 디스에이블 신호(NCD)를 입력으로 모든 입력이 하이일 때만 로우를 출력하도록 논리 연산되는 낸드 게이트(NAND)와 ; 상기 낸드 게이트(NAND)의 출력을 반전시키는 인버터(IV)를 포함하여 구성한 것을 특징으로 하는 리던던시 컬럼 프리테스트 장치.
  6. 제4항에 있어서, 상기 정상 컬럼 동작을 디스에이블시키는 신호(NCD)를 출력하는 장치는, 테스트 신호(RT)를 입력으로 모든 입력이 로우일 때만 하이를 출력하도록 논리 연산되는 노아 게이트(NOR)와 ; 상기 노아 게이트(NOR)의 출력을 반전시키는 인버터(IV)를 포함하여 구성한 것을 특징으로 하는 리던던시 컬럼 프리테스트 장치.
KR1019930030476A 1993-12-28 1993-12-28 리던던시 로오/컬럼 프리테스트 장치 KR0133832B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019930030476A KR0133832B1 (ko) 1993-12-28 1993-12-28 리던던시 로오/컬럼 프리테스트 장치
US08/679,948 US5636167A (en) 1993-12-28 1996-07-15 Redundancy row/column pretest circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930030476A KR0133832B1 (ko) 1993-12-28 1993-12-28 리던던시 로오/컬럼 프리테스트 장치

Publications (2)

Publication Number Publication Date
KR950021315A KR950021315A (ko) 1995-07-26
KR0133832B1 true KR0133832B1 (ko) 1998-04-23

Family

ID=19373482

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930030476A KR0133832B1 (ko) 1993-12-28 1993-12-28 리던던시 로오/컬럼 프리테스트 장치

Country Status (2)

Country Link
US (1) US5636167A (ko)
KR (1) KR0133832B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3865828B2 (ja) * 1995-11-28 2007-01-10 株式会社ルネサステクノロジ 半導体記憶装置
JP2002025291A (ja) 2000-07-07 2002-01-25 Mitsubishi Electric Corp 半導体記憶装置
US7509543B2 (en) * 2003-06-17 2009-03-24 Micron Technology, Inc. Circuit and method for error test, recordation, and repair

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62293598A (ja) * 1986-06-12 1987-12-21 Toshiba Corp 半導体記憶装置
US4996670A (en) * 1989-09-28 1991-02-26 International Business Machines Corporation Zero standby power, radiation hardened, memory redundancy circuit
US5377146A (en) * 1993-07-23 1994-12-27 Alliance Semiconductor Corporation Hierarchical redundancy scheme for high density monolithic memories
US5404331A (en) * 1993-07-30 1995-04-04 Sgs-Thomson Microelectronics, Inc. Redundancy element check in IC memory without programming substitution of redundant elements

Also Published As

Publication number Publication date
KR950021315A (ko) 1995-07-26
US5636167A (en) 1997-06-03

Similar Documents

Publication Publication Date Title
JP2732824B2 (ja) 不揮発性半導体メモリの行冗長回路
US5621691A (en) Column redundancy circuit and method of semiconductor memory device
KR950008541B1 (ko) 반도체 기억장치의 용장회로
JPH09213100A (ja) 半導体記憶装置及びその欠陥検査方法
KR100462877B1 (ko) 반도체 메모리 장치, 및 이 장치의 불량 셀 어드레스프로그램 회로 및 방법
US6160745A (en) Semiconductor storage device
JPH0358399A (ja) 半導体記憶装置
CN105513646A (zh) 修复电路及包括修复电路的半导体存储器件
KR100234377B1 (ko) 메모리 집적 회로의 리던던시 메모리 셀 제어회로 및 그 제어방법
KR0133832B1 (ko) 리던던시 로오/컬럼 프리테스트 장치
KR100320683B1 (ko) 스탠바이 전류불량 구제기능을 가지는 반도체 메모리 장치
US7068553B2 (en) Row redundancy circuit
JP2003100094A (ja) 半導体記憶装置
KR100191784B1 (ko) 리던던시 검증회로를 갖는 반도체 메모리장치
KR100268787B1 (ko) 메모리 장치의 리페어 방법
KR100226262B1 (ko) 반도체 소자의 리페어 결함 테스트용 회로
KR20000004716A (ko) 리던던시 셀의 불량 테스트를 위한 반도체 장치
KR19990025194A (ko) 반도체 메모리 장치의 결함구제 방법
KR100323199B1 (ko) 반도체 메모리
KR20010019340A (ko) 테스트 시간 단축기능을 가진 불휘발성 반도체 메모리 장치 및 테스트 방법
KR20030058256A (ko) 플래시 메모리 소자 및 그의 리페어 방법
KR960012793B1 (ko) 반도체 메모리장치의 결함구제방법 및 그 회로
KR100218248B1 (ko) 레이싱 금지부를 구비한 리던던시 로우 디코더 회로
KR20000045915A (ko) 앤티퓨즈를 이용한 칼럼 리페어 회로
KR20010059018A (ko) 리던던트 워드라인 디스터번스 테스트 장치 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 16

EXPY Expiration of term