KR0133719Y1 - 노이즈 방지회로 - Google Patents

노이즈 방지회로 Download PDF

Info

Publication number
KR0133719Y1
KR0133719Y1 KR2019930029006U KR930029006U KR0133719Y1 KR 0133719 Y1 KR0133719 Y1 KR 0133719Y1 KR 2019930029006 U KR2019930029006 U KR 2019930029006U KR 930029006 U KR930029006 U KR 930029006U KR 0133719 Y1 KR0133719 Y1 KR 0133719Y1
Authority
KR
South Korea
Prior art keywords
noise
diode
anode
transmission line
volts
Prior art date
Application number
KR2019930029006U
Other languages
English (en)
Other versions
KR950020527U (ko
Inventor
최영욱
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR2019930029006U priority Critical patent/KR0133719Y1/ko
Publication of KR950020527U publication Critical patent/KR950020527U/ko
Application granted granted Critical
Publication of KR0133719Y1 publication Critical patent/KR0133719Y1/ko

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/20Pc systems
    • G05B2219/24Pc safety
    • G05B2219/24131Noise rejection, shielding board, bus, lines
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/20Pc systems
    • G05B2219/25Pc structure of the system
    • G05B2219/25155Encoded transmission against noise

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)

Abstract

본 고안에 따른 노이즈 방지회로는, 제1 전자 장치와 제2 전자 장치 사이를 연결하는 전송 라인을 따라 데이터 및 신호가 상호 교환 및 전달되고, 전송 라인에 구동 전압이 공급되는 회로에 있어서, 데이터 및 신호에 발생되는 노이즈를 제거 및 방지하기 위한 노이즈 방지회로이다. 이 방지회로는 제1 및 제2 다이오드를 갖춘다. 제1 다이오드는, 그 캐소드가 구동 전압의 양극에 연결되고 그 에노드가 전송 라인에 연결된다. 제2 다이오드는, 그 에노드가 공통 그라운드 단자에 연결되고, 그 캐소드가 전송 라인에 연결된다.

Description

노이즈 방지회로
제1도는 종래 노이즈 방지회로의 개략적인 회로도이고,
제2도는 본 고안에 따른 노이즈 방지회로의 개략적인 회로도이고, 그리고
제3도는 본 고안에 따른 노이즈 방지회로의 동작을 설명하기 위한 부분 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
21 : 마더보드(mother board) 22 : 입출력 장치
23 : 라인 24 : 제1다이오드
25 : 제2다이오드 26 : 보호저항
32 : 5볼트 이상의 노이즈성분 33 : 0볼트 이하의 노이즈 성분
본 고안은 노이즈 방지회로에 관한 것으로서, 상세하게는 프로그래머블 로직 컨트롤러(programmable logic controller)와 같은 제어기의 내부회로에서 사용되는 각종 데이터 및 신호 교환시 발생할 수 있는 노이즈 성분을 제거 및 방지하기 위한 노이즈 방지회로에 관한 것이다.
일반적으로 각종 전기전자 소자들로 구성되어 있는 전자장치에는 그 내부에 중앙처리장치(CPU)를 포함하는 마더보드(mother board) 및 그 마더보드와 입,출력을 수행하는 입출력 주변장치가 마련되어 있다. 전자장치의 마더보드는 외부에서 발생 및 입력되는 데이터 및 신호를 처리하여 그 처리된 데이터 및 신호를 외부로 출력한다. 그러나, 마더보드에서 처리되는 데이터 및 신호의 신호 레벨은 통상적으로 0볼트와 5볼트이고, 이와 같은 신호레벨을 유지하기 위해 각종의 입.출력 보호회로가 마련되지만, 외부 노이즈 및 자체 노이즈등과 같은 노이즈에 의해 상기 레벨값이 흔들리는 경우가 발생하고 있다. 이와 같은 노이즈에 의해 전자장치는 오동작을 일으킬 수 있으며, 장치 수명을 단축시키기도 한다. 따라서, 가능한 한 노이즈를 발생을 억제할 필요가 있으며, 발생된 노이즈를 제거할 필요가 있다.
상기와 같은 노이즈를 방지하는 종래의 한 기술은, 제1도에 도시되어 있는 바와 같이, 마더보드(1)와 입출력장치인 버퍼(2)를 접속하는 신호라인에 풀업저항(3)을 접속하여 5볼트를 공급하였다. 그러나, 상기 종래 기술은 5볼트를 정확하게 전송할 수는 있지만, 5볼트 공급전원이 5볼트 이상이 되거나 다른 원인에 의해 5볼트 이상이 신호라인에 걸리게 되면 그 이상전원이 그대로 마더보드(1) 및 버퍼(2)에 인가되는 문제점이 있었다. 또한, 0볼트 이하의 전압이 공급되어도 그 전압이 그대로마더보드(1) 및 버퍼(2)에 인가되는 문제점이 있었다.
본 고안은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 풀업저항 대신에 다이오드를 양쪽으로 접속시켜 마더보드와 입출력 유니트(unit)의 신호 교환시 발생할 수 있는 노이즈를 방지하여 안정한 전압 및 전류를 제공할 수 노이즈 방지회로를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 고안의 노이즈 방지회로는, 제1 전자 장치와 제2 전자 장치 사이를 연결하는 전송 라인을 따라 데이터 및 신호가 상호 교환 및 전달되고, 상기 라인에 구동 전압이 공급되는 회로에 있어서, 상기 데이터 및 신호에 발생되는 노이즈를 제거 및 방지하기 위한 노이즈 방지회로이다. 이 방지회로는 제1 및 제2 다이오드를 포함한다. 상기 제1 다이오드는, 그 캐소드가 상기 구동전압의 양극에 연결되고 그 에노드가 상기 전송 라인에 연결된다. 상기 제2 다이오드는, 그 에노드가 공통 그라운드 단자에 연결되고, 그 캐소드가 상기 전송 라인에 연결된다.
이하 첨부된 도면을 참조하면서, 본 고안에 따른 노이즈 방지회로의 바람직한 일 실시예를 상세히 설명한다.
먼저, 제2도를 참조하면 그 자체에 입출력 포트(port)를 복수개 갖고 있는 마더보드(21)와, 상기 마더보드(21)의 입출력 포트와 데이터 및 신호를 상호 주고 받는 입출력장치(22) 사이에는 데이터 및 신호를 전송히는 전송 라인이 마더보드(21)와 입출력장치(22)를 연결하고 있다. 상기 각 라인(23)에는 캐소오드 단자가 접속되는 제1다이오드(24)와 에노드 단자가 접속되는 제2다이오드(25)가 하나의 노드(node)를 형성하며 접속되어 있다. 상기 제1다이오드(24)의 캐소오드 단자는 5볼트 전원에 접속되어 있고, 제2다이오드(25)의 애노드 단자는 그라운드에 접속되어 있다. 그리고, 라인(23)에는 과전류등의 유입을 방지할 수 있는 보호저항(26)이 추가될 수도 있다.
이와 같이 구성된 본 고안에 따른 노이즈방지회로의 작용은 다음과 같다.
제2도 및 제3도를 참조하면, 제3도 (a)와 같이 전송 및 교환되는 신호성분에 5볼트 이상의 노이즈성분(32)이 있으면, 제3도 (b)의 제1다이오드(24)는 5볼트 이상의 노이즈성분(32)에 의해 순방향 도통상태가 되어 5볼트를 공급하고 있는 전원의 그라운드로 싱크(sink)된다. 이로써, 5볼트를 넘는 노이즈성분(32)은 제거되고 정상적인 5볼트성분(31)의 신호 및 데이터만이 전송 또는 교환될 수 있는 것이다.
그리고, 제3도 (c)와 같이 전송 및 교환되는 신호성분에 0볼트 이하의 노이즈성분(33)이 있으면, 제3도 (d)의 제2다이오드(25)의 에노드가 접속되어 있는 그라운드 전압이 상기 0볼트 이하의 노이즈성분(33) 전압보다 높게 된다. 따라서, 제2다이오드(25)는 도통상태가 되고, 이에 따라 0볼트 이하의 노이즈성분(33)은 그라운드 전압에 의해 제거된다. 이로써, 0볼트 이하의 노이즈성분(33)은 제거되고 정상적인 0볼트성분(31)의 신호 및 데이터만이 전송 또는 교환될 수 있는 것이다.
상술한 바와같이 본 고안에 따른 노이즈 방지회로를 사용하면, 외부인터페이스 부가회로나 일반적인 전자회로의 신호 교환시에 발생할 수 있는 5볼트 이상의 또는 0볼트 이하의 노이즈에 적극 대처할 수 있고 정확한 신호를 주고 받을 수가 있는 것이다.
비록 본 발명이 일 실시예로서 설명되었으나, 이 분야에 통상적인 지식을 가진자에 의해 변형이 가능하더라고 그것은, 본 고안의 청구하는 범위에 의해 본 고안의 사상에 벗어나지 않는 한 본 고안에 포함되어야 한다고 보아야 할 것이다.

Claims (1)

  1. 제1 전자 장치와 제2 전자 장치 사이를 연결하는 전송라인을 따라 데이터 및 신호가상호 교환 및 전달되고, 상기 라인에 구동 전압이 공급되는 회로에 있어서, 상기 데이터 및 신호에 발생되는 노이즈를 제거 및 방지하기 위한 노이즈 방지회로는, 그 캐소드가 상기 구동 전압의 양극에 연결되고 그 에노드가 상기 전송 라인에 연결되는 제1 다이오드와, 그 에노드가 공통 그라운드 단자에 연결되고, 그 캐소드가 상기 전송 라인에 연결되는 제2 다이오드를 갖춘 것을 특징으로하는 노이즈 방지회로.
KR2019930029006U 1993-12-22 1993-12-22 노이즈 방지회로 KR0133719Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019930029006U KR0133719Y1 (ko) 1993-12-22 1993-12-22 노이즈 방지회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019930029006U KR0133719Y1 (ko) 1993-12-22 1993-12-22 노이즈 방지회로

Publications (2)

Publication Number Publication Date
KR950020527U KR950020527U (ko) 1995-07-26
KR0133719Y1 true KR0133719Y1 (ko) 1999-03-30

Family

ID=19372073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019930029006U KR0133719Y1 (ko) 1993-12-22 1993-12-22 노이즈 방지회로

Country Status (1)

Country Link
KR (1) KR0133719Y1 (ko)

Also Published As

Publication number Publication date
KR950020527U (ko) 1995-07-26

Similar Documents

Publication Publication Date Title
US5629634A (en) Low-power, tristate, off-chip driver circuit
US5086427A (en) Clocked logic circuitry preventing double driving on shared data bus
KR100319578B1 (ko) 고속이면서저전력의전압모드차동드라이버회로
US5203004A (en) Multi-board system having electronic keying and preventing power to improperly connected plug-in board with improperly configured diode connections
EP0854410A2 (en) Power supply system
JPH0758278A (ja) 半導体素子モジュール
JPH09275191A (ja) 半導体集積回路及びそれを使用した回路装置
GB1586140A (en) Logic circuits incorporating a dual function input
KR0133719Y1 (ko) 노이즈 방지회로
KR100305312B1 (ko) 인터페이스장치
US6154058A (en) Output buffer
US6271704B1 (en) Method and apparatus for balancing current in a system with two sets of termination devices
JP4429987B2 (ja) 安全plc
US7126859B2 (en) Semiconductor integrated circuit that handles the input/output of a signal with an external circuit
US6192437B1 (en) Transmission apparatus with control circuit/relay within each card providing connection to related card output depending on related slot ID/ redundancy/non-redundancy, working/protection signals
US6608517B1 (en) Live-insertion PMOS biasing circuit for NMOS bus switch
US6785109B1 (en) Technique for protecting integrated circuit devices against electrostatic discharge damage
EP0897629B1 (en) Integrated and switchable line termination
US6111450A (en) Operating voltage adapting buffer
KR100216648B1 (ko) 인터페이스회로
US6541998B2 (en) Active termination circuit with an enable/disable
JPS6336350A (ja) Cmosインタフエ−スのラツチアツプ防止回路
JP2011061696A (ja) 半導体装置及びその制御方法
KR100452503B1 (ko) 병렬버스 시스템의 오류 방지장치
KR200158546Y1 (ko) 신호 안정화를 위한 리셋 제어 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20081010

Year of fee payment: 11

EXPY Expiration of term