KR0130820B1

KR0130820B1 - Horizontal vertical sync changing

Info

Publication number: KR0130820B1
Application number: KR1019910021647A
Authority: KR
Inventors: 이갑근
Original assignee: 강진구; 삼성전자주식회사
Priority date: 1991-11-29
Filing date: 1991-11-29
Publication date: 1998-04-11
Also published as: KR930011638A

Abstract

A circuit for converting horizontal and vertical synchronous which can display a single displayer regardless of a kinds of input horizontal and vertical synchronous signals is disclosed. The circuit comprises: a detecting means(1,2) for detecting a normal synchronous or reverse synchronous components by applying horizontal or vertical synchronous signals; and a signal generator(3,4) for outputting the reverse synchronous signal. The circuit further includes a low-pass filter(5,6) for removing a noise generated at high-pass band of the reverse synchronous signal and a buffer(7,8).

Description

Horizontal and vertical synchronous conversion circuit

제1도는 종래의 수평, 수직동기변환회로.1 is a conventional horizontal and vertical synchronous conversion circuit.

제2도는 본 발명에 따른 수평, 수직동기변환회로의 블록도.2 is a block diagram of a horizontal and vertical synchronous conversion circuit according to the present invention.

제3도는 본 발명에 따른 구체회로도.3 is a detailed circuit diagram according to the present invention.

제4도는 본 발명에 따른 주요부분의 파형도.4 is a waveform diagram of the main part according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

INV1∼INV4 : 인버터 EX-OR1, EX-OR2 : 익스클루시브오어INV1 to INV4: Inverter EX-OR1, EX-OR2: Exclusive OR

1,2 : 검출부 3,4 : 엔드게이트1,2: detector 3,4: end gate

5,6 : 저역통과필터 7,8 : 버퍼5,6 low pass filter 7,8 buffer

14,15 : 동기입력단 12,13 : 동기출력단14,15: Synchronous input 12,13: Synchronous output

본 발명은 동기회로에 관한 것으로, 특히 여러종류의 수평, 수직동기신호를 하나의 특정한 동기신호로 변환하여 하나의 디스플레이장치로 디스플레이할 수 있게 하는 수평, 수직동기변환회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a synchronization circuit, and more particularly, to a horizontal and vertical synchronization circuit for converting various types of horizontal and vertical synchronization signals into one specific synchronization signal and displaying the same on one display device.

현재, 디스플레이(Display)기술이 발달됨과 더불어 디스플레이 신호도 다양화되어짐에 따라 수평, 수직동기신호의 종류도 다양화 되어가고 있다. 이에 따라, 컴퓨터나 HDTV(High Definition Television)의 경우에 그 동기신호가 각사별로 규격이 다르게 되고, 그 기기에 맞는 디스플레이장치가 아니면 디스플레이할 수 없는 문제점이 발생되었다. 따라서, 하나의 디스플레이장치에 여러 가지의 수평, 수직동기를 처리하기 위해서는 그 디스플레이장치에 적합한 수평, 수직동기신호로 변환시킬 필요가 있다.At present, as the display technology is developed and the display signals are diversified, the types of horizontal and vertical synchronous signals are also diversified. Accordingly, in the case of a computer or a high definition television (HDTV), the synchronization signal is different from each company, and a problem arises in that the display device cannot be displayed unless it is a display device suitable for the device. Therefore, in order to process various horizontal and vertical synchronizations in one display apparatus, it is necessary to convert them into horizontal and vertical synchronization signals suitable for the display apparatus.

제1도는 종래의 수평, 수직동기변환회로도로써, 저항(R1∼R4, R12∼R15)과 트랜지스터(Q1∼Q4) 및 다이오드(D1, D2, D9, D10)로 구성되어 동기입력단(30),(31)으로 부터 인가되는 여러종류의 수평, 수직동기신호를 각각 보강하고, 콘덴서(C1∼C6)와 저항(R5∼R7, R16∼R18)으로 구성되어 보강된 수평, 수직동기신호의 직류성분을 제거하며, 직류성분이 제거된 이 수평, 수직동기신호가 역동기신호 및 정동기신호일 때 2개의 인버터(INVERTER)(INV1, INV2), (INV3, INV4)중 하나의 인버터에 하이신호가 입력되어 익스클루브오어게이트(EXCLUSIVE-OR GATE)(EX-OR1), (EX-OR2)를 거쳐 정동기신호가 출력되도록 구성된다. 따라서 종래의 수평, 수직동기변환회로는 입력되는 여러 종류의 동기신호에 관계없이 하나의 정동기신호로 변환하여 수평, 수직동기출력단(16),(17)을 통해 하나의 디스플레이 장치에 공급할 수 있었다. 하지만 이 수평, 수직동기변환회로를 구현하기 위해서는 많은 수의 부품을 사용해야 하며 그만큼 회로가 복잡해질 수 밖에 없었다. 또한 인버터(INV1∼INV4) 주변의 저항(R8∼R11, R19∼R22)과 콘덴서(C7, C8)의 정수값변화에 따라 회로가 민감하게 작용하여 안정된 정동기신호를 출력할 수 없었던 문제점이 발생되었다.FIG. 1 is a conventional horizontal and vertical synchronous conversion circuit diagram, which is composed of resistors R1 to R4, R12 to R15, transistors Q1 to Q4, and diodes D1, D2, D9, and D10, respectively. DC components of the horizontal and vertical synchronous signals which are reinforced by various types of horizontal and vertical synchronous signals applied from (31), respectively, and made up of condensers (C1 to C6) and resistors (R5 to R7, R16 to R18). When the horizontal and vertical synchronous signals from which the DC component is removed are the reverse synchronous signal and the constant synchronous signal, a high signal is input to one of the two inverters (INVERTER) (INV1, INV2) and (INV3, INV4). The synchronous signal is output through an EXCLUSIVE-OR GATE (EX-OR1) and (EX-OR2). Accordingly, the conventional horizontal and vertical synchronous conversion circuits can be converted into a single synchronous signal and supplied to one display device through the horizontal and vertical synchronous output terminals 16 and 17 irrespective of various types of synchronization signals. However, the implementation of this horizontal and vertical synchronous conversion circuit requires a large number of components, and the circuit has become complicated. In addition, due to the constant value change of the resistors R8 to R11, R19 to R22, and the capacitors C7 and C8 around the inverters INV1 to INV4, the circuit is sensitive to a problem that a stable synchronizing signal cannot be output. .

따라서 상기 문제점을 해결하기 위한 본 발명의 목적은, 적은 양의 부품으로 수평, 수직동기를 변환하여 경비를 절감하고 회로를 쉽게 구현할 수 있는 수평, 수직동기변환회로를 제공함에 있다.Accordingly, an object of the present invention for solving the above problems is to provide a horizontal, vertical synchronous conversion circuit that can reduce the cost and easily implement the circuit by converting the horizontal, vertical synchronous to a small amount of parts.

상기 목적을 달설하기 위한 본 발명의 특징은, 수평, 수직동기신호를 디스플레이하기 위한 동기변환회로에 있어서, 상기 수평 또는 수직동기신호를 인가받아 정동기 또는 역동기성분을 검출하기 위한 검출수단과, 상기 검출수단으로 부터 정동기 또는 역동기성분의 신호를 인가받아 역동기신호를 출력하기 위한 신호발생부를 포함하는데 있다.A feature of the present invention for achieving the above object is, in a synchronous conversion circuit for displaying a horizontal, vertical synchronous signal, detecting means for detecting a synchronous or inverse synchronous component by receiving the horizontal or vertical synchronous signal; It includes a signal generator for receiving a signal of the constant synchronization or reverse synchronization component from the detection means for outputting the reverse synchronization signal.

이하 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 발명에 따른 수평, 수직동기변환회로의 블록도로써, 여러 종류의 동기신호(S1)중에서 하나의 수평, 수직동기신호를 선택하기 위한 동기선택스위치(9)와, 상기 동기선택스위치(9)에 각각 연결되어 선택된 수평, 수직동기신호중에서 각각의 정동기 신호와 역동기신호(3차동기신호는 일종의 정, 역동기신호이다.)를 검출하여 제1 및 제2엔드게이트로 인가하기 위한 제1 및 제2 검출부(1),(2)와, 상기 제1 및 제2검출부(1),(2)에 각각 연결되어 검출된 정 또는 역동기신호가 있을 경우에만 로우신호를 출력하여 역동기신호로 변환하는 제1 및 제2엔드게이트(3),(4)와, 제1 및 제2 엔드게이트(3),(4)에 각각 연결되어 동기선택스위치(9)에서 3치동기신호가 선택될 경우에 제1 및 제2엔드게이트(3),(4)를 통해서 발생되는 잡음을 제거하는 제1 및 제2 저역통과필터(5),(6)와, 잡음이 제거된 3차 동기신호를 완전한 역동기신호로 변환하는 제1 및 제2버퍼(7),(8)로 구성되어 있다.2 is a block diagram of a horizontal and vertical synchronous conversion circuit according to the present invention, a synchronization selection switch 9 for selecting one horizontal and vertical synchronization signal among various types of synchronization signals S1, and the synchronization selection switch. (9) Detecting and applying each of the forward and reverse sync signals (the third sync signal is a kind of forward and reverse sync signals) among the selected horizontal and vertical sync signals, respectively, connected to the first and second end gates. Outputs a low signal only when there is a positive or reverse synchronization signal detected by being connected to the first and second detectors 1 and 2 and the first and second detectors 1 and 2, respectively. Tri-synchronous in the synchronous selection switch 9 connected to the first and second end gates 3 and 4 and the first and second end gates 3 and 4, respectively, for converting into reverse synchronization signals. First and second low pass filters 5, which remove noise generated through the first and second end gates 3 and 4 when a signal is selected, ( 6) and first and second buffers 7 and 8 for converting the third-order synchronous signal from which noise is removed to a complete inverse synchronous signal.

제3도는 본 발명에 따른 수평, 수직동기변환회로의 구체회로도로써, 제1검출부(1)는, 동기선택스위치(9)에서 선택되어 입력단(14)을 통해 인가된 하나의 수평동기신호가 콘덴서(C9)를 통해서 트랜지스터(Q5)의 베이스에 공급되도록 연결되고, 트랜지스터(Q5)의 콜렉터는 접지되며, 에미터는 제1엔드게이트(3)의 제1입력단(20)과 연결된다. 또한, 트랜지스터(Q5)의 베이스는 다이오드(D17)를 통해 트랜지스터(Q6)의 베이스와 연결되고, 트랜지스터(Q6)의 에미터는 접지되며, 콜렉터는 제1엔드게이트(3)의 제2입력단(21)과 연결된다. 또한 제1엔드게이트(3)의 LEN 입력단(20,21)사이에는 저항(R25)과 저항(R26)을 통하여 Vcc전원에 연결되어 있고, 저항(R23)과 다이오드(D17) 및 저항(R24)는 캐페시터(C9)를 통하여 커플링(coupling)된 신호의 바이어스(bias)값을 설정하는 역할을 한다.3 is a detailed circuit diagram of a horizontal and vertical synchronous conversion circuit according to the present invention, in which the first detection unit 1 is selected by the synchronous selection switch 9 so that one horizontal synchronous signal applied through the input terminal 14 is a condenser. It is connected to supply to the base of the transistor Q5 through C9, the collector of the transistor Q5 is grounded, the emitter is connected to the first input terminal 20 of the first end gate (3). In addition, the base of the transistor Q5 is connected to the base of the transistor Q6 through the diode D17, the emitter of the transistor Q6 is grounded, and the collector is the second input terminal 21 of the first end gate 3. ). In addition, the LEN input terminals 20 and 21 of the first end gate 3 are connected to the Vcc power source through a resistor R25 and a resistor R26, and a resistor R23, a diode D17, and a resistor R24. Is a function of setting a bias value of a signal coupled through the capacitor C9.

여기서 저항(R23, R24)의 정수값은 동기신호가 없을 때 트랜지스터(Q5, Q6)가 동작되지 않도록 조정된다. 제1저역통과필터(5)는, 제1엔드게이트(3)의 출력단과 제1버퍼(7)사이에 저항(R27)과 저항(R28)이 직렬로 연결되어 있으며, 저항(R27)과 저항(R28) 사이에는 콘덴서(C10)를 통해 접지되도록 구성된다. 제1버퍼(7)는, 제1저역통과필터(5)를 통한 수평동기신호를 완전한 역동기신호로 변환하여 수평동기출력단(12)을 통해 출력하도록 구성된다. (수직동기변환회로는 수평동기변환회로와 똑같이 구성되므로 생략한다.)Here, the integer values of the resistors R23 and R24 are adjusted so that the transistors Q5 and Q6 are not operated when there is no synchronization signal. In the first low pass filter 5, a resistor R27 and a resistor R28 are connected in series between the output terminal of the first end gate 3 and the first buffer 7, and the resistor R27 and the resistor are connected in series. Between R28, it is comprised so that it may be grounded through the capacitor | condenser C10. The first buffer 7 is configured to convert the horizontal synchronous signal through the first low pass filter 5 into a complete reverse synchronous signal and output it through the horizontal synchronous output stage 12. (The vertical synchronous conversion circuit is the same as the horizontal synchronous conversion circuit, so it is omitted.)

상기와 같이 구성된 본 발명의 일 실시예를 첨부한 도면을 참조하여 상세히 설명한다.An embodiment of the present invention configured as described above will be described in detail with reference to the accompanying drawings.

우선 동기선택스위치(9)에서는, 여러 종류의 수평, 수직동기신호(S1)들중에 하나의 수평, 수직동기신호만을 선택하여 수평, 수직동기입력단(14),(15)을 통해서 제1 및 제2 검출부(1),(2)에 각각 인가하게 된다. 제4도의 (a),(b),(c),(d)는 수평, 수직동기신호의 일종으로써 각각 역동기신호와 정동기신호 및 정, 역 3차동기신호를 나타낸 것이다. 이들 신호중 선택된 하나의 동기신호가 제1 및 제2검출부(1),(2)의 콘덴서(C9),(C11)를 통해 직류성분이 제거되게 된다. 만약 동기선택스위치(9)에서 선택된 동기신호가 정동기신호(b)일 경우에 콘덴서(C9),(C11)를 통해 직류성분이 제거되고, 다이오드(D17),(D18)를 통해 트랜지스터(Q6),(Q8)의 베이스에 인가되어 트랜지스터(Q6),(Q8)를 턴온시키게 된다. 이에따라, 제1 및 제2엔드게이트(3),(4)의 제2입력단자들(21),(23)의 전위는 하이에서 로우로 전환되어 제1입력단자들(20),(22)의 전위와 관계없이 제1 및 제2엔드게이트(3),(4)는 로우신호를 출력하게 된다. 또한 동기선택스위치(9)에서 선택된 동기신호가 역동기신호(a)일 경우에는 콘덴서(C9),(C11)를 통해 트랜지스터(Q5),(Q7)의 베이스에 인가되어 트랜지스터(Q5),(Q7)를 턴온시키게 되며, 이에따라 제1 및 제2엔드게이트(3),(4)의 제1입력단자들(20),(22)의 전위가 하이에서 로우로 전환되어 제1 및 제2엔드게이트(3),(4)는 제2입력단자들(21),(23)의 전위와 관계없이 로우신호를 출력하게 된다. 따라서 제4도의 (a)와(b) 같은 역, 정동기신호가 동기선택스위치에서 선택된 경우에 제1 및 제2검출부(1),(2)와 제1 및 제2엔드게이트(3),(4)를 통해 제4도의 (g)와 같은 역동기신호로 변환되게 된다.First, the synchronous selection switch 9 selects only one horizontal and vertical synchronous signal among various types of horizontal and vertical synchronous signals S1 and selects the first and the first through the horizontal and vertical synchronous input terminals 14 and 15. 2 is applied to the detection parts 1 and 2, respectively. (A), (b), (c), and (d) of FIG. 4 are horizontal and vertical synchronous signals, respectively, and show reverse synchronous signals, forward synchronous signals, and positive and reverse third sync signals. The selected one of these signals is removed from the direct current component through the capacitors C9 and C11 of the first and second detection units 1 and 2. If the synchronous signal selected by the synchronous selection switch 9 is the positive synchronizing signal b, the DC component is removed through the capacitors C9 and C11 and the transistor Q6 through the diodes D17 and D18. Is applied to the base of (Q8) to turn on transistors (Q6) and (Q8). Accordingly, the potentials of the second input terminals 21 and 23 of the first and second end gates 3 and 4 are switched from high to low so that the first input terminals 20 and 22 are connected. The first and second end gates 3 and 4 output a low signal regardless of the potential of. When the synchronous signal selected by the synchronous select switch 9 is the inverse synchronous signal a, it is applied to the bases of the transistors Q5 and Q7 through the capacitors C9 and C11, so that the transistors Q5 and ( Q7) is turned on, so that the potentials of the first input terminals 20 and 22 of the first and second end gates 3 and 4 are switched from high to low so that the first and second ends The gates 3 and 4 output low signals regardless of the potentials of the second input terminals 21 and 23. Therefore, in the case where the reverse / constant synchronizing signal such as (a) and (b) of FIG. 4 is selected by the synchronous selection switch, the first and second detection units 1, 2 and the first and second end gates 3, ( Through 4), it is converted into a reverse synchronous signal as shown in (g) of FIG.

하지만, 제4도의 (c), (d)와 같은 3차동기가 동기선택스위치(9)에서 선택될 경우에는 제1 및 제2검출부(1),(2)와 제1 및 제2엔드게이트(3),(4)를 통해서 정동기성분이 반전되지만 이 과정에서 출력신호에 잡음(18)이 발생하게 되며, 제4도의 (e)와 같은 파형을 갖게 된다. 이에따라 제1 및 제2저역통과필터(5),(6)는 이러한 잡음들을 제거하게 되며, 그 출력은 제4도의 (F)와 같은 파형을 갖게 되는데 아직도 완전한 역동기신호가 되지 못한 이런 동기신호는 제1 및 제2버퍼(7),(8)를 통하면서 잡음이 제거된 신호의 역동기성분이 일정하게 되어, 제4도의 (g)와 같은 파형을 갖는 동기신호가 제1 및 제2동기출력단(12),(13)을 통해 출력하게 된다.However, when the third-order prime movers such as (c) and (d) of FIG. 4 are selected by the synchronization selector switch 9, the first and second detectors 1 and 2 and the first and second end gates are selected. Through (3) and (4), the synchronous component is inverted, but in this process, the noise 18 is generated in the output signal, and has a waveform as shown in (e) of FIG. Accordingly, the first and second low pass filters 5 and 6 eliminate these noises, and their output has a waveform as shown in FIG. 4 (F), which is still not a complete reverse synchronization signal. The inverse synchronous component of the signal from which the noise is removed while the first and second buffers 7, and 8 are constant is constant, and the synchronous signal having the waveform as shown in FIG. Output through the synchronous output terminal 12,13.

상기한 바와 같이 입력되는 수평, 수직동기신호의 종류에 관계없이 하나의 디스플레이장치로 디스플레이할 수 있게 하는 수평, 수직동기변환회로를 적은 양의 부품을 사용하여 구현함으로써 경비를 절감할 수 있게 되는 효과가 있다.As described above, it is possible to reduce the cost by implementing a horizontal and vertical synchronous conversion circuit using a small amount of components that can be displayed on one display device regardless of the type of horizontal and vertical synchronous signals inputted as described above. There is.

Claims

A synchronous conversion circuit for displaying horizontal and vertical synchronous signals, comprising: detection means for detecting a synchronous or inverse synchronous component by receiving the horizontal or vertical synchronous signal, and a signal of the synchronous or inverse synchronous component from the detection means; A horizontal and vertical synchronous conversion circuit, characterized in that it comprises a signal generator for outputting the reverse synchronization signal.

The horizontal and vertical synchronous conversion circuit of claim 1, further comprising a low pass filter for removing noise generated at a high frequency of a reverse synchronous signal through the signal generator.

The horizontal and vertical synchronous conversion circuit of claim 2, further comprising a buffer unit configured to keep the reverse synchronous component of the reverse synchronous signal from which the noise is removed through the low pass filter unit.

2. The horizontal and vertical synchronous conversion circuit according to claim 1, wherein the detecting means is configured to turn on one of the symmetrical transistors to detect the constant synchronous or reverse synchronous components.