KR890004851B1 - Charactor generator controller of double scan - Google Patents
Charactor generator controller of double scan Download PDFInfo
- Publication number
- KR890004851B1 KR890004851B1 KR1019860011162A KR860011162A KR890004851B1 KR 890004851 B1 KR890004851 B1 KR 890004851B1 KR 1019860011162 A KR1019860011162 A KR 1019860011162A KR 860011162 A KR860011162 A KR 860011162A KR 890004851 B1 KR890004851 B1 KR 890004851B1
- Authority
- KR
- South Korea
- Prior art keywords
- horizontal
- signal
- output
- character generation
- delay
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/278—Subtitling
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Controls And Circuits For Display Device (AREA)
- Television Systems (AREA)
Abstract
Description
제1도는 본 발명의 블럭도.1 is a block diagram of the present invention.
제2도는 상기 제1도의 블럭도의 일실시예의 구체회로도.2 is a concrete circuit diagram of one embodiment of the block diagram of FIG.
제3도는 상기 제2도의 동작 파형도.3 is an operational waveform diagram of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 마이컴 20 : 수평동기신호 분할부10: microcomputer 20: horizontal synchronization signal division
30,40 : 제1,2수평동기신호 지연부 50 : 수평동기신호 출력게이트30, 40: first and second horizontal synchronization signal delay unit 50: horizontal synchronization signal output gate
60 : 문자발생회로부 70 : 출력로직회로.60: character generator circuit 70: output logic circuit.
본 발명은 더블스켄(Double Scan) 텔레비죤의 문자발생 제어회로(Charator Generator Controller)에 관한 것으로, 특히 인터레이스(Interlace)방식의 분자발생칩을 사용하여 난인터레이브(NON-Interlace)방식의 더블스켄 텔레비죤에 문자를 발생할 수 있도록 한 더블스켄 텔레비죤의 제어회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a character generator controller of a double scan television, in particular a double scan television of a non-interlace method using an interlace molecular generation chip. It is a control circuit of a double scan television that allows a character to be generated.
일반적으로 텔레비죤의 문자발생회로는 텔레비죤 수상기의 화면상에 시간이나 채널(Channel)을 알리는 숫자나 문자를 소정의 영역에 표시하고자 하는 것으로 이를 위한 전용 집적회로가 많이 개발되어 사용되어 왔었다.In general, a character generation circuit of a television is intended to display a number or a letter indicating a time or a channel on a screen of a television receiver in a predetermined area, and a dedicated integrated circuit for this has been developed and used.
그러나 상기의 문자발생칩은 종래(범용)의 텔레비죤 수상기의 문자발생에만 사용이 가능한 것으로 최근 난인터레이스방식의 더블스켄 텔레비죤이 출현하고 있는 추세이나 난인터레이스방식의 더블스켄 텔레비죤의 문자발생칩은 개발되지 않고 있다.However, the above-mentioned character generation chip can be used only for character generation of conventional (general purpose) television sets. Recently, there has been a trend for the emergence of non-interlaced double scan televisions, but the character generation chips for non-interlaced double scan televisions have not been developed. It is not.
만약 상기와 같은 문자발생칩을 더블스켄 텔레비죤의 문자발생용으로 사용할 경우, 범용의 텔레비죤의 수평주사 주파수 15.743KHz이나 더블스켄 텔레비죤 수상기의 수평주사 주파수는 2H 약 31.5KHz의 주파수를 갖고 주사를 실시하기 때문에 사용이 불가능 하였다.If the above character generation chip is used for character generation of double scan television, the horizontal scan frequency of general television is 15.743KHz or the horizontal scan frequency of double scan television receiver is about 2H about 31.5KHz. It was impossible to use.
그러므로 난인터레이스방식의 더블스켄 텔레비죤 수상기에서는 범용의 문자발생칩을 사용하여 텔레비죤세트의 스크린(Screen)상에 문자를 나타낼 수가 없었다.Therefore, in the non-interlaced double scan television receiver, it was not possible to display characters on the screen of the television set using a general-purpose character generation chip.
따라서 본 발명의 목적은 범용의 문자발생칩을 복수로 사용하여 난인터레이스방식의 더블스켄 텔리베죤에서 문자를 발생시킬수 있는 문자발생 제어회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a character generation control circuit capable of generating characters in a double scan television of a non-interlaced system using a plurality of general-purpose character generation chips.
본 발명의 또 다른 목적은 문자발생시에 플리커잡음(Flicker Noise)가 없는 양질의 화면을 실현할 수 있는 회로를 제공함에 있다. 이하 본 발명은 첨부한 도면을 참조하여 상세히 설명한다.It is still another object of the present invention to provide a circuit capable of realizing a high quality screen without flicker noise at the time of character generation. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제1도는 본 발명에 따른 인테레이스방식의 더블스켄 텔레비죤의 문자발생 제어회로의 블럭도로서, 텔레비죤 수상기의 화면상에 표시할 문자에 따른 데이터를 프로그램에 따라 처리하여 출력하는 마이컴부(10)와, 난인터레이스방식의 더블스켄 텔레비죤 수상기의 더블스켄 수평동기신호를 클럭으로 입력하여 문자발생데이터의 주기로 서로 상반된 제1,2수평동기신호를 래치출력하는 수평동기신호 분할부(20)와, 상기 수평동기신호 분할부(20)에서 출력하는 제1수평동기신호를 지연하고 지연동기신호와 제1수평동기신호를 동기화하여 지연검출하는 제1수평동기신호 지연부(30)와, 상기 수평동기신호 분할부(20)에서 출력되는 제2수평동기신호를 지연하고, 지연동기신호와 제2수평동기신호를 동기화하여 지연검출하는 제2수평동기신호 지연부(40)와, 상기 제1,2수평동기신호 지연부(30-40)에서 각각 출력되는 제1,2지연동기신호를 논리합하여 더블스켄 텔레비죤의 수평동기신호를 각 회로부로 출력하는 수평동기신호 출력게이트(50)와, 상기 마이컴(10)에서 출력하는 프로그램데이터와 제1,2수직동기신호 지연부(30-40)에서 각각 출력하는 수평동기신호에 의해 복수로 구성된 문자발생칩을 구동하여 문자발생신호를 발생하는 문자발생회로부(60)와, 상기 문자발생회로부(60)의 문자발생 신호를 논리합하여 출력하는 출력로직회로(70)로 구성된다.1 is a block diagram of a character generation control circuit of an interlaced double scan television according to the present invention, and includes a
따라서 난인터레이스방식의 더블스켄 수상기 내의 마이컴부⑽에서 문자발생을 하기위한 프로그램데이터와 제어신호가 문자발생회로부(60)로 출력되고 수상기세트의 편향부에서 수평동기신호(Horizontal Synchronizing Signal: 이하 HS라함)과 수직동기신호(Vertical Synchronizing Signal: 이하 VS라함)가 발생되어 수평동기신호 분할부(20)고, 문자발생회로부(60)로 각각 입력되며, 수평동기신호 분할부(20)에서는 상기 수평동기신호를 클럭으로 입력하여 클럭이 하강에지(Falling Edge)일 때 이를 래치하여 제1수평동기신호와 이와 반전된 신호인 제2수평동기신호로 분할하여 제1수평동기신호 지연부(30)와 제2수평동기신호 지연부(40)로 각각 출력한다.Therefore, the program data and control signal for character generation at the microcomputer part in the non-interlaced double scan receiver are output to the character generating
이때 상기 수평동기신호 분할부(20)에서 출력하는 제1수평동기신호를 입력한 제1수평동기신호 지연부(30)는 이를 소정시간 동안 지연하여 입력된 제1수평동기신호와 동기 일치화하여 지연된 제1수평동기신호를 수평동기신호 출력게이트(50)와 문자발생회로부(60)로 출력하고, 제2수평동기신호를 입력한 제2수평동기신호 지연부(40)는 제2수평동기신호를 소정시간 동안 지연하여 입력된 수평동기신호와 이를 동기화하여 상기 수평동기신호 출력게이트(50) 및 문자발생회로(60)로 이를 출력한다.At this time, the first horizontal synchronizing
따라서, 동기신호 출력게이트(50)는 제1수평동기신호와 제2수평동기신호를 논리합하여 순차적으로 발생되는 제1,2수평동기신호를 연속적으로 출력하여 더블스켄 텔레비죤 수상기의 수평동기신호를 필요로하는 각회로에 공급한다.Therefore, the synchronization
또한 마이컴(10)에서 출력하는 문자발생을 하기위한 데이터와 제어신호와 더블스켄 텔레비죤 수상기의 편향부에서 발생되는 수직동기신호와 상기 제1,2수평동기신호 지연부(30-40)에서 각각 출력되는 제1,2수평동기신호를 입력한 문자발생회로부(60)는 분리되어 입력되는 제1,2수평동기신호에 의해 난인터레이스방식에 맞는 문자발생 데이터를 고속으로 출력로직회로(70)로 출력한다.In addition, the data and the control signal for the character generation output from the
또 한편 문자발생회로부(60)에서 출력되는 문자발생데이터를 입력한 출력로직회로(70)는 이를 논리합하여 더블스켄 텔레비죤의 수평동기 주파수의 속도에 맞는 문자를 스크린(Screen:Cathode ray tude)롤 출력한다.On the other hand, the
따라서 범용 텔레비죤의 수평주사수보다 2배속도인 더블스켄 텔레비죤의 수평동기 주파를 제1,2수평동기로 분할하고 지연하여 범용의 수직동기 주파수로 변환하여 난인터레이스방식의 더블스켄 텔레비죤의 문자를 발생시킬 수 있다.Therefore, the horizontal scan frequency of the double scan television, which is twice as fast as the horizontal scan of the general-purpose television, is divided into the first and second horizontal synchronizing units, and the delay is converted into the general vertical synchronization frequency to generate the characters of the non-interlaced double scan television. You can.
제2도는 상기 제1도의 블록도의 일실시예에 구체회로도로서, 텔레비죤수상기의 스크린(Screeni Cathoderay tube)에 표시할 문자데이터와 제어신호를 소정의 프로그램에 따라 출력하는 마이컴⑽과, 전원전압(VDD)을 데이터 입력단자(T)로 입력하여 닌인터레이스방식의 더블스켄 텔레비죤 수상기의 수평동기신호(31.5KHz)(HS)를 클럭으로 입력하여 클럭에지가 하강(Falling Edge)로 될 때마다 상태를 천이하여 문자발생주기로 수평동기신호를 하여 제1,2수평동기신호로 래치출력하는 T-플립플롭(Toggle F/F)로된 수평동기신호 분할부(20)과, 상기 수평동기신호 분할부(20)에서 출력되는 제1수평동기신호를 반전출력하는 인버터(N1)의 출력단에 캐패시터(C1)와 저항(R1)을 직렬접속한 RC 지연회로를 접속하고, 상기 제1수평동기신호와 반전되어 소정지연된 제1수평동기신호를 입력하여 논리곱하여 출력하는 앤드 게이트(AN1)로 구성된 제1수평동기신호 지연부(30)와, 상기 수평동기신호 분할부(20)에서 출력되는 제1수평동기신호의 반전출력인 제2수평동기신호를 반전출력하는 인버터(N2)의 출력단에 캐패시터(C2)와 저항(R2)을 직렬 접속한 RC 지연회로를 접속하여 상기 반전된 제2수평동기신호를 반전하고 소정지연하며 지연된 제2수평동기신호를 입력하여 논리곱 출력하는 앤드 게이트(AN2)로 구성된 제2수평동기신호 지연부(40)와, 상기 앤드 게이트(AN1-AN2)의 출력을 논리합하여 출력하는 오아게이트(OR Gate)로된 수평동기신호 출력 게이트(50)와, 상기 앤드 게이트(AN1-AN2)의 출력과 더블스켄 텔레비죤 수상기의 수직동기신호(VS)와 전술한 마이컴⑽에서 출력되어지는 데어터 및 제어신호를 입력하여 문자를 발생출력하는 문자발생칩(61-62)로 구성된 문자발생부(60)와, 상기 문자발생칩(61-62)에서 각각 출력되는 문자발생 데이터를 논리합하여 출력로직회로(70)로 구성되며 제3도는 상기 제2도의 동작 파형도이다.FIG. 2 is a specific circuit diagram of an embodiment of the block diagram of FIG. 1, which includes a microcomputer for outputting character data and control signals to be displayed on a screen of a television receiver according to a predetermined program, and a power supply voltage ( V DD ) is inputted to the data input terminal (T) to input the horizontal synchronization signal (31.5KHz) (HS) of the double scan television receiver of the nin interlaced type as a clock, and the state is achieved whenever the clock edge becomes the falling edge. A horizontal synchronous signal divider 20 formed of a T-flip flop (Toggle F / F) for shifting the signal to generate a horizontal synchronous signal at a character generation period, and latching the first and second horizontal synchronous signals. An RC delay circuit in which a capacitor C1 and a resistor R1 are connected in series is connected to an output terminal of an inverter N1 that inverts and outputs the first horizontal synchronization signal outputted from 20, and inverted with the first horizontal synchronization signal. Input the first delayed horizontal synchronization signal And a second horizontal synchronous signal as an inverted output of the first horizontal synchronous
이하 본 발명은 상술한 구성과 도면을 참조하여 설명하면, 지금 마이컴(10)에서 문자를 발생하기 위한 데이터(Data)와 제어신호(CLK,, STB) 신호가 각각 출력되어 문자발생칩(61-62)의 데이터 제어신호 입력단자(DCI1)과 (DCI2)로되고, 더블스켄 텔레비죤의 편향부에서 출력되는 수직주파수(VS)가 수직주파수 입력단자(VS1-VS2)로 각각 입력되는 상태에서 제3(a)도와 같은 수평동기 주파수(31.5KHz)(HS)가 수평동기신호 분할수단(20)의 클럭단(CK)으로 입력되면, 수평동기신호 분할수단(20)은 31.5KHz의 주파수로 입력된 인터레스방식의 더블스켄 텔레비죤의 수평동기(HS)가 하강에지로될 때 출력단자(Q-)에서는 제3(b)도와 제3(c)도와같이 서로 상반된 신호를 2분주하여 출력단자(Q)의 신호를 인버터(N1)과 앤드 게이트(AN1)로 입력시키며, 출력단자()의 신호를 인버터(N2)와 앤드 게이트(AN2)로 출력한다.Hereinafter, the present invention will be described with reference to the above-described configuration and drawings. Now, the data (Data) and the control signal (CLK, , STB) signals are output to the data control signal input terminals (DCI1) and (DCI2) of the character generator chips 61-62, and the vertical frequency (VS) output from the deflection portion of the double scan television is inputted vertical frequency. When the horizontal synchronizing frequency (31.5 KHz) HS as the third (a) is input to the clock terminal CK of the horizontal synchronizing signal dividing means 20 in the state inputted to the terminals VS1-VS2, respectively, the horizontal synchronizing is performed. The signal dividing means 20 outputs the output terminal Q- when the horizontal synchronization HS of the interscan type double scan television input at a frequency of 31.5 KHz becomes the falling edge. ) Divides the signals opposite to each other as shown in the third (b) and the third (c) and inputs the signal of the output terminal Q to the inverter N1 and the AND gate AN1, and output terminal ( ) Is output to the inverter N2 and the AND gate AN2.
또한 상기 제3(b)도의 신호를 입력한 인버터(N1)은 상기(B)의 신호를 제3(d)도와 같이 반전하고, 이를 캐패시터(C1)와 저항(R1)으로 제3(f)도와 같이 소정 지연하여 앤드 게이트 (AN1)로 입력시킨다.In addition, the inverter N1 inputs the signal of FIG. 3 (b), inverts the signal of (B) as shown in FIG. 3 (d), and converts it to the capacitor C1 and the resistor R1 to the third (f). As shown in the figure, a predetermined delay is input to the AND gate AN1.
이때 상기 제3(b)도와 같은 제1수평동기신호와 제3(f)도와 같이 소정지연된 제1수평동기신호를 입력한 앤드 게이트(AN1)는 이를 논리곱하여 제3(h)도와 같은 제1수평동기신호만을 15.75KHz하여 문자발생칩(61)의 수평동기신호 입력단자(HS)로 출력한다.In this case, the AND gate AN1 inputting the first horizontal synchronization signal as shown in FIG. 3 (b) and the first horizontal synchronization signal as shown in FIG. 3 (f) is logically multiplied to obtain the first horizontal synchronization signal as shown in FIG. Only the horizontal synchronous signal is output at 15.75 KHz to the horizontal synchronous signal input terminal HS of the
또한편 상기 제3(c)도의 신호를 입력한 인버터(N2)는 이신호를 반전하여 제3(e)도와같이 반전하여 캐패시터(C2)와 저황(R2)로 구성한 RC 지연회로로 출력하여 제3(g)도와 같은 신호를 앤드 게이트(AN2)로 출력한다.In addition, the inverter N2 which inputs the signal of FIG. 3 (c) inverts this signal and inverts it as shown in FIG. 3 (e), and outputs it to an RC delay circuit composed of capacitor C2 and low sulfur R2, A signal similar to the diagram (g) is output to the AND gate AN2.
따라서 앤드 게이트(AN2)는 제3(c)도와 제3(g)도의 신호를 논리곱하여 제3(i)도같은 제2수평동기신호를 15.75KHz의 주기로 문자발생칩(62)의 수평동기신호 입력단(HS2)으로 출력한다.Therefore, the AND gate AN2 performs a logical multiplication on the signals of the third (c) and the third (g) degrees, and the horizontal synchronous signal of the character generation chip 62 generates the second horizontal synchronous signal as shown in the third (i) at a period of 15.75 KHz. Output to the input terminal HS2.
그러므로 분자발생칩(61-62)은 마이컴(10)에서 문자를 발생시키기 위해 출력한 프로그램데이터를 앤드 게이트(AN1-AN2)에서 출력한 수평동기신호와 더블스켄 텔레비죤의 편향부에서 출력된 수직동기 주파수(60Hz)를 수직동기신호 입력단자(V5)를 입력함으로서 문자발생칩(61-62)은 15.75KHz마다 번갈아 순차적으로 문자발생데이터를 출력로직회로(70)로 출력한다.Therefore, the molecular generation chip 61-62 outputs the program data output to generate characters from the
이때 상기 문자발생칩(61-62)에서 순차적으로 출력하는 문자발생데이터를 논리곱하여 단자(200)를 통해 더블스켄 텔레비죤의 스크린상으로 출력하며, 수평동기신호 출력게이트(50)는 상기 앤드 게이트(AN1)와 (AN2)에서 제3(h)도와 제3(i)도와 같이 15.75KHz 출력되는 제1수평동기신호와 제2수평동기신호를 논리합하여 더블스켄 텔레비죤의 편향부에서 출력하는 원래의 수평주사 주사수(31.5KHz)로 수평동기신호를 필요로 하는 각회로로 출력한다.In this case, the character generation data sequentially output from the character generation chips 61-62 are logically multiplied and output to the screen of the double scan television through the
따라서 난인터레이스방식의 더블스켄 텔레비죤의 수평동기주파수 525매 수평동기주파수중 문자발생칩(61)이 263개, 문자발생칩(62)가 262개의 수직동기 펄스를 이용하여 문자 발생데이터를 출력함을 알수 있다.Therefore, out of the horizontal synchronization frequency of 525 double synchronous double scan televisions, 263
상술한 바와같이 본 발명은 인터레이스방식의 문자발생칩을 복수로 구성하고, 더블스켄 켈레비죤의 수평동기 주파수를 분할하여 출력하며 소정의 지연시간을 갖은후에 통상적인 수평동기신호로 문자를 발생하여 더블스켄 텔레비죤의 수평동기신호 및 문자발생을 난인터레이스방식의 더블스켄의 텔레비죤의 수평동기신호에 맞추어 출력함으로서 범용의 문자발생칩으로서는 난인터레이스방식의 더블스켄방식에 사용할 수 있는 이점이 있다.As described above, the present invention constitutes a plurality of interlaced character generation chips, divides and outputs the horizontal synchronization frequency of the double scan skeleton, and generates a character with a conventional horizontal synchronization signal after a predetermined delay time. The horizontal sync signal of the double scan television and the character generation are output in accordance with the horizontal sync signal of the television of the double scan of the non-interlaced method. Therefore, there is an advantage that the general character generation chip can be used in the non-interlaced double scan method.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019860011162A KR890004851B1 (en) | 1986-12-23 | 1986-12-23 | Charactor generator controller of double scan |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019860011162A KR890004851B1 (en) | 1986-12-23 | 1986-12-23 | Charactor generator controller of double scan |
Publications (2)
Publication Number | Publication Date |
---|---|
KR880008640A KR880008640A (en) | 1988-08-31 |
KR890004851B1 true KR890004851B1 (en) | 1989-11-29 |
Family
ID=19254274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019860011162A KR890004851B1 (en) | 1986-12-23 | 1986-12-23 | Charactor generator controller of double scan |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR890004851B1 (en) |
-
1986
- 1986-12-23 KR KR1019860011162A patent/KR890004851B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR880008640A (en) | 1988-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5057928A (en) | Drive apparatus for liquid crystal display device utilizing a field discriminating apparatus | |
US4468662A (en) | Display apparatus for displaying characters or graphics on a cathode ray tube | |
KR950003024B1 (en) | Synchronizing signal generator | |
KR890004851B1 (en) | Charactor generator controller of double scan | |
US3697976A (en) | Electronic character generating | |
KR0155915B1 (en) | Control signal generating circuit in a liquid crystal display circuit | |
KR100226814B1 (en) | A method for operation of liquid crystal desplay | |
KR890007634Y1 (en) | Clock production circuits for many fuction cathode ray tube | |
SU1242927A1 (en) | Device for displaying information on srceen of television display | |
KR920006948B1 (en) | Composite sync generating circuit | |
KR940001381Y1 (en) | Scanning line number changing device for monitor | |
KR100200345B1 (en) | Vertical synchronous signal detector and positive polarity signal generator | |
JP3058103B2 (en) | Video mute signal generation circuit | |
JPH09284679A (en) | Asynchronous video signal processing circuit | |
KR100314962B1 (en) | Circuit For Switching Synchronous Signal in Display Apparatus and Method thereof | |
KR880000809Y1 (en) | Step signal generating apparatus | |
KR930000978B1 (en) | Circuit for detecting field | |
KR0124601B1 (en) | Apparatus for eliminating a noise of vertical sync. signal in tft-lcd tv | |
KR940017870A (en) | Window signal generator | |
JPS60162385A (en) | Vertical synchronizing device | |
SU824281A1 (en) | Device for displaying information on crt screen | |
JPH08265591A (en) | Vertical deflection control circuit and television set | |
KR880001228B1 (en) | Synchronizing clock generating method of dynamic ram | |
KR910007193Y1 (en) | Start point variable circuit | |
JPS6212284A (en) | Signal processing circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20021031 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |