KR0127994B1 - 클럭 신호 동기화 방법 및 장치 - Google Patents

클럭 신호 동기화 방법 및 장치

Info

Publication number
KR0127994B1
KR0127994B1 KR1019930703593A KR930703593A KR0127994B1 KR 0127994 B1 KR0127994 B1 KR 0127994B1 KR 1019930703593 A KR1019930703593 A KR 1019930703593A KR 930703593 A KR930703593 A KR 930703593A KR 0127994 B1 KR0127994 B1 KR 0127994B1
Authority
KR
South Korea
Prior art keywords
clock
phase
signal
signals
generating
Prior art date
Application number
KR1019930703593A
Other languages
English (en)
Inventor
피.라로사 크리스토퍼
제이. 카니 마이클
씨. 베이커 제임스
Original Assignee
안쏘니 제이. 살리 2세
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 안쏘니 제이. 살리 2세, 모토로라 인코포레이티드 filed Critical 안쏘니 제이. 살리 2세
Application granted granted Critical
Publication of KR0127994B1 publication Critical patent/KR0127994B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발표는 샘플링 클럭 신호를 수신된 데이타신호(131)로 동기화 하는 방법의 설명을 포함하고 있다. 클럭복원 회로(127)는 심볼 레이트로 다수 클럭 신호(339,341,343,345)를 발생하는데, 각 클럽 신호는 유일한 위상을 가지고 있다. 빠른 초기 포착 (fast initial acquisition)을 수행하기 위해,클럭 신호 셋은 심볼 간격의 반만큼의 위상차를 가지는 클럭쌍을 포함한다. 또한, 클럭 복원 회로(127)는 수신된 데이타신호의 위상과 각 클럭 신호의 위상간에 차를 나타내는 에러신호(347, 349, 351, 353)를 발생한다. 에러 신호(347, 349,351, 353)는 최적의 샘플링 위상을 결정하기 위해 다수의 심볼이상으로 처리된다. 다음, 클럭 복원 회로(127)는 심볼 클럭 (139)의 위상을 조절, 유지하여 최적의 샘플링 위상을 제공한다.
[발명의 간단한 설명]
[발명의 분야]
본 발명은 일반적으로 무선전화 통신 시스템에 관한 것이며, 특히, 무선전화 통신 시스템에 사용하기 위해 샘플링 클럭 신호를 수시된 데이터 신호로 동기화 하는 방법 및 장치에 관한 것이다.
[발명의 배경]
최근의 무선 주파수(RF) 통신의 분야에 있어서, 디지탈 암호화 음성(digitally encrypted voice) 및 고속 데이터 통신(high speed data communication)에 대한 요구가 증가되고 있다. RF 스펙트럼은 본래부터 제한되어지기 때문에, 증가되는 요구를 수용하기 위한 새로운 시스템 개념 및 구조적 특징을 고안해내야 한다. 그러한 시스템 중 하나가 더 높은 효율적 스펙트럼 활용과 증가된 수용 능력을 제공하는 시분할 다중 접근(TDMA) 시스템이다.
그 가장 간단한 형태로서, TDMA 시스템은 단일 RF 채널상에서 최소 두명의 사용자로부터 메시지를 시간상으로 다중화할 수 있는 송신 기지국과, 시간상으로 다중화된 메시지중 적어도 한 메시지를 수용할 수 있는 하나이상의 원격 수신국을 구비하고 있다. 통상, 수신국은 TDMA 메시지를 제 2RF 채널상으로 기지국에 송신할 수 있는 이동 또는 휴대가능한 무선전화기일 수 있다.
TDMA 시스템에 있어서는, 대부분의 디지탈 통신 시스템과 같이, 두지점 사이에 전송된 디지탈 데이터를 정확히 복원하기 위해 전송 클럭에 연속하여 동기화되는 수신국에서 기준 클럭을 설정하는 것이 필요하다. 여기에서 이용되는 바와 같은 계속적인 비트 동기화는, 수신된 클럭 신호의 주파수 및 위상이 송신 클럭의 주파수 및 위상을 정확히 트래킹(track)해야 하는 것을 의미한다.
이동 통신 채널에서의 비트 동기화는 주로 다중경로 페이딩(multipath fading)으로 인하여 지속되기 어려울 수 있다. 이동국 및 기지국 클럭간의 드리프트(drift)를 트래킹(tracking)하는데 부가하여, 클럭 복원 메카니즘은 잡음(noise)에 충분히 견딜수 있어야 하며, 그로써 페이딩에 의해 야기된 저하된신호 대 잡음비 기간중에 동기화를 쉽게 잃어버리지 않게 한다. 그러므로 이상적인 TDMA 이동 클럭 복원 회로는 심볼 동기화의 빠른 초기 포착(acquisition)을 가지며, 심한 신호 페이딩 기간중에도 계속해서 베이스 측 클럭과와 동기화를 지속하게 된다.
이제까지 개발되어 왔던 클럭 복원 기술(clock recovery technique)중 하나는 이중 루프 대역폭을 갖는 얼리(early)/레이트(late) 위상 조절 회로를 포함한다. 수신된 데이터 신호로부터의 클럭 포착(acquisition)을 위하여, 시스템은 소정의 포착 대역폭을 가진 제어 루프를 활용한다. 포착 대역폭은 광범위하여 수신된 데이터 신호로부터의 심볼 타이밍의 빠른 포착을 가능하게 한다. 하지만, 넓은 포착 대역폭은 중대한 정상상태 타이밍 지터(jitter)의 결과를 초래한다. 때문에, 보다 밀착한 트랙킹 대역폭이 개선된 정상 상태 실행(performance)을 위해 이용된다. 이러한 이중의 대역폭 접근은, 전환가능한 루프 대역폭은 물론 포착-상태 및 정상 상태 인디케이터(indicator)를 요구하므로 비교적 실행하기 복잡하다. 증가된 실행의 복잡성에 부가하여, 종래의 이중 대역폭을 가진 얼리/레이트 접근은 이와 관련하는 몇가지의 실행상 문제를 가진다. 첫째, 초기 포착이 임의의 잡음 또는 간섭에 의해 야기된 잘못된 로크 지시(false lock indication)에 기인하여 상당히 지연될 수 있다. 둘째, 페이드(fade) 또는 신호 탈락(signal dropout)으로 인하여 동기화를 놓치게 될 경우, 회로가 로크(lock)의 분실을 검출하지 못한다면 재포착은 아주 늦추어지게 될 것이다. 마지막으로, 단지 얼리 및 레이트 위상 조절만을 가지는 것은 비록 다른 문제가 없다고 하더라도 초기 포착의 속도를 근본적으로 제한한다.
따라서, 심볼 타이밍의 빠른 포착 및 간단한 실행을 가진 클럭 복원장치에 대한 필요성이 존재하게 된다.
[발명의 요약]
본 발명은 샘플링 클럭 신호를 수신 신호에 동기화시키는 방법을 포함한다. 클럭 복원 방법은 몇몇 클럭 신호를 발생하며, 각 클럭 신호는 유일한 위상(unique phase)을 갖는다. 빠른 초기 포착을 수용하기 위해서, 클럭 신호중 두 신호가 심볼 간격의 반만큼의 위상차를 갖는다. 수신된 데이터 신호의 위상과 각 클럭 신호의 위상간의 차를 나타내는 에러 신호가 발생되며, 이 에러 신호에 의해 결정되는 바와같은 최적의 위상을 가진 샘플링 클럭 신호가 발생된다.

Description

[발명의 명칭]
클럭 신호 동기화 방법 및 장치
[도면의 간단한 설명]
제1도는 본 발명에 따른 무선전화 통신 시스템의 블럭도.
제2도는 차등 검파기(differential detector)출력의 π/4 QPSK 데이터의 아이 팬터도.
제3도는 본 발명에 따른 클럭 복원 회로의 블럭도.
제4도는 본 발명에 이용되는 다중 위상 오프셋 클럭(multiple phase offect clocks)을 나타내는 도면.
제5도는 본 발명에 따른 제4도의 개별 클럭을 결합한 비균등 샘플링 클럭( non-uniform sampling clock)의 예를 나타내는 도면.
제6도는 본 발명에 따라 초기 반의 심볼 오프셋(an initial one-half symbol offect)을 가진 클럭 복원 구성의 포착 실행을 나타내는 그래프도.
제7도는 본 발명에 따라 균일하게 분산된 초기 오프셋을 가진 클럭복원 구성의 포착 실행을 나타내는 그래프도.
[발명의 상세한 설명]
[적절한 실시예의 상세한 설명]
적절한 실시예에서는 무선전화의 디지탈 수신기르 포함하고 있다. 디지탈 수신기는 수신된 신호를 복조하는데 사용하기 위해 판정성 클럭 복원 회로(decision-directed clock recovery circuitry)를 포함한다. 클럭 복원 회로는 1/2의 심볼 조절을 포함하는 세개의 다른 증분만큼 샘플링 클럭의 위상을 이동시킨다. 이러한 특징은 종래의 이중 대역폭 접근의 복잡성 없이 적합한 정상 상태 실행과 보정 샘플링 위상의 빠른 포착을 제공한다. 또한, 이러한 기술은 디지탈 신호 프로세서(DSP) 또는 디지탈 논리 회로에서 용이하게 실행된다.
제1도는 본 발명을 활용하는 무선전화 시스템의 블럭도이다. 무선전화 시스템에서, 고정 측 트랜시버(fixed site transceiver; 103)는, 고정 지역(fixed geographic area)내에 포함되는 이동 및 휴대 가능한 무선전화기로 또는 그로부터 무선 주파수(RF)를 송신하거나 수신한다. 무선전화기(101)는 고정 측 트랜시버(103)에 의해 서비스되는 무선전화기이다.
고정 측 트랜시버(103)로부터 신호를 수신하는 동안, 무선전화기(101)는 안테나(105)를 사용하여 RF 신호를 수신한고 이 RF신호를 전기적 무선주파수 신호(137)로 변환한다. 전기적 RF신호는 무선전화기(101)내의 사용을 위해 무선 수신기(111)에 의해 수신된다. 수신기(111)는 중간 주파수(IF) 신호(115)를 발생한다. 상기 신호(115)는 위상 복조기(119)로 입력된다. 위상 복조기(119)는 위상 복조된 신호(131)를 출력하여 클럭 복원 회로(127) 및 심볼 슬라이서(129)에 의해 사용되게 한다. 클럭 복원 회로(127)는 중앙 지점 클럭(center point clock; 139)을 심볼 슬라이서(129)로 출력한다. 클럭 복원 회로(127)는 위상 복조된 신호(131)를 사용하여 클럭을 복원한다. 또한, 위상 복조된 신호(131)는 심볼 슬라이서(129)에 대한 수신 데이터 신호로서 사용된다. 심볼 슬라이서는 차례로 프로세서(121)에 사용되도록 심볼 신호(133)를 출력한다. 프로세서(121)는 심볼 신호(133)를 사용자 인터페이스(125)용 음성 또는 데이터로 포맷한다. 사용자 인터페이스(125)는 마이크로폰, 스피커 및 키패드를 포함한다.
휴대용 무선 전화기(101)로부터 고정 측 트랜시버(103)로의 RF 신호전송시, 사용자 인터페이스(125)로부터의 음성 또는 데이터 신호가 프로세서(121)에 의해 처리된다. 처리된 신호는 송신기(109)로 입력된다, 송신기(109)는 처리된 신호를 전기적 RF 신호로 변환한다. 전기적 RF 신호는RF 신호로 변환되며, 안테나(105)에 의해 출력된다. RF신호는 지상 통신 전화 신호로 접속되는 고정 측 트랜시버(103)에 의해 수신된다.
제2도는 차등 검파기 출력에서의 π/4 직각 위상 시프트 키잉(QPSK)신호의 아이(eye)패턴도를 나타내고 있다. 이 신호는 위상 복조된 신호(131)상의 데이타 출력을 나타낸다. 트랜시버(103)와 휴대용 무선전화기(101)간에 전송된 심볼의 정확한 회복을 위해, 샘플링 클럭(139)은 제2도에 나타나는 바와 같이 최적의 샘플링 지점에서 또는 그 가까이에서 수신된 데이터 신호(131)를 샘플링해야 한다. 최적 위치와는 다른 지점에서의 샘플링은 열악한 비트 에러율(BER)실행을 야기시킬 수 있다.
제3도는 본 실시예에 활용되는 클럭 복원 회로(127)의 블럭도이다. 클럭 복원 회로는 클럭 신호를 복원하기 위해 위상 복조 출력 신호 y(t)를 활용한다. 본 실시예에 있어서, 클럭 발생 회로(331)는 네개의 개별 클럭 신호(339,341,343,345)를 발생한다. 이러한 클럭은 위상 복조된 출력 신호y(t)(131)를 샘플링하여 유지하는데 이용된다.
본 발명의 다른 동일한 실시예에서도, 본 발명에 따른 위상 조절을 실행하기 위해 둘 이상의 클럭 신호를 발생할 수 있다.
적절한 실시예에 있어서, 네 개의 클럭 신호의 관련 위상이 제4도에 도시되어 있다. 온-타임 신호(on-time signal;405)는 각 심볼 간격에 한번의 클럭 펄스를 가진다. 얼리 클럭 신호(early clock signal; 407)는 온-타임 신호(405) 간격과 동일한 간격으로 클럭 펄스를 발생하며, 온-타임신호(405)보다1/8 심볼 시간 만큼 앞선 위상으로 시프트된다. 레이트 클럭 신호(403)는 동일한 주파수이며, 온-타임(405)보다,1/8 심볼 간격만큼 늦도록 시프트된다.
1/2심볼 오프셋 클럭 신호(half symbol offser clock signal ; 40)는 주파수에 있어서 온-타임 신호와 동일하며, 1/2 심볼 간격만큼 시프트된다. 다른 동일한 실행이 위상 오프셋을 변화시킴으로써 이용될 수 있지만, 이 역시 여기에 설명된 본 발명의 본질내애 포함된다.
상기의 클럭 신호는 샘플 홀드 회로(303,305,307,309)로 위상 복조출력 신호(131)를 샘플링하는데 이용된다. 이러한 샘플링된 신호는 슬라이서 및 가산기조합으로 입력되어, 에러 신호(347,349,351,353)를 형성한다. 에러신호는, 샘플링된 검출기 출력 신호 및 가장 근접하는 상응하는 결정 지점 간의 차 즉, 슬라이스 출력을 얻음으로써 형성된다.
에러 신호(347,349,351,353)는 샘플링 위상 조절 회로(327)로 입력된다. 샘플링 위상 조절 회로(327)는 온-타임 샘플링 지점에서 에러를 최소화하기 위해 네개의 심볼 클럭을 앞당기거나 늦추는데 이용된다. 만일 에러 신호가, 샘플링 위상의 변화가 요구된다는 것을 나타낸다면, 샘플링 위상 조절 회로(327)는 세개의 가능한 클럭 조절 명령 얼리 이동(move early), 레이트 이동(move late)또는 1/2 심볼 이동(move half symbol)중 한 명령을 출력한다. 얼리 이동 명령은 네개의 심볼 크럭(339,341,343,345)모두를 1/8 심볼시간 만큼 앞당긴다. 레이트 이동 명령은 네개의 심볼 클럭 모두를 1/8 심볼시간 만큼 늦추며, 유사하게, 1/2 심볼 이동 명령은 네 개의 심볼 클럭 모두를 1/2 심볼 시간 만큼 이동시킨다. 또한, 클럭 발생 회로(331)는, 제1도의 심볼 슬라이서(129)에서 활용되는 샘플링 클럭 신호(139)로 참조되는 부가의 온-타임 클럭을 출력한다.
네개의 개별 슬라이서가 설명을 용이하게 하기 위해 제3도에 도시되어 있다. 동일한 실시예로, 심볼 슬라이서(129)와 온-타임 심볼 슬라이서(313)는 결합될 수도 있으며, 그에 따라 클럭 복원에 필요한 회로 소자를 줄일수 있다.
제5도의 비균등 샘플링 클럭(501)은 위상 복조기(119)내의 위상을 샘플링하는데 이용된다. 이는 네개의 개별 클럭(401,403,405 및 407)을 논리합(OR)시키므로써 형성된다.
종래의 판정성 클럭 복원 기술은 유도된 에러 정보에 기초한 클럭 조절을 가능하게 한다. 실례로, 일반적인 접근 방법은 ±1/8 심볼 간격의 얼리 및 레이트 클럭 조절을 가능하게 한다. 이러한 접근은 ±1/16 심볼 시간 분해(symbol time resolution)를 제공하는데, 이는 대부분의 디지탈 변조 시스템에 적합하다. 하지만, 커다란 초기 시간 에러에 대하여, 종래의 접근 방법은 일반적으로 매우 늦은 포착(acquisition)을 제공한다. 이러한 늦은 포착 실행은 두가지의 근본적인 상태를 갖는다:(1)단지 얼리 및 레이트 클럭 조절만이 허용되므로, 초기 시간 오프셋을 정정하는데 네 번까지의 1/8 심볼 조절이 요구되며, (2) 1/2 심볼 오프셋 지점에서 의사-안정 의사-로크 상태(quasi-stable false-lock state)가 있게 되어, 대략 1/2 심볼의 초기 타이밍 에러가 있는 경우는 언제든지 포착 시간을 상당히 연장시킨다.
여기에 설명된 본 발명은 얼리 및 레이트 조절에 부가하여,1/2 심볼 의 클럭 조절을 허용함으로써, 종래의 얼리/레이트 클럭 복원 접근 방법에 관련된 상기의 모든 문제를 해결하게 된다. 이것은 제4도에서 설명되는 클럭복원 회로내의 신호(405,407,403및 401)로 각각 표시되는 온-타임,얼리, 레이트 및 1/2-심볼 오프셋 클럭을 사용함으로써 실행될 수 있게 된다.
여기에 설명되는 제안된 클럭 복원 구성의 포착 실행은 리미터-변별기에 근거한 검출을 갖는 π/4 QPSK 시스템에 대한 종래의 얼리/레이트 접근방법에 시뮬레이트되어 비교되었다. 종래의 접근방법은 유도된 에러 정보에 기초하여 1/8 심볼 얼리 및 레이트 클럭 조절을 이행한다. 공정한 비교를 위하여 두 접근 방법의 루프 대역폭이 동일한-정상 상태 타이밍 지터를 초래하도록 선택되었다.
포착실행은 10-2및 10-6의 정상 상태 비트 에러율(BER)을 초래하는 신호 대 잡음비에서의 정적 채널에 대한 실효값(RMS) 클럭 에러 대 시간을 측정함으로써 부여되어진다. 제6도는 이러한 결과를 나타낸다. 그래프(601및 603)는 각각 10-2및 10-6의 정상 상태 비트 에러율에서의 종래의 얼리/레이트 방법을 나타낸다. 그래프(605,및 607)는 각각 10-2및 10-6의 정상 상태 BER에서의 본 발명을 나타낸다.
제6도는 1/2 심볼의 초기 시간 에러(가장 나쁜 경우)의 결과를 나타낸다. 그 결과가 명확히 나타난 바와 같이, 여기에 설명된 본 발명은 얼리/레이트 기술 이상의 상당한 성능의 개선을 제공한다. 제7도는 균일하게 분포된 시간 에러에 대한 제6도의 결과를 나타낸다. 그래프(701및 703)는 종래의 얼리/레이트 기술이며, 그래프(705 및 707)는 본 발명을 나타낸다. 이러한 결과는 상당한 개선을 보여주고 있다.

Claims (9)

  1. 위상을 갖는 샘플링 클럭 신호를 위상을 갖는 수신된 데이터 신호로 동기화 하는 방법에 있어서: 적어도 제1 및 제2 클럭 신호 발생하는 단계로서, 상기 제1 및 제 2 클럭 신호는 실질적으로 심볼 간격의 절반과 동일한 양만큼 위상차를 갖고 있는, 상기 클럭 신호 발생 단계: 상기 적어도 제1 및 제2 클럭 신호의 위상을 수신된 데이터 신호의 위상에 비교하는 단계: 상기 비교 단계에 응답하여, 수신된 데이터 신호의 위상과 상기 적어도 제1 및 제2 클럭 신호의 위상간에 차를 나타내는, 적어도 두개의 에러신호를 발생하는 단계; 및 상기 적어도 두개의 에러 신호에 응답하여 심볼 간격의 절반만큼 샘플링 클럭 신호를 시프트하는 단계를 구비하는 것을 특징으로 하는, 샘플링클럭 신호를 수신된 데이터 신호로 동기화 하는 방법.
  2. 제1항에 있어서,상기 클럭 신호 발생 단계는, 절반보다는 작은 제1의 소정의 심볼간격 만큼 상기 제1 클럭 신호로부터 위상 차가 있는 제3클럭 신호를 발생하는 단계를 더 구비하는 것을 특징으로하는 방법.
  3. 제1항에 있어서,상기 클럭 발생 단계는, 제 2의 소정의 심볼 간격 만큼 상기 제 1 클럭 신호로부터 위상 차가 있는 제 4 클럭 신호를 발생하는 단계를 더 구비하는 것을 특징으로하는 방법.
  4. 위상을 갖는 샘플링 클럭을 위상을 갖는 수신된 데이터 신호로동기화 하는 샘플링 클럭 동기화 장치에 있어서: 적어도 제 1 및 제 2 클럭 신호를 발생하기 위한 수단으로서, 상기 제 1 및 제 2 클럭 신호는 실질적으로 심볼 간격의 절반과 동일한 양만큼 위상차를 갖고있는, 상기 클럭 신호 발생 수단; 상기 적어도 제 1 및 제 2 클럭 신호의 위상을 수신된 데이터 신호의 위상에 비교하는 수단; 상기 비교 수단에 응답하여, 수신된 데이터 신호의 위상과 상기 적어도 제 1 및 제2 클럭 신호의 위상간에 차를 나타내는, 적어도 두개의 에러신호를 발생하는 수단; 및 상기 적어도 두개의 에러 신호에 응답하여 심볼 간격의 절반만큼 샘플링 클럭을 시프트하는 수단을 구비하는 것을 특징으로 하는, 샘플링 클럭동기화 장치.
  5. 제4항에 있어서, 상기 클럭 발생 수단은, 절반보다는 작은 제1의 소정의 심볼 간격 만큼 상기 제 1 클럭 신호로부터 위상 차가 있는 제3클럭 신호를 발생하는 수단을 더 구비하는 것을 특징으로하는 샘플링 클럭 동기화 장치.
  6. 제5항에 있어서, 상기 제3클럭 신호는 상기 제 1의 소정의 심볼 간격 만큼 상기 제 1 클럭 신호에 뒤떨어지는 것을 특징으로하는 샘플링 클럭 동기화 장치.
  7. 제 4항에 있어서, 상기 크럭 발생 수단은, 제2의 소정의 심볼 간격 만큼 상기 제 1 클 럭 신호로부터 위상 차가 있는 제 4클럭 신호를 발생하는 수단을 더 구비하는 것을 특징으로하는 샘플링 클럭 동기화 장치.
  8. 적어도 수신기 및 심볼 슬라이서(symbol slicer)를 포함하는 무선전화기로서, 상기 수신기는 위상을 갖는 적어도 제 1 입력 신호를 수신할수 있는, 상기 무선전화기에 있어서; 적어도 제 1 및 제 2 클럭 신호를 발생하기 위한 수단으로서, 상기 제1 및 제 2 클럭 신호는 실질적으로 심볼 간격의 절반과 동일한 양만큼 위상차를 갖고있는, 상기 클럭 신호 발생 수단; 상기 적어도 제 1 및 제 2 클럭 신호의 위상을 제 1 입력 신호의 위상에 비교하는 수단; 상기 비교 수단에 응답하여, 제 1 입력 신호의 위상과 상기 적어도 제 1 및 제 2 클럭 신호의 위상간에 차를 나타내는 적어도 두개의 에러 신호를 발생하는 수단; 상기 적어도 두개의 에러 신호에 응답하여 심볼 간격의 절반만큼 샘플링 클럭을 시프트하는 수단; 및 심볼 슬라이서내의 상기 샘플링 클럭으로 제 1 입력 신호를 샘플링하는 수단을 구비하는 것을 특징으로 하는 무선전화기.
  9. 위상을 갖는 샘플링 클럭을 위상을 갖는 데이터 신호로 동기화하는 샘플링 클럭 동길화 장치에 있어서; 적어도 제 1,제 2 및 제 3 클럭 신호를 발생하는 제 1 수단으로서,상기 제 1 및 제 2 클럭 신호는 심볼 간격의 절반과 동일한 양만큼 위상 차를가지며, 상기 제 3 클럭 신호는 절반보다는 작은 제 1 의 소정의 심볼 간격만큼 상기 제 1 클럭 신호와 위상 차를 갖게되는, 상기 제 1 수단; 상기 적어도 제 1,제 2 및 제3 클럭 신호의 위상을 데이터 신호의 위상에 비교하는 수단; 상기 비교 수단에 응답하여, 데이터 신호의 위상과 상기 적어도 제1도,제 2 및 제 3 클럭 신호의 위상간의 차를 나타내는 적어도 세 개의 에러 신호를 발생하는 수단; 및 상기 적어도 제 개의 에러 신호에 응답하여 심볼 간격의 절반 만큼샘플링 클럭을 시프트하는 수단; 및 상기 적어도 세 개의 에러 신호에 응답하여 샘플링 클럭으 발생하는 제 2 수단을 구비하는 것을 특징으로하는 샘플링 클럭 동기화 장치.
KR1019930703593A 1992-03-26 1993-01-21 클럭 신호 동기화 방법 및 장치 KR0127994B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/858,246 US5259005A (en) 1992-03-26 1992-03-26 Apparatus for and method of synchronizing a clock signal
US858,246 1992-03-26
PCT/US1993/000413 WO1993019548A1 (en) 1992-03-26 1993-01-21 Apparatus for and method of synchronizing a clock signal

Publications (1)

Publication Number Publication Date
KR0127994B1 true KR0127994B1 (ko) 1998-04-10

Family

ID=25327852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930703593A KR0127994B1 (ko) 1992-03-26 1993-01-21 클럭 신호 동기화 방법 및 장치

Country Status (8)

Country Link
US (1) US5259005A (ko)
JP (1) JP3220715B2 (ko)
KR (1) KR0127994B1 (ko)
CA (1) CA2102406C (ko)
CZ (1) CZ285354B6 (ko)
GB (1) GB2271492B (ko)
SG (1) SG46258A1 (ko)
WO (1) WO1993019548A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69318594T2 (de) * 1992-02-24 1998-11-26 Philips Electronics Nv Übertragungssystem mit einem Empfänger mit verbesserten Taktregenerationsmitteln
US5376894A (en) * 1992-12-31 1994-12-27 Pacific Communication Sciences, Inc. Phase estimation and synchronization using a PSK demodulator
JPH06268696A (ja) * 1993-03-10 1994-09-22 Toyo Commun Equip Co Ltd Ａｆｃ回路
GB2277659B (en) * 1993-04-15 1998-01-21 Miles Consultants Limited Transmitting digital signals
US5541961A (en) * 1994-08-15 1996-07-30 At&T Corp. Digitally controlled high resolution hybrid phase synthesizer
GB2294850B (en) * 1994-11-03 1999-01-13 Northern Telecom Ltd Clock extraction circuit
US5590140A (en) * 1994-12-30 1996-12-31 Lucent Technologies Inc. Clock recovery extrapolation
JP2773669B2 (ja) * 1995-03-01 1998-07-09 日本電気株式会社 ディジタルｐｌｌ回路
US5673295A (en) * 1995-04-13 1997-09-30 Synopsis, Incorporated Method and apparatus for generating and synchronizing a plurality of digital signals
KR0174596B1 (ko) * 1995-05-10 1999-04-01 김광호 교환시스템의 망동기제어를 위한 클럭수신회로
US5499273A (en) * 1995-05-11 1996-03-12 Motorola, Inc. Method and apparatus for symbol clock recovery from signal having wide frequency possibilities
GB9516230D0 (en) * 1995-08-08 1995-10-11 Philips Electronics Uk Ltd Method of and apparatus for symbol timing recovery
US5943378A (en) * 1996-08-01 1999-08-24 Motorola, Inc. Digital signal clock recovery
US6349399B1 (en) * 1998-09-03 2002-02-19 Micron Technology, Inc. Method and apparatus for generating expect data from a captured bit pattern, and memory device using same
US6914947B2 (en) * 2001-02-28 2005-07-05 Telefonaktiebolaget L M Ericsson (Publ) Method and apparatus for handling time-drift
US7889823B2 (en) * 2005-03-03 2011-02-15 Seagate Technology Llc Timing recovery in a parallel channel communication system
US10270454B2 (en) * 2016-11-29 2019-04-23 Taiwan Semiconductor Manufacturing Company Ltd. Method and system for clock and data recovery (CDR)
CN111786669B (zh) * 2019-04-04 2023-09-12 智原微电子(苏州)有限公司 用来进行决策反馈均衡器自适应控制的装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4584695A (en) * 1983-11-09 1986-04-22 National Semiconductor Corporation Digital PLL decoder
US4667333A (en) * 1983-12-22 1987-05-19 Motorola, Inc. Automatic clock recovery circuit
JPH0744448B2 (ja) * 1986-03-31 1995-05-15 株式会社東芝 デジタル位相同期ル−プ回路
US4686689A (en) * 1986-07-24 1987-08-11 Graham-Patten Systems, Inc. Phase-locked loop circuit
US4821297A (en) * 1987-11-19 1989-04-11 American Telephone And Telegraph Company, At&T Bell Laboratories Digital phase locked loop clock recovery scheme
US4953185A (en) * 1988-10-05 1990-08-28 Motorola Inc. Clock recovery and hold circuit for digital TDM mobile radio

Also Published As

Publication number Publication date
GB2271492A (en) 1994-04-13
WO1993019548A1 (en) 1993-09-30
GB9322404D0 (en) 1994-01-26
CA2102406C (en) 1998-11-24
CZ256393A3 (en) 1994-03-16
US5259005A (en) 1993-11-02
JP3220715B2 (ja) 2001-10-22
CZ285354B6 (cs) 1999-07-14
SG46258A1 (en) 1998-02-20
CA2102406A1 (en) 1993-09-27
JPH06508496A (ja) 1994-09-22
GB2271492B (en) 1996-03-20

Similar Documents

Publication Publication Date Title
KR0127994B1 (ko) 클럭 신호 동기화 방법 및 장치
US6567480B1 (en) Method and apparatus for sampling timing adjustment and frequency offset compensation
KR970000062B1 (ko) 클럭 회복 회로에 사용하기 위한 위상 조정 방법 및 장치
KR100597020B1 (ko) 대역-확산 디지털 송신을 위한 병렬 상관기를 갖는 수신기
JP3821331B2 (ja) 通信端末装置及びセルラー無線通信システム並びに情報通信方法
US5963590A (en) Method for receiving digital radio signals and a digital radio signals receiver
US5255292A (en) Method and apparatus for modifying a decision-directed clock recovery system
KR20050040399A (ko) 무선 프레임 동기화 방법
US5150383A (en) Asynchronous quadrature demodulator
KR100641067B1 (ko) 제 2 트랜시버와 통신하기 위한 트랜시버 및 방법과, 무선 전화 시스템
JP2000032069A (ja) パケット構成方法及びパケット受信器
EP1059759B1 (en) Sample timing control for demodulation of phase-modulated signals
US5802113A (en) Clock signal recovery system for communication systems using quadrature amplitude modulation
CN101232364B (zh) 近似相位角计算器及近似相位角计算方法
JPH0142176B2 (ko)
JPH06232939A (ja) フレーム同期回路
JP2001345778A (ja) ダイバーシティを用いたｏｆｄｍ受信信号同期装置
Liu et al. Synchronization scheme in non-coherent demodulator for TDMA digital mobile radio system
JPH05347644A (ja) データ復調装置
JPH04286235A (ja) タイミング同期回路
JPH10290265A (ja) 無線受信機
JPH0846652A (ja) 復調装置
Anvari et al. A joint algorithm for receiver timing recovery and AFC (cellular radio)
JPH04196936A (ja) フレーム同期回路
JPH09284188A (ja) 遅延検波回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20001006

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee