KR0120012B1 - 송신버스 점유 예약방법 - Google Patents

Abstract

본 발명은 멀티 프로세서(Multi Processor)간 송수신 버스 점유기능에 관한 것으로, 복수의 슬레이브 프로세서간에 공통 메모리를 구비하고 슬레이브 프로세서당 버스 점유기회를 제어하는 송신버스 점유 예약방법에 관한 것이다.

본 발명은 멀티 포인트 링크구조의 마스터 프로세서와 슬레이브 프로세서간의 데이타 송수신시, 특히 슬레이브 프로세서의 갯수가 많고 각 슬레이브 프로세서에서 전송할 데이타가 빈번치 않을 경우 슬레이브 프로세서에게 버스점유 기회가 효율적으로 배분될 수 있도록 제어하므로, 슬레이브 프로세서에 대한 버스점유를 분배하는 경우 불필요한 지연시간의 소모를 최소화 하고 송신버스 점유 효율을 최대화시키게 된다.

Description

송신버스 점유 예약방법

제1도(a)는 종래 기술에 의한 송신버스 점유 방식을 설명하기 위한 마스터 프로세서와 슬레이브 프로세서간의 구조도.

제1도(b)는 제1도(a)에 따른 슬레이브 프로세서의 내부 구조도.

제2도(a)는 본 발명에 의한 프로세서의 송신버스 점유 구조도.

제2도(b)는 제2도(a)에 따른 슬레이브 프로세서의 내부 구조도.

제3도는 제2도에 따른 슬레이브 프로세서의 송신버스 점유과정을 설명하기 위한 흐름도.

* 도면의 주요 부분에 대한 부호의 설명

F1 : FIFO 메모리 M2 : 마스터 프로세서

S1-SN : 슬레이브 프로세서

본 발명은 멀티 프로세서(Multi Processor)간 송수신 버스 점유기능에 관한 것으로, 복수의 슬레이브 프로세서간에 공통 메모리를 구비하고 슬레이브당 버스 점유기회를 제어하여 송신버스 이용효율을 최대화시키기 위한 송신버스 점유 예약방법에 관한 것이다.

제1도는 종래 기술에 의한 슬레이브 프로세서의 버스 점유방식에 의한 마스터 프로세서와 슬레이브 프로세서간의 데이타 송수신을 설명하기 위한 기능블럭도이다.

제1도의 마스터 프로세서(M1)와 슬레이브 프로세서(S1-SN)간의 송수신에 사용하는 기술은 각 슬레이브에 고유의 ID를 지정하고, 마스터 프로세서(M1)측에서 공급하는 프레임 동기신호(FS) 및 클럭신호(CK)에 따라 송신버스 점유기회가 일련의 순서로 이루어진다. 예를 들어, S1-S2-S3‥-SN-S1-S2…의 순서로 슬레이브 프로세서의 송신버스 점유기회가 부여된다. 마스터 프로세서(M1)는 슬레이브 프로세서(S1-SN)측으로 프레임 동기신호(FS)와 클럭신호(CK)을 공급하고 마스터 프로세서(M1)는 슬레이브 프로세서(S1-SN)간의 송수신 버스를 통하여 데이타가 송수신된다.

종래의 슬레이브 프로세서의 버스점유 동작은 슬레이브의 갯수가 미리 정해져 있으며 그 슬레이브의 갯수에 맞도록 프레임 동기신호(FS) 및 클럭신호(CK)를 마스터 프로세서(M1)측에서 생성하여 각 슬레이브 프로세서(S1-SN)에 공급한다. 제1도(b)는 제1도(a)에 따른 슬레이브 프로세서의 내부구조도이다. 각각의 슬레이브 프로세서는 자체의 카운터(P1)와 제어를 위한 PAL 로직(P2)을 구비하고 있다. 각 슬레이브 프로세서(S1-SN)는 마스터 프로세서(M1)에서 공습하는 프레임 동기신호(FS)에 동기하여 각각의 지정ID를 각 슬레이브의 자체 카운터(P1)에 로드시키고 마스터 프로세서(M1)에서 공급되는 클럭(CK)은 슬레이브내 자체 카운트의 클럭(CK)에 따라 카운터값을 증가시키다가 그 카운터값이 FF에 도달하는 순간 PAL 로직(P2)측으로 FF IND 신호가 도달하여 송신버스 점유기회를 가지며, 그 슬레이브에서 전송할 데이타가 있으면 즉 송신 요구신호(TXon)를 PAL 로직(P2)으로 공급하면 이를 인지한 PAL 로직(P2)은 송신가능신호(TX en)를 마스터 프로세서(M1)측으로 발생한다. 이때 해당 슬레이브의 제어용 PAL 로직(P2)으로 버스점유 요청신호(AST)가 인가됨으로써 다른 모든 슬레이브에서 소정의 슬레이브 프로세서가 버스를 점유하여 데이타를 송신중임을 인식하여 버스점유중이 아닌 나머지 슬레이브 프로세서의 카운터는 중지된다. 송신버스를 점유한 슬레이브 프로세서측에서 송신을 마치면 슬레이브 프로세서 내부의 PAL 로직에 공급되는 버스점유 요청신호(AST)가 무효로 됨으로써, 대기상태에 있던 나머지 슬레이브 프로세서의 카운터는 중지된 시점에서 다시 카운트하여 다른 슬레이브 프로세서를 송신버스 점유기회가 주어진다. 복수의 슬레이브 프로세서 각각이 한번씩 송신버스 점유기회를 가진다음 마스터 프로세서(M1)에서 발생하는 프레임 동기신호(FS)에 의해 다시 자기 ID값을 카운터(P1)에 로드하여 상술한 방식으로 계속하여 한번씩 버스점유의 기회가 순차적으로 돌아감으로써 하나의 슬레이브 프로세서가 구동될때나 전 슬레이브가 구동될때나 각 슬레이브당 버스점유의 기회는 동일하다.

따라서 기존의 송신버스 점유방식은 하나의 마스터 프로세서와 복수개의 슬레이브 프로세서가 연결된 구조에서 한두개의 슬레이브 프로세서만이 구동될 경우에도 전 슬레이브 프로세서에 송신버스 점유기회가 순차적으로 주어짐으로써 송신데이타가 있는 슬레이브 프로세서로 송신기회가 주어지기까지 불필요한 지연시간이 있게 되는 문제점이 있었다.

본 발명은 이러한 문제점을 해결하기 위하여 안출된 것으로, 멀티 포인트 링크구조의 마스터 프로세서와 슬레이브 프로세서간의 데이타 송수신시, 특히 슬레이브 프로세서의 갯수가 많고 각 슬레이브에서 전송할 데이타가 빈번치 않을 경우 슬레이브 프로세서에게 버스점유 기회가 효율적으로 배분될 수 있도록 제어하므로써 슬레이브 프로세서에 대한 버스점유를 기회를 배분함에 있어 불필요한 지연시간의 소모를 최소화하고 송신버스 점유효율을 최대화시키는데 그 목적이 있다.

이러한 목적을 달성하기 위한 본 발명의 특징은, 송신버스 점유 예약방법에 있어서, 복수의 슬레이브 프로세서중 마스터 프로세서측에 전송할 데이타가 있는 슬레이브 프로세서가 송신버스를 일정시간 감시하는 단계 ; 상기 송신버스가 사용중이 아닌것으로 판단되면 바로 송신버스를 점유하는 단계 ; 상기 송신버스가 사용중인 것으로 판단되면 FIFO 메모리에 대한 액세스가 가능한지 감시하는 단계 ; 상기 FIFO 메모리에 대한 액세스가 가능하면 전송할 데이타가 있는 슬레이브 프로세서에서 자신의 ID를 상기 FIFO 메모리에 등록시키는 단계 ; 전송할 데이타가 있는 슬레이브 프로세서에서 내부 타이머를 구동시킨다음 소정시간 경과후에도 송신버스 점유기회가 주어지지 않으면 폴트 시그널을 출력하는 단계 ; 데이타 전송중이던 슬레이브 프로세서가 데이타 전송을 마치면 가장 먼저 등록된 ID값이 상기 FIFO 메모리로부터 각 슬레이브 프로세서의 비교기로 입력되는 단계 ; 상기 FIFO 메모리에 등록된 ID값과 각 슬레이브 프로세서의 ID를 비교하는 단계 ; 상기 FIFO 메모리에 등록된 ID값과 데이타 전송을 원하는 슬레이브 프로세서의 ID값이 일치하지 않을 경우 계속하여 ID값을 비교하는 단계 ; 상기 FIFO 메모리에 등록된 ID값과 데이타 전송을 원하는 슬레이브 프로세서의 ID값이 일치할 경우 송신버스를 점유하는 단계를 포함하는데 있다.

이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.

제2도(a)는 본 발명에 의한 송신버스 점유예약기능을 설명하기 휘한 마스터 프로세서와 슬레이브 프로세서 및 FIFO 메모리간의 구조도이다. 마스터 프로세서(M2)와 복수의 슬레이브 프로세서(S1-SN)는 데이타 버스를 통하려 공통으로 연결된 FIFO 메모리(F1)를 구비하고 각 슬레이브들이 송신할 데이타가 있을때는 순차적으로 FIFO 메모리에 자신의 ID를 등록하도록 제어하고, 마스터 프로세서(M2)와 복수의 슬레이브 프로세서(S1-SN)간은 송수신 버스로 연결되어 이 송수신 버스를 통하여 데이타가 송수신된다. FIFO 메모리(F1)의 RC 신호단으로 슬레이브 프로세서(S1-SN)로부터의 블럭신호와 외부로부터의 버스점유 요청신호(AST)가 공급되고 FIFO 메모리(F1)의 WC단으로 각 슬레이브 프로세서(S1-SN)로부터의 쓰기 신호가 전송된다. 제2도(b)는 제2도(a)에 따른 슬레이브 프로세서의 내부구조도로서, 각 슬레이브(S1-SN)에서 전송될 데이타가 있을때 순차적으로 FIFO 메모리(F1)에 자신의 ID를 등록할 수 있도록 하고, 버스점유 요청신호(AST)가 무효로되는 순간 송신중이던 슬레이브 프로세서와 송신을 끝내고 버스를 릴리즈하면 순차적으로 FIFO 메모리(F1)에 등록된 ID값이 각 슬레이브 프로세서(S1-SN)의 비교기(U1-UN)로 입력된다. 비교기(U1-UN)에서는 등록된 ID값과 일치하는 슬레이브 프로세서측으로 송신 인에이블신호(Tx en)를 발생하여 선택된 슬레이브 프로세서에서 송신버스를 점유하도록 한다.

제3도는 제2도에 따른 슬레이브 프로세서의 송신버스 점유과정을 설명하기 위한 흐름도이다. 복수의 슬레이브 프로세서중 송신 데이타가 있는 슬레이브 프로세서에서는 송신버스를 일정시간 감시하여 버스가 비어있는 상태 즉, FIFO 메모리로 입력되는 버스점유 요청신호(AST)가 무효로 된 상태에서는 송신데이타가 있는 슬레이브 프로세서측에서 바로 송신버스를 점유할 수 있고, 공통의 FIFO 메모리(F1)에 버스점유 요청신호(AST)의 입력이 있는 것으로 확인되면 다른 슬레이브 프로세서에서 버스를 점유하여 데이타를 전송중인 상태이므로 FIFO 메로리(F1) 액세스가 가능한지를 감시한다. 이때, 다른 슬레이브 프로세서에서 송신할 데이타가 있어 FIFO 메모리(F1)를 액세스하여 슬레이브의 자기 ID를 등록중이라면 일정시간 경과후 다시 FIFO 메모리(F1)를 액세스한다. 일단 FIFO 메모리(F1)가 액세스되면 슬레이브 자신의 ID를 FIFO 메모리(F1)에 등록시키고 슬레이브 프로세서의 내부 타이머를 구동하여 일정시간이 지난후에도 자신에게 송신버스 점유기회가 주어지지 않을 경우 에러신호가 출력된다. 송신중이던 슬레이브 프로세서의 전송이 끝나면 그 순간 버스점유 요청신호(AST)가 무효로 될것이고 FIFO 메모리(F1)의 리드(RC)신호단으로 입력되어 제일 처음 등록된 ID값이 각 슬레이브(S1-SN)의 비교기(U1-UN)로 입력된다. 이때 등록된 ID값과 일치하는 소정 슬레이브 프로세서에 송신 인에이블 신호(Tx en)가 결정된으로써 송신버스 점유기회가 주어진다. 즉, 송신중이던 슬레이브 프로세서가 송신버스 점유를 풀어놓아 FIFO 메모리(F1)로 입력되는 버스점유 요청신호(AST)가 뮤효로 되는 순간 FIFO 메모리(F1)를 액세스하면 가장 먼저 등록된 슬레이브 프로세서의 ID가 각 슬레이브 프로세서(S1-SN)내의 비교기(U1-UN)로 입력되어 자기 ID와 일치하는 슬레이브 프로세서에게 송신버스 점유를 허가한다.

이상 설명한 바와 같이, 본 발명은 멀티 포인트 링크구조의 마스터 프로세서와 슬레이브 프로세서간의 데이타 송수신시, 특히 슬레이브 프로세서의 갯수가 많고 각 슬레이브 프로세서에서 전송할 데이타가 빈번치 않을 경우 슬레이브 프로세서에게 버스점유 기회가 효율적으로 배분될 수 있도록 제어하므로, 슬레이브 프로세서에 대한 버스점유를 분배하는 경우 불필요한 지연시간의 소모를 최소화 하고 송신버스 점유 효율을 최대화시키게 된다.

Claims (1)

1. 송신버스 점유 예약방법에 있어서, 복수의 슬레이브 프로세서중 마스터 프로세서측에 전송할 데이카가 있는 슬레이브 프로세서가 송신버스를 일정시간 감시하는 단계 ; 상기 송신버스가 사용중이 아닌것으로 판단되면 바로 송신버스를 점유하는 단계 ; 상기 송신버스가 사용중인 것으로 판단되면 FIFO 메모리에 대한 액세스가 가능한지 감시하는 단계 ; 상기 FIFO 메모리에 대한 액세스가 가능하면 전송할 데이타가 있는 슬레이브 프로세서에서 자신의 ID를 상기 FIFO 메모리에 등록시키는 단계 ; 전송할 데이타가 있는 슬레이브 프로세서에서 내부 타이머를 구동시킨다음 소정시간 경과후에도 송신버스 점유기회가 주어지지 않으면 폴트 시그널을 출력하는 단계 ; 데이타 전송중이던 슬레이브 프로세서가 데이타 전송을 마치면 가장 먼저 등록된 ID값이 상기 FIFO 메모리로부터 각 슬레이브 프로세서의 비교기로 입력되는 단계 ; 상기 FIFO 메모리에 등록된 ID값과 각 슬레이브 프로세서의 ID를 비교하는 단계 ; 상기 FIFO 메모리에 등록된 ID값과 데이타 전송을 원하는 슬레이브 프로세서의 ID값이 일치하지 않을 경우 계속하여 ID값을 비교하는 단계 ; 상기 FIFO 메모리에 등록된 ID값과 데이타 전송을 원하는 슬레이브 프로세서의 ID값이 일치할 경우 송신버스를 점유하는 단계를 포함하는 것을 특징으로 하는 송신버스 점유 예약방법.