KR940010576A - 송신버스 점유 예약방법 및 장치 - Google Patents
송신버스 점유 예약방법 및 장치 Download PDFInfo
- Publication number
- KR940010576A KR940010576A KR1019920018752A KR920018752A KR940010576A KR 940010576 A KR940010576 A KR 940010576A KR 1019920018752 A KR1019920018752 A KR 1019920018752A KR 920018752 A KR920018752 A KR 920018752A KR 940010576 A KR940010576 A KR 940010576A
- Authority
- KR
- South Korea
- Prior art keywords
- slave
- transmission bus
- transmission
- transmitted
- fifo memory
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/12—Arrangements for remote connection or disconnection of substations or of equipment thereof
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multi Processors (AREA)
Abstract
본 발명은 멀티 프로세서(Multi Processor)간 송수신 버스 점유기능에 관한 것으로, 복수의 슬레이브간에 공통 메모리를 구비하고 슬레이브당 버스 점유기회를 제어하는 송신 버스점유 예약방법 및 장치에 관한 것이다.
멀티 포인트 링크 구조에서 마스터와 슬레이브 프로세서의 데이타 송수신에 있어서, 슬레이브의 갯수가 많고 각 슬레이브간에 전송할 데이타가 빈번치 않을 경우 지금 송신중이던 슬레이브의 전송이 끝나면 FIFO 메모리에 예약한 슬레이브에 바로 송신버스 점유기회가 오도록 함으로써 송신버스 이용효율을 최대화 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 (가)는 본 발명에 의한 프로세서의 송신버스 점유 구조도,
제2도 (나)는 제2도 (가)에 따른 슬레이브 프로세서의 내부 구조도,
제3도는 제2도에 따른 슬레이브 프로세서의 송신버스 점유과정을 설명하기 위한 흐름도.
Claims (3)
- 송신 버스 점유 예약방법에 있어서, 복수의 슬레이브중 전송한 데이타가 있는 슬레이브가 송신버스를 일정시간 감시하는 단계, 송신버스가 비어있는 상태로 판단되면 바로 송신버스를 점유하는 단계, 송신버스가 사용중이면 FIFO메모리 액세스가 가능한지 감시하는 단계, FIFO 메모리 액세스가 가능하면 전송할 데이타가 있는 슬레이브에서 자신의 ID를 FIFO 메모리에 등록시키는 단계, 전송할 데이타가 있는 슬레이브에서 내부 타이머를 구동시킨 다음 소정시간 경과후에도 송신버스 점유기회가 주어지지 않는다면 폴트 시그널을 출력하는 단계, 송신중이던 슬레이브가 전송을 마치면 가장 먼저 등록된 ID 값이 각 슬레이브의 비교기로 입력되는 단계, FIFO 메모리에 등록된 ID 값과 각 슬레이브의 ID를 비교하는 단계, 등록된 ID 값과 전송을 원하는 슬레이브의 ID 값이 일치하지 않을 경우 계속하여 ID값을 비교하는 단계, 등록된 ID값과 전송을 원하는 슬레이브의 ID값이 일치할 경우 송신버스를 점유하는 단계를 포함하는 것을 특징으로 하는 송신버스 점유예약방법.
- 마스터 프로세서와, 마스터 프로세서와 송수신 버스를 통하여 공통으로 접속되는 복수의 슬레이브 프로세서와, 상기 마스터 프로세서로 전송할 데이타가 있는 슬레이브 프로세서가 송신 버스 점유 예약을 위하여 자신의 ID를 등록시키기 위한 FIFO 메모리를 구비하여 전송한 데이타가 있는 슬레이브 프로세서로만 송신버스 점유기회를 제공하는 것을 특징으로 하는 송신버스 점유 예약장치.
- 제2항에 있어서, 상기 슬레이브 프로세서(S1∼SN)는 상기 송신버스가 비어있으면 상기 FIFO 메모리(F1)로 부터 순차적으로 입력되는 예약된 ID 값과 각 슬레이브 자신의 ID 값을 비교하는 비교기(U1∼UN)를 구비하여 FIFO 메모리(F1)에 예약된 ID 값과 일치하는 소정 슬레이브 프로세서로 송신가능신호(Tx en)를 발생하는 것을 특징으로 하는 송신버스 점유 예약장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920018752A KR0120012B1 (ko) | 1992-10-12 | 1992-10-12 | 송신버스 점유 예약방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920018752A KR0120012B1 (ko) | 1992-10-12 | 1992-10-12 | 송신버스 점유 예약방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940010576A true KR940010576A (ko) | 1994-05-26 |
KR0120012B1 KR0120012B1 (ko) | 1997-10-27 |
Family
ID=19341040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920018752A KR0120012B1 (ko) | 1992-10-12 | 1992-10-12 | 송신버스 점유 예약방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0120012B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150013054A (ko) * | 2013-07-25 | 2015-02-04 | 케나메탈 아이엔씨. | 절삭 공구를 위한 결합 메커니즘 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102066019B1 (ko) | 2017-07-28 | 2020-01-14 | 주식회사 폴젠코리아 | 창호프레임 연결 장치 |
-
1992
- 1992-10-12 KR KR1019920018752A patent/KR0120012B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150013054A (ko) * | 2013-07-25 | 2015-02-04 | 케나메탈 아이엔씨. | 절삭 공구를 위한 결합 메커니즘 |
Also Published As
Publication number | Publication date |
---|---|
KR0120012B1 (ko) | 1997-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105677608B (zh) | 一种多主rs485总线仲裁方法及系统 | |
EP0046203A1 (en) | Multiprocessor arrangement with a common bus | |
JPH0748739B2 (ja) | 多重アクセス制御方法および該方法を実施する多重アクセス制御システム | |
KR980004067A (ko) | 멀티프로세서 시스템의 데이터 송수신장치 및 방법 | |
FI78994B (fi) | Distribuerad prioritetsnaetslogik foer att moejliggoera att en enhet med laegre prioritet befinner sig i en position foer hoegre prioritet. | |
JPH0652900B2 (ja) | マルチマスター通信バス | |
US7698485B2 (en) | Round-robin bus protocol | |
US20020044565A1 (en) | Apparatus and method for pre-arbitrating use of a communication link | |
KR940010576A (ko) | 송신버스 점유 예약방법 및 장치 | |
JPH06348649A (ja) | バス使用権獲得制御方式 | |
KR950010950B1 (ko) | 버스 구조에서의 프로세서간 통신 장치 및 방법 | |
JPS59147555A (ja) | コンテンシヨン形マルチドロツプ接続方式 | |
JPH06164603A (ja) | 時分割多重伝送装置の伝送方式 | |
KR100190184B1 (ko) | 직렬버스를 통해 데이타를 송신하는 회로 | |
RU1772803C (ru) | Многоканальное устройство приоритета | |
KR970056728A (ko) | 이중 구조의 버스 중재회로 및 방법 | |
JPS5932808B2 (ja) | バス制御方式 | |
JP3019370B2 (ja) | データ多重方式 | |
KR970068241A (ko) | 변형된 라운드로빈 방식을 이용한 버스점유제어 방식 설계 | |
JPH11122275A (ja) | シリアル通信システム | |
KR100292060B1 (ko) | 사설교환기에서기능모듈의메세지전송시스템 | |
SU1128257A1 (ru) | Многоканальное устройство дл приоритетного подключени источников информации к общей магистрали | |
JP3487761B2 (ja) | 情報転送装置 | |
SU742938A1 (ru) | Устройство приоритета | |
KR840005230A (ko) | 데이타 처리 시스템에 있어서의 악세스 요구 제어장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20011224 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |