JP2677657B2 - バス制御方式 - Google Patents

バス制御方式

Info

Publication number
JP2677657B2
JP2677657B2 JP4721089A JP4721089A JP2677657B2 JP 2677657 B2 JP2677657 B2 JP 2677657B2 JP 4721089 A JP4721089 A JP 4721089A JP 4721089 A JP4721089 A JP 4721089A JP 2677657 B2 JP2677657 B2 JP 2677657B2
Authority
JP
Japan
Prior art keywords
bus
bus acquisition
request signal
output
acquisition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4721089A
Other languages
English (en)
Other versions
JPH02226455A (ja
Inventor
孝 平岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4721089A priority Critical patent/JP2677657B2/ja
Publication of JPH02226455A publication Critical patent/JPH02226455A/ja
Application granted granted Critical
Publication of JP2677657B2 publication Critical patent/JP2677657B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、バスを共有使用する複数の装置を備えた
システムに係り、特に装置間でバス争奪に関する調停
(アービトレーション)を行うためのバス制御方式に関
する。
(従来の技術) 複数の装置がバスによって相互接続されたシステムで
は、複数の装置が同時にバス取得要求(バス使用要求)
を出した場合に、どの装置がバスを使用するかを調停す
ることが必要となる。この調製方式としては、従来は次
の方式が一般的であった。即ち各装置に固定的に優先度
を与え(シャーシにおける実装スロット位置により装置
の優先度を決めるのが一般的)、複数の装置が同時に要
求を出した場合には、そのなかで最も優先度の高い装置
がバスを取得できるという方式である。しかし、この方
式では、高優先度の装置が次々にバス取得要求を出すよ
うな場合には、低優先度の装置は長期間に亙ってバスを
取得できなくなるという欠点がある。
そこで、上記の欠点を解消するために、通常のバス取
得要求の他に、バス取得特権要求という概念を導入した
バス調停方式が提案されている。この方式では、新たに
バス取得特権要求信号線が1本用意され、同信号線によ
り各装置間がワイヤード・オア(Wired−OR)で接続さ
れる。そして、バス取得要求信号を出力したにも拘ら
ず、ある一定期間(Tk)バスが取得できなかった場合、
その装置は今度はバス取得特権要求信号を出力する。こ
のバス取得特権要求信号が出力されると、他のバス取得
特権要求信号を出力していない装置は、自身がバス取得
要求信号を出力しているならば、このバス取得要求信号
の出力を停止し、バス取得要求を取下げる。これによ
り、バス取得特権要求信号を出力した装置がバスを取得
できることになる。
以上のバス取得特権要求を用いたバス調停方式(特権
リクエスト方式によるバス制御)では、少なくとも期間
Tkの間に1回はバスを取得することかできるので、いつ
までたってもバスが取得できないということはない。し
かし、バス取得の機会は、装置間でやはりアンバランス
が生じる。例えば、クロック同期式制御のバスにより複
数の装置が相互接続されたシステムにおいて、上記Tkを
16T(Tはクロックサイクル)に設定すると、2台の装
置が連続的に(毎サイクル)バス取得要求を出した場
合、低優先度の装置は16Tの間に1Tしかバスを取得でき
ないが、高優先度の装置は残りの全て、即ち16Tの間に1
5Tもバスを取得できてしまう。
(発明が解決しようとする課題) 上記したように、バスを共有する各装置にバス取得の
優先度を固定的に与える従来の方式では、バス取得特権
要求により低優先度の装置でもバスが取得可能な特権リ
クエスト方式を適用したとしても、低優先度の装置がバ
ス取得できる機会は高優先度の装置に比べて著しく少な
いという問題があった。
したがってこの発明の解決すべき課題は、バスを共有
する各装置のバス取得の優先度が予め定められているシ
ステムにおいて、上記各装置が公平にバスを取得できる
ようにすることである。
[発明の構成] (課題を解決するための手段) この発明は、クロック同期式制御のバスを共有し、バ
スの取得に関する優先度が予め定められた複数の装置の
それぞれに、バス取得要求信号を出力するバス取得要求
信号出力手段であって、自装置がバス取得要求状態にあ
る場合には、上記バス取得要求信号の出力の抑止を要求
するためのバス取得特権要求信号が自装置を除くいずれ
かの装置から出力されている場合を除き、上記バス取得
要求信号を出力するバス取得要求信号出力手段と、自装
置がバス取得要求状態にあり、且つ自装置より高優先度
の装置からバス取得要求信号が出力されていないときに
バスを取得することを許可するバス取得許可手段と、上
記バス取得要求信号出力手段によってバス取得要求信号
が出力されている状態でバスを取得できず、且つ他装置
からバス取得特権要求信号が出力されていない場合に第
1の状態から第2の状態に遷移し、バスを取得すると第
1の状態に復帰する状態保持手段と、この状態保持手段
が上記第2の状態にある場合に上記バス取得特権要求信
号を出力するバス取得特権要求信号出力手段とを設けた
ことを特徴とするものである。
(作用) 上記の構成において、バスを共有する各装置は、バス
取得を必要するバス取得要求状態にある場合に、他装置
からバス取得特権要求が出されていないならば、バス取
得要求を出力し、自装置より高優先度の装置からバス取
得要求が出されていないときのみ、バスを取得する。バ
ス取得要求を出してもバスが取得できない装置は、他装
置からバス取得特権要求が出されていないならば、状態
保持手段の第1の状態から第2の状態へ遷移によりバス
取得特権要求を出力する。すると、バス取得特権要求出
力状態にない装置からバス取得要求が出されるのが抑止
される。このとき、バス取得要求を出してもバスを取得
できなかったためにバス取得特権要求を出力したバス取
得要求状態にある装置、即ちバス取得特権要求出力状態
にある装置は、自装置より高優先度の装置がバス取得特
権要求出力状態になく、したがって自装置より高優先度
の装置からバス取得要求が出されていないならば、バス
を取得することができる。このようにしてバスが取得で
きると、そのバスを取得した装置の状態保持手段が第1
の状態に復帰し、バス取得特権要求の出力は停止する。
この結果、またバス取得特権要求出力状態にある装置が
存在するならば、これらの装置の中で最も優先度の高い
装置から、順にバスが取得される。この間は、即ちバス
取得特権要求出力状態にある装置が1つでも存在する間
は、新たにバスを取得しようとする装置はバス取得要求
を出すことができない。したがって、低優先度の装置で
も、高優先度の装置と同等にバスを共有することができ
る。
(実施例) 第1図はこの発明を適用するシステムの一実施例を示
すブロック構成図である。同図において、11はクロック
同期式制御のバス、12A,12B,12C,12Dはバス11よって相
互接続され、同バス11を共有する装置である。ここで
は、装置12A〜12Dのバス取得に関する優先度は、装置12
Aが最も高く、以下、装置12B、装置12C、そして装置12D
の順であるものとする。▲▼は装置12A〜12Dのバ
ス取得要求信号出力、▲▼は装置12A〜12Dのバ
ス取得特権要求信号入出力であり、低レベルで真であ
る。▲▼,▲▼,▲▼
は装置12A〜12Dのバス取得要求信号(▲▼)入力
であり、低レベルで真である。▲▼は自装置
よりバス優先度が1つ上位の装置からの、▲
▼は2つ上位の装置からの、そして▲▼は3
つ上位の装置からの、バス取得要求信号入力である。こ
こで、▲▼(i=1〜3)に対応する高優先
度の装置が存在しない場合、▲▼は固定的に
偽(高レベル)に設定される。
13は装置12Aからのバス取得要求信号(▲▼)
を装置12B〜12D(の▲▼〜▲▼入
力)に伝達するためのバス取得要求信号線、14は装置12
Bからのバス取得要求信号(▲▼)を装置12C,12D
(の▲▼,▲▼)に伝達するため
のバス取得要求信号線、15は装置12Cからのバス取得要
求信号(▲▼)を装置12D(の▲▼)
に伝達するためのバス取得要求信号線である。16は装置
12Aの▲▼〜▲▼入力、装置12Bの
▲▼,▲▼入力、および装置12C
の▲▼入力をインアクティブに設定するため
の信号線、17は装置12A〜12D相互間のバス取得特権要求
信号▲▼の伝達に供されるバス取得特権要求信
号線である。装置12A〜12Dの▲▼出力はオープ
ンコレクタ出力であり、信号線17により互いにワイヤー
ド・オア(Wired−OR)されている。信号線13〜17は、
プルアップ抵抗Rを介して電源電圧+Vによりプルアッ
プされている。
第1図の装置12A〜12Dは、同装置12A〜12D相互間でバ
ス11の取得に関する制御(バス調停)を行う例えば同一
構成のバス取得制御回路を有している。このバス取得制
御回路の構成を第2図に示す。同図において、21は▲
▼〜▲▼の各入力が偽の場合に、自
装置内でバス取得要求状態が発生したことを示すバス取
得要求状態信号31(高レベルで真)が真あることを検出
してバス取得可を示すバス取得許可信号32(高レベルで
真)を出力するためのアンドゲート、22は自装置を除く
いずれかの装置からバス取得特権要求信号▲▼
が出力されていることを示す信号33(低レベルで真)が
偽の場合に、バス取得要求状態信号31が真であることを
検出して有効な(低レベルの)バス取得要求信号▲
▼を出力するためのナンドゲートである。23はバス取
得許可信号32のレベルを反転するインバータ、24は信号
31が真で信号32,33が偽であることを検出するためのア
ンドゲートである。
25はアンドゲート24の出力信号をJ入力、バス取得許
可信号32をK入力、バスクロック信号CLKをクロック入
力とするバス取得特権要求用のJKフリップフロップ(以
下、バス取得特権要求F/Fと称する)、26はバス取得特
権要求F/F25のQ出力信号のレベルを反転するバス取得
特権要求信号▲▼出力用のオープンコレクタ出
力のインバータである。インバータ26の出力は自装置の
▲▼入出力と接続される。27は▲▼入
出力の信号状態のレベルを反転するインバータ、28はイ
ンバータ27の出力信号およびバス取得特権要求F/F25の
出力信号が共に高レベルであること、即ち自装置を除
くいずれかの装置からバス取得特権要求信号▲
▼が出力されていることを検出して有効な(低レベル
の)信号33を出力するナンドゲートである。
次に、この発明の一実施例の動作を、バス11を共有す
る全ての装置12A〜12Dにおいて同時に且つ連続してバス
取得要求が発生した場合を例に、第3図のタイミングチ
ャートを参照して説明する。
まず、サイクルT1において、装置12A〜12Dでバス取得
要求が発生し、バス取得要求状態信号31が高レベル
(真)となったものとする。このとき装置12A〜12Dはい
ずれもバス取得特権要求状態にないものとすると、信号
線17上のバス取得特権要求信号▲▼は高レベル
(偽)であり、したがって装置12A〜12Dが有する第2図
のバス取得制御回路内のナンドゲート28の出力信号33も
高レベルとなっている。なお、ナンドゲート28の出力信
号33は、バス取得特権要求F/F25がリセット状態にあり
(即ち自装置がバス取得特権要求状態になく)、且つ信
号線17上のバス取得特権要求信号▲▼が低レベ
ル(真)である場合だけ、即ち自装置を除くいずれかの
装置がバス取得特権要求状態にあってバス取得特権要求
信号▲▼が低レベルとなっている場合だけ、低
レベルとなる。ナンドゲート28の出力信号33はバス取得
要求状態信号31と共にナンドゲート22に供給される。ナ
ンドゲート22は、バス取得要求状態信号31およびナンド
ゲート28の出力信号が共に高レベルにある場合だけ、低
レベルの(有効な)バス取得要求信号▲▼を出力
する。したがって本実施例では、サイクルT1において、
全ての装置12A〜12Dのバス制御回路内のナンドゲート22
から低レベルのバス取得要求信号▲▼が出力され
る。
装置12Aからのバス取得要求信号▲▼は、同装
置12Aより低優先度の装置12Bの▲▼入力、装
置12Cの▲▼入力および装置12Dの▲
▼入力に、バス取得要求信号線13を介してそれぞれ伝
達される。また装置12Bからのバス取得要求信号▲
▼は、同装置12Bより低優先度の装置12Cの▲
▼入力および装置12Dの▲▼入力にバス取
得要求信号線14を介してそれぞれ伝達され、装置12Cか
らのバス取得要求信号▲▼は、同装置12Cより低
優先度の装置12Dの▲▼入力にバス取得要求
信号線15を介して伝達される。また装置12Aの▲
▼〜▲▼の各入力、装置12Bの▲
▼,▲▼の各入力および装置12Cの▲
▼入力は信号線16によって固定的に高レベル
(バス取得要求信号▲▼の入力が無いことを示す
状態)に設定される。装置12A〜12Dのバス制御回路内の
アンドゲート21の入力は、いずれも自装置の▲
▼〜▲▼の各入力およびバス取得要求状態
信号31と接続されている。アンドゲート21は▲
▼〜▲▼の各入力およびバス取得要求状態
信号31が全て高レベルの場合だけ高レベルの(有効な)
バス取得許可信号32を出力する。したがって、サイクル
T1においては、装置12A〜12Dのうち最も優先度の高い装
置12Aのアンドゲート21からだけ高レベルのバス取得許
可信号32が出力され、装置12Aがバス11を取得する。こ
れに対して、装置12Aより低優先度の装置12B〜12Dのア
ンドゲート21からのバス取得許可信号32は低レベルのま
まであり、装置12B〜12Dはバス11を取得できない。
さて、アンドゲート21からのバス取得許可信号32はイ
ンバータ23によってレベルを反転されてアンドゲート24
に供給される。このアンドゲート24には、バス取得要求
状態信号31およびナンドゲート28の出力信号33も供給さ
れる。サイクルT1においてバス11を取得できなかった装
置12B〜12Dでは、アンドゲート21からのボス取得許可信
号32は上記したように低レベルである。この場合、装置
12B〜12Dのアンドゲート24の出力信号は、信号31,33が
高レベルであることから高レベルとなる。アンドゲート
24の出力信号が高レベルとなると、バス取得特権要求F/
F25のJ入力が高レベルとなり、次のサイクルT2におい
てバス取得特権要求F/F25はセットする。即ちバス取得
特権要求F/F25は、自装置がバス取得要求状態にあり
(バス取得要求状態信号31が高レベル)、且つバス11を
取得できず(バス取得許可信号32が低レベル)、しかも
自装置以外の装置が有効なバス取得特権要求信号▲
▼を出力していない(ナンドゲート28の出力信号33
が高レベル)ときにセットする。バス取得特権要求F/F2
5がセットするとオープンコレクタ出力のインバータ26
を通して低レベルの(有効な)バス取得特権要求信号▲
▼が出力される。したがって本実施例では、サ
イクルT1でバス11が取得できなかった装置12B〜12Dのバ
ス取得特権要求F/F25が次のサイクルT2においてセット
し、低レベルのバス取得特権要求▲▼がバス取
得特権要求信号線17に出力される。これにより、バス取
得特権要求信号線17は低レベルとなる。
サイクルT2においてバス取得特権要求信号線17(信号
▲▼)が低レベルとなると、装置12A〜12Dのう
ち、セット状態にないバス取得特権要求F/F25を持つ
(即ちバス取得特権要求状態にない)装置12Aのナンド
ゲート28の出力信号33が低レベルとなる。装置12Aにお
いては、上記のように信号33が低レベルとなると、ナン
ドゲート22の出力であるバス取得要求信号▲▼が
高レベル(偽)となる。即ちサイクルT1においてバス11
を取得できた装置12Aは、バス取得要求状態にあって
も、次のサイクルT2において自装置を除くいずれかの装
置から(低レベルの)バス取得特権要求信号▲
▼が出力されると、有効なバス取得要求信号▲▼
の出力を停止する。この結果、サイクルT2においては、
有効なバス取得要求信号▲▼の出力状態にある装
置12B〜12Cのうち優先度の最も高い、即ち装置12Aの次
に優先度の高い装置12Bのアンドゲート21だけから有効
なバス取得許可信号32が出力され、装置12Bがバス11を
取得する。
さて、サイクルT2においては、装置12Aはバス取得要
求信号▲▼の出力停止状態にあるためにバス11を
取得できず、装置12A内のバス取得許可信号32は偽とな
っている。しかし、サイクルT2では、他の装置(ここで
は装置12B〜12D)から有効なバス取得特権要求信号▲
▼が出力されており、かつ自装置(装置12A)は
▲▼出力状態にないため、装置12Aのナンドゲ
ート28の出力信号33は高レベルとならず、したがって装
置12Aのバス取得特権要求F/F25は次のサイクルT3におい
てもセットしない。即ち、サイクルT1でバス11を取得で
きた装置12Aは、次のサイクルT2において他の装置の中
にバス取得特権要求状態にある装置が存在するならば、
同サイクルT2でバス11が取得できなくても、更に次のサ
イクルT3でバス取得特権要求状態となることはできな
い。
サイクルT2でバス11を取得できた装置12Bのバス取得
特権要求F/F25は、同装置12Bのアンドゲート21からの有
効なバス取得許可信号32により次のサイクルT3でリセッ
トされる。したがってサイクルT3においては、装置12A,
12Bのバス取得特権要求F/F25がリセットされていること
になる。一方、装置12C,12Dのバス取得特権要求F/F25は
依然としてセットされており、バス取得特権要求信号線
17の状態(▲▼)は低レベルのままである。こ
の場合(サイクルT3では)、装置12A,12Bのナンドゲー
ト28の出力信号33は高レベルとならず、したがって装置
12A,12B(のナンドゲート22)は有効なバス取得要求信
号▲▼を出力することはできない。このためサイ
クルT3では、(バス取得特権要求状態にあって)有効な
バス取得要求信号▲▼を出力している装置12C,12
Dのうち、優先度の高い方の装置12Cのアンドゲート21か
ら有効なバス取得許可信号32が出力され、装置12Cがバ
ス11を取得する。
サイクルT3でバス11を取得できた装置12Cのバス取得
特権要求F/F25は、同装置12Cのアンドゲート21からの有
効なバス取得許可信号32により次のサイクルT4でリセッ
トされる。したがってサイクルT4においては、装置12A
〜12Cのバス取得特権要求F/F25がリセットされているこ
とになる。一方、装置12Dのバス取得特権要求F/F25は依
然としてセットされており、バス取得特権要求信号線17
の状態(▲▼)は低レベルのままである。この
場合(サイクルT4では)、装置12A〜12Cのナンドゲート
28の出力信号33は高レベルとならず、したがって装置12
A〜12C(のナンドゲート22)は有効なバス取得要求信号
▲▼を出力することはできない。このためサイク
ルT4では、(バス取得特権要求状態にあって)有効なバ
ス取得要求信号▲▼を出力している唯一の装置12
Dのアンドゲート21から有効なバス取得許可信号32が出
力され、装置12Dがバス11を取得する。
サイクルT4でバス11を取得できた装置12Dのバス取得
特権要求F/F25は、同装置12Dのアンドゲート21からの有
効なバス取得許可信号32により次のサイクルT5でリセッ
トされる。したがってサイクルT5においては、全装置12
A〜12Dのバス取得特権要求F/F25がリセットされている
ことになり、バス取得特権要求信号線17の状態(バス取
得特権要求信号▲▼)は高レベル(偽)とな
る。即ちサイクルT5では、有効な信号▲▼を出
力する装置が存在しなくなる。この場合、全装置12A〜1
2Dにおいてナンドゲート28の出力信号33が高レベルとな
り、したがってナンドゲート22の出力信号であるバス取
得要求信号▲▼が低レベル(真)となる。即ちサ
イクルT5では、全装置12A〜12Dから改めてバス取得要求
信号▲▼が出力される。ここでは、サイクルT1の
場合と同様に、装置12A〜12Dのうち最も優先度の高い装
置12Aがバス11を取得する。以下、同様の繰返しで装置1
2A〜12Dが順番にバス11を取得していく。
以上はバス11を共有する装置が4台の場合について説
明したが、本発明は5台以上、または2台もしくは3台
の場合にも応用できる。
[発明の効果] 以上詳述したようにこの発明によれば、バスを共有す
る装置は、バス取得要求を出してもバスが取得できない
と、他装置からバス取得特権要求が出されていなけれ
ば、直ちにバス取得特権要求を出して他装置からの新た
なバス取得要求を抑えることができるので、その間、バ
ス取得特権要求出力状態にある装置はその優先度順で必
ず1回バスを取得できる。先にバスを取得できた高優先
度装置は、バス取得特権要求出力状態にある装置が存在
する限りは、新たなバス取得要求を出せないので(した
がってバス取得特権要求も出せないので)、低優先度の
装置も高優先度の装置と同等にバスを共有することがで
きる。
【図面の簡単な説明】
第1図はこの発明を適用するシステムの一実施例を示す
ブロック構成図、第2図は第1図の装置12A〜12Dのバス
取得制御回路の構成を示す図、第3図は動作を説明する
ためのタイミングチャートである。 11……バス、12A〜12D……装置、13〜15……バス取得要
求信号線、17……バス取得特権要求信号線、21,24……
アンドゲート、22,28……ナンドゲート、25……バス取
得特権要求F/F、26……インバータ(バス取得特権要求
信号出力手段)。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】クロック同期式制御のバスを共有し、上記
    バスの取得に関する優先度が予め定められた複数の装置
    を備えたシステムにおいて、 上記各装置に、 上記バスの取得を要求するためのバス取得要求信号を出
    力するバス取得要求信号出力手段であって、自装置がバ
    ス取得要求状態にある場合には、上記バス取得要求信号
    の出力の抑止を要求するためのバス取得特権要求信号が
    自装置を除くいずれかの装置から出力されている場合を
    除き、上記バス取得要求信号を出力するバス取得要求信
    号出力手段と、 自装置がバス取得要求状態にあり、且つ自装置より高優
    先度の装置から上記バス取得要求信号が出力されていな
    いときに上記バスを取得することを許可するバス取得許
    可手段と、 上記バス取得要求信号出力手段によって上記バス取得要
    求信号が出力されている状態で上記バスを取得できず、
    且つ他装置から上記バス取得特権要求信号が出力されて
    いない場合に第1の状態から第2の状態に遷移し、上記
    バスを取得すると上記第1の状態に復帰する状態保持手
    段と、 上記状態保持手段が上記第2の状態にある場合に上記バ
    ス取得特権要求信号を出力するバス取得特権要求信号出
    力手段とを具備することを特徴とするバス制御方式。
JP4721089A 1989-02-28 1989-02-28 バス制御方式 Expired - Fee Related JP2677657B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4721089A JP2677657B2 (ja) 1989-02-28 1989-02-28 バス制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4721089A JP2677657B2 (ja) 1989-02-28 1989-02-28 バス制御方式

Publications (2)

Publication Number Publication Date
JPH02226455A JPH02226455A (ja) 1990-09-10
JP2677657B2 true JP2677657B2 (ja) 1997-11-17

Family

ID=12768793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4721089A Expired - Fee Related JP2677657B2 (ja) 1989-02-28 1989-02-28 バス制御方式

Country Status (1)

Country Link
JP (1) JP2677657B2 (ja)

Also Published As

Publication number Publication date
JPH02226455A (ja) 1990-09-10

Similar Documents

Publication Publication Date Title
US20050289268A1 (en) Internal bus system
US6314484B1 (en) Computer system with a bus having a segmented structure
WO1989002127A1 (en) Method and apparatus for interconnecting busses in a multibus computer system
WO1988008577A2 (en) Node for servicing interrupt request messages on a pended bus
JPH0677248B2 (ja) ピン数の少ない高性能バスインターフェイス
JP2677657B2 (ja) バス制御方式
JP2714163B2 (ja) バス制御方式
CN107729273B (zh) 一种总线逻辑仲裁装置及方法
JPS6015763A (ja) インタ−フエ−ス制御装置
US20030053573A1 (en) Microcontroller having a transmission-bus-interface
JP2742135B2 (ja) バス調停装置
JP2756445B2 (ja) 非同期回路リセット方式
JPH0560625B2 (ja)
KR20000033265A (ko) 칩 내장형 버스를 인터페이스하기 위한 장치 및 방법
JPS6265155A (ja) デイジタル・デ−タ処理調停システム
JPH04178754A (ja) 分散アービトレーション装置
JPH04104348A (ja) バス制御方式
JPH08180027A (ja) 調停回路
JPH03201054A (ja) 共通バス制御方法及びその制御装置並びにマスタ装置と計算機システム
JP2643776B2 (ja) アービタ装置およびアービタ方法
GB1600755A (en) Communications processor
Inett Multiprocessing and the STEbus
JPH02123448A (ja) バス調停回路
JPS6217774B2 (ja)
JPS61117650A (ja) バス制御方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees