KR100208232B1 - 전전자 교환기에서 프로세서간 통신을 제어하기 위한 엠버스 중 재 방법 - Google Patents

전전자 교환기에서 프로세서간 통신을 제어하기 위한 엠버스 중 재 방법 Download PDF

Info

Publication number
KR100208232B1
KR100208232B1 KR1019960028549A KR19960028549A KR100208232B1 KR 100208232 B1 KR100208232 B1 KR 100208232B1 KR 1019960028549 A KR1019960028549 A KR 1019960028549A KR 19960028549 A KR19960028549 A KR 19960028549A KR 100208232 B1 KR100208232 B1 KR 100208232B1
Authority
KR
South Korea
Prior art keywords
bus
communication
ipc
counter
interface units
Prior art date
Application number
KR1019960028549A
Other languages
English (en)
Other versions
KR980010278A (ko
Inventor
강익규
Original Assignee
유기범
대우통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신주식회사 filed Critical 유기범
Priority to KR1019960028549A priority Critical patent/KR100208232B1/ko
Publication of KR980010278A publication Critical patent/KR980010278A/ko
Application granted granted Critical
Publication of KR100208232B1 publication Critical patent/KR100208232B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/40—Bus coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Multi Processors (AREA)

Abstract

본 발명은 전전자 교환기에서의 프로세서간 통신을 제어하기 위한 엠버스 중재 방법에 관한 것으로서, 전전자 교환기에서 IPC 제어부(61)와 다수의 프로세서가 연결된 다수의 인터페이스부(62-69)간의 IPC 통신 유지 보수를 위한 채널로 이용하는 M-BUS를 전이중 통신 방식으로 중재하기 위한 다수의 인터페이스부(62-69)에서의 송신 방법으로서, 인터페이스부(62-69)에 부여된 고유의 슬롯 번호를 로딩하고 내부에 구비된 카운터를 초기화하는 제1단계와; IPC 제어부(61)로부터 제1,2 제어 신호(ASTCLK,FRS)가 인가되는지를 판단하는 제2단계와; 상기 제1제어 신호(ASTCLK)가 인가되고 M-BUS가 해방 상태이면 카운터값을 증가시키고 상기 슬롯 번호와 카운터값이 동일한지를 비교하는 제3단계와; 상기 슬롯 번호와 카운터값이 동일하지 않으면 상기 제2단계로 귀환 진행하고 동일하면 전송할 데이터가 있을 경우에 M-BUS로 데이터를 전송하고 상기 제2단계로 귀환 진행하는 제4단계와; 상기 제2제어 신호(FRS)가 인가되면 카운터를 초기화하고 상기 제2단계로 귀환 진행하는 제5단계를 포함하여, 전전자 교환기에서 프로세서간 통신을 제어하는 M-BUS를 제1,2 제어 신호(ASTCLK,FRS)와 카운터를 이용하여 전이중 통신 방식으로 중재함으로써, 다수의 인터페이스부(62-69)가 전송할 데이터가 있는지를 일일이 확인하는 추가적인 소프트웨어 루틴이 필요없어 마이컴의 성능을 증대시킬 수 있으며, 또한 M-BUS를 전이중 통신 방식으로 사용하여 M-BUS의 통신 속도를 증대시킬 수 있는 것이다.

Description

전전자 교환기에서 프로세서간 통신을 제어하기 위한 엠버스 중재 방법
제1도는 전전자 교환기에서 프로세서간 통신을 위한 IPC에 대한 개략적인 블록도.
제2도는 제1도의 IPC에 대한 내부 블록도.
제3도는 제2도의 IPC 제어부와 인터페이스부에 대한 개략적인 블록도.
제4도는 본 발명에 따른 M-BUS 중재 과정을 도시한 흐름도.
* 도면의 주요부분에 대한 부호의 설명
10,20,30,40,50 : 제1,2,3,4,N 프로세서 60 : IPC
61 : IPC 제어부 62-69 : 제1-8 인터페이스부
1,6 : 제1,2, 마이컴 2,5 : 제1,2 송수신부
3,4 : 제1,2 정합부 a,b : 카운터
본 발명은 전전자 교환기에서의 프로세서간 통신을 제어하기 위한 엠버스 중재 방법에 관한 것으로서, 특히 프로세서간 통신 관리 버스인 엠버스(MAINTENANCE-BUS : 이하 M-BUS라 약함)를 전이중(Full-Duplex)통신 방식으로 중재할 수 있도록 한 전전자 교환기에서의 프로세서간 통신을 제어하기 위한 엠버스 중재 방법에 관한 것이다.
일반적으로, 전전자 교환기에서의 다수의 프로세서간 통신은 제1도에 도시한 바와 같이 IPC(Inter-Processor Communication) 방식에 의거하여 수행되며, 이러한 IPC 블록(60)은 노드에 연결된 모든 프로세서들(10,20,30,40,50)간에 IPC 메시지 통신이 가능하도록 IPC 메시지 통신 채널을 제공하고 IPC 블록내의 프로세서가 연결된 모든 노드에 대한 각종 상태를 감시 및 제어한다.
부연 설명하면, IPC 블록(60)은 분산 처리 구조를 채택하고 있는 전전자 교환기에서 분산되어 있는 각 기능 프로세서간의 통신을 위한 제어 메시지 및 데이터를 전달해 주는 블록으로서, 제2도의 IPC상세 블록도에 도시된 바와 같이 관리 역할을 수행하는 IPC 제어부(61)를 포함하고 각 노드(NODE)에 연결된 프로세서와의 인터페이스를 담당하는 다수의 인터페이스부(62-69)를 포함한다.
한편, 본 발명에서는 현재 개발중인 TDX-100을 예를 들어 설명하며, TDX-100에서는 8개의 인터페이스부가 존재하며 각 인터페이스는 다시 8개의 프로세서를 연결할 수 있는 노드가 존재한다.
한편, IPC 제어부(61)는 유지 관리 보수를 위한 제어 메시지를 송수신을 이중화되어 있는 M-BUS를 통해 수행하여 각 프로세서가 연결되어 있는 각 노드들을 제어하며, 각 프로세서간의 데이터 송수신은 D-BUS를 이용한다.
그러나, 종래의 IPC에서는 M-BUS를 사용할 때 반이중(Half-Duplex) 통신 방식으로 구현하여 유지 보수를 위한 주보드인 IPC 제어부(61)에서 일방적인 송신을 수행하고 각 노드 보드인 제1-8 인터페이스부(62-69)가 전송할 데이터가 존재하는 경우에는 반드시 주 보드인 IPC 제어부(61)에서 송신 권한을 부여 받아야만 데이터의 전송이 가능하였다.
그러므로, 이러한 반이중 통신 방식으로 M-BUS를 운영할 경우에는 IPC 제어부(61)가 소정의 명령을 사용하여 주기적으로 데이터의 송신 여부를 각각의 제1-8 인터페이스부(62-69)에서 확인해야 하는 추가적인 소프트웨어 루틴이 부가되어 CPU(도면에서는 마이컴으로 표기)의 성능을 저하시키는 문제점을 초래하였다.
따라서, 본 발명의 목적은, 전전자 교환기에 구비된 각 프로세서간 상호 통신을 위한 IPC 통신을 관리하기 위한 M-BUS를 전이중 방식으로 사용할 수 있도록 M-BUS를 중재하기 위한 전전자 교환기에서 프로세서간 통신을 제어하기 위한 엠버스 중재 방법을 제공하는데 있다.
본 발명에 따른 교환기에서 프로세서간 통신을 제어하기 위한 엠버스 중재 방법은, 전전자 교환기에서 IPC 제어부(61)와 다수의 프로세서가 연결된 다수의 인터페이스부간의 IPC 통신 유지보수를 위한 채널로 이용하는 M-BUS를 전이중 통신 방식으로 중재하기 위한 다수의 인터페이스부에서의 송신 방밥으로서, 인터페이스부에 부여된 고유의 슬롯 번호를 로딩하고 내부에 구비된 카운터를 초기화하는 제1단계와; IPC 제어부로부터 제1,2 제어 신호가 인가되는지를 판단하는 제2 단계와; 상기 제1 제어 신호가 인가되고 M-BUS가 해방 상태이면 카운터값을 증가시키고 상기 슬롯 번호와 카운터값이 동일한지를 비교하는 제3단계와; 상기 슬롯 번호와 카운터값이 동일하지 않으면 상기 제2단계로 귀환 진행하고 동일하면 전송할 데이터가 있을 경우에 M-BUS로 데이터를 전송하고 상기 제2단계로 귀환 진행하는 제4단계와; 상기 제2제어 신호가 인가되면 카운터를 초기화하고 상기 제2단계로 귀환 진행하는 제5단계를 포함한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명한다.
제3도는 제2도의 IPC 제어부(61)와 인터페이스부(62-69)에 대한 개략적인 블록도로서, IPC 제어부(61)는 제1마이컴(1), 제1송신부(2), 제1정합부(3)를 포함하며, 다수개중 하나인 인터페이스부(62)는 제2정합부(4), 제2송수신부(5), 제2마이컴(6)를 포함한다.
동 도면에 있어서, 제1마이컴(1)은 인가되는 버스 상태 메시지에 의거하여 교환기내에 구비된 다수의 프로세서간 통신을 제어한다.
그리고, 제1송수신부(2)는 제1마이컴(1)으로부터의 제어 메시지를 송신하거나 수신되는 제어 메시지를 제1마이컴(1)에 인가하며, 특히 전이중 통신 방식으로 M-BUS 중재하기 위하여 소정 제1제어 신호(ASTCLK)를 주기적으로 송신하고 아울러 제1제어 신호(ASTCLK)의 송신과 연동하여 내부의 카운터(a)를 증가시키며, 카운터(a)값이 다수의 인터페이스부(62-69)의 개수와 동일해지면 카운터(a)를 초기화시키고 소정 제2제어 신호(ASTCLK)를 송신한다.
또한, 제1송수신부(2)는 제어 메시지의 송수신을 위한 소정 송수신 클럭 신호(BRCLK)를 발생하여 송신한다.
한편, 제1정합부(3)는 RS-485 규격으로 M-BUS 시리얼 통신을 위한 인터페이스 수단으로 제어 메시지를 송수신하기 위한 송신 라인(TXD)과 수신 라인(RXD), 송수신 클럭 라인(BRCLK), 제1,2제어 신호 라인(ASTCLK,FRS)으로 구성되며, 각각의 인터페이스부(62-69)의 제2정합부(40)도 제1정합부(3)와 동일한 기능을 수행한다.
그리고, 각각의 인터페이스부(62-69)의 제2송수신부(5)는 제2정합부(4)로부터 제1제어신호(ASTCLK)가 인가되면 내부의 카운터(b)값을 증가시키고 카운터(b)의 값이 부여된 고유의 슬롯 번호와 일치할 경우에 제2마이컴(6)으로부터 전송할 제어 메시지가 있을 경우에 제어 메시지를 제2정합부(4)로 전송하며, 제2정합부(4)로부터 제2제어신호(FRS)가 인가되면 내부의 카운터(b)를 초기화시킨다.
한편, 각각의 인터페이스부(62-69)의 제2마이컴(6)은 부여된 고유의 슬롯 번호를 로딩받아 제2송수신부(50)로 출력하고, IPC 통신 유지 보수를 위한 각종 제어 신호를 송수신하여 IPC 통신을 수행한다.
다음에, 상술한 구성부를 포함하는 본 발명에 따른 M-BUS 중재 과정을 첨부한 제4도의 흐름도를 참조하여 상세히 설명한다.
먼저, IPC 제어부(61)의 제1마이컴(1)의 제어에 의거하여 제1송수신부(2)는 소정 제1제어신호(ASTCLK)를 소정 주기로 발생하여 제1정합부(3)를 거쳐서 각각의 인터페이스부(62-69)로 송신한다.
또한, 제1제어신호(ASTCLK)의 송신시 내부에 구비된 카운터(a)값도 연동하여 송신시마다 증가시킨다.
한편, 카운터(a)값이 구비한 각각의 인터페이스부(62-69)의 개수와 동일해지면 카운터(a)값을 '0'로 초기화시키고 소정 제2제어신호(FRS)를 발생하여 제1정합부(3)를 통하여 각각의 인터페이스부(62-69)로 송신한다.
이와 같은 과정은, 다수의 인터페이스부(62-69)에게 송신 권한을 주기위한 즉, M-BUS를 중재하기 위한 과정이다.
따라서, 각각의 인터페이스부(62-69)의 제2송수신부(5)는 먼저 고유의 슬롯 번호를 제2마이컴(5)을 통하여 로딩받고 내부에 구비된 카운터(b)값을 '0'로 초기화한다(단계 400).
다음에, 제2정합부(4)를 통하여 제1제어신호(ASTCLK)가 인가되고 또한 M-BUS가 해방(Release) 상태인지를 판단하여(단계 402), 제1제어신호(ASTCLK)가 인가되고 M-BUS가 해방 상태이면 카운터(b)의 값을 '1' 증가시킨다(단계 404).
다음에, 증가된 카운터(b)의 값이 고유의 슬롯 번호와 일치하는지를 판단하여(단계 406), 일치하지 않으면 해당 인터페이스부(62-69)가 송신 권한이 없으므로 다시 단계(402)로 귀환 진행하며, 증가된 카운터(b)의 값과 고유의 슬롯 번호가 일치하면 해당 인터페이스부(62-69)에게 송신 권한이 부여된 것을 의미하며, 따라서, 전송할 데이터가 존재하는지를 판단하여(단계 408), 전송할 데이터가 존재하면 M-BUS를 잡고(Seize), 제2마이컴(6)으로부터의 제어 데이터를 송수신 클럭 신호(BRCLK)에 동기시켜 제2정합부(4)를 통하여 전송한다(단계 410).
이때, 데이터의 전송이 완료되면(단계 412), M-BUS를 해방(Release)시키고(단계 414), 상기 단계(402)로 귀환 진행한다.
한편, 상기 단계(402)에서 제1제어 신호(ASTCLK)가 수신되지 않으면 제2제어 신호(FRS)가 수신되는지를 판단하여(단계 416), 제2제어신호(FRS)가 수신되면 내부의 카운터(b)값을 '0'로 초기화시키고 다시 상기 단계(402)로 귀환 진행 한다.
이상 설명한 바와 같이 본 발명에 따르면, 전전자 교환기에서 프로세서간 통신을 제어하는 M-BUS를 제1,2제어 신호(ASTCLK, FRS)와 카운터를 이용하여 전이중 통신 방식으로 중재함으로써, 다수의 인터페이스부(62-69)가 전송할 데이터가 있는지를 일일이 확인하는 추가적인 소프트웨어 루틴이 필요없어 마이컴의 성능을 증대시킬 수 있으며, 또한 M-BUS를 전이중 통신 방식으로 사용하여 M-BUS의 통신 속도를 증대시킬 수 있는 효과가 있는 것이다.

Claims (1)

  1. 전전자 교환기에서 IPC 제어부(61)와 다수의 프로세서가 연결된 다수의 인터페이스부(62-69)간의 IPC 통신 유지 보수를 위한 채널로 이용하는 M-BUS를 전이중 통신 방식으로 중재하기 위한 다수의 인터페이스부(62-69)에서의 송신 방법으로서, 상기 인터페이스부(62-69)에 부여된 고유의 슬롯 번호를 로딩하고 내부에 구비된 카운터를 초기화하는 제1단계와; 상기 IPC 제어부(61)로부터 제1,2제어 신호가 인가되는지를 판단하는 제2단계와; 상기 제1제어 신호가 인가되고 M-BUS가 해방 상태이면 카운터값을 증가시키고 상기 슬롯 번호와 카운터값이 동일한지를 비교하는 제3단계와; 상기 슬롯 번호의 카운터값이 동일하지 않으면 상기 제2단계로 귀환 진행하고 동일하면 전송할 데이터가 있을 경우에 M-BUS로 데이터를 전송하고 상기 제2단계로 귀환 진행하는 제4단계와; 상기 제2제어 신호가 인가되면 카운터를 초기화하고 상기 제2단계로 귀환 진행하는 제5단계를 포함하는 전전자 교환기에서의 프로세서간 통신을 제어하기 위한 엠버스 중재 방법.
KR1019960028549A 1996-07-15 1996-07-15 전전자 교환기에서 프로세서간 통신을 제어하기 위한 엠버스 중 재 방법 KR100208232B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960028549A KR100208232B1 (ko) 1996-07-15 1996-07-15 전전자 교환기에서 프로세서간 통신을 제어하기 위한 엠버스 중 재 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960028549A KR100208232B1 (ko) 1996-07-15 1996-07-15 전전자 교환기에서 프로세서간 통신을 제어하기 위한 엠버스 중 재 방법

Publications (2)

Publication Number Publication Date
KR980010278A KR980010278A (ko) 1998-04-30
KR100208232B1 true KR100208232B1 (ko) 1999-07-15

Family

ID=19466396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960028549A KR100208232B1 (ko) 1996-07-15 1996-07-15 전전자 교환기에서 프로세서간 통신을 제어하기 위한 엠버스 중 재 방법

Country Status (1)

Country Link
KR (1) KR100208232B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100391712B1 (ko) * 2000-12-21 2003-07-16 엘지전자 주식회사 교환기의 아이피시 정합 장치

Also Published As

Publication number Publication date
KR980010278A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
US4560985A (en) Dual-count, round-robin distributed arbitration technique for serial buses
KR920006745B1 (ko) 펜디드 버스에서의 인터럽트 서비스노드
US4720784A (en) Multicomputer network
AU605873B2 (en) Apparatus and method for a node to obtain access to a bus
WO1988008578A1 (en) Apparatus and method for determining access to a bus
US4488232A (en) Self-adjusting, distributed control, access method for a multiplexed single-signal data bus
Ahuja S/Net: A high-speed interconnect for multiple computers
KR19990060566A (ko) 인터넷을 이용한 프로세스 간의 정보교환 장치
US6675245B1 (en) Apparatus and method for providing round-robin arbitration
KR100208232B1 (ko) 전전자 교환기에서 프로세서간 통신을 제어하기 위한 엠버스 중 재 방법
US4744077A (en) Link flow control in time slot protocol data transmission of a data processing network
US20220158866A1 (en) Serial time triggered data bus
US5528768A (en) Multiprocessor communication system having a paritioned main memory where individual processors write to exclusive portions of the main memory and read from the entire main memory
Meroth et al. The I 2 C/TWI Interface
KR100246011B1 (ko) 교환기내 슬레이브 카드의 엠-버스 송수신 장치
US6948018B2 (en) Method and system for exchanging data
KR0120012B1 (ko) 송신버스 점유 예약방법
KR940010847B1 (ko) 버스 점유 중재장치
KR950007438B1 (ko) 전자교환기용 패킷 버스 장치의 중앙 중재기
KR19980043922A (ko) 이서넷(Ethernet)을 이용한 내부 프로세스 콘트롤 중재 로직 회로
Mitchell A small area network for cars
KR900006971B1 (ko) 통신예약 기능을 부가한 프로세서간 통신방법 및 예약장치
KR100391712B1 (ko) 교환기의 아이피시 정합 장치
KR930003450B1 (ko) 패리티변환방식을 이용한 프로세서간 데이터 송수신 장치
JPH06224975A (ja) 結合したモジュールをリセットする方法及びこの方法を用いるシステム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020415

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee