KR0118730Y1 - 하이브리드 집적회로의 저항치 검사용 저항시트 - Google Patents

하이브리드 집적회로의 저항치 검사용 저항시트

Info

Publication number
KR0118730Y1
KR0118730Y1 KR2019950021874U KR19950021874U KR0118730Y1 KR 0118730 Y1 KR0118730 Y1 KR 0118730Y1 KR 2019950021874 U KR2019950021874 U KR 2019950021874U KR 19950021874 U KR19950021874 U KR 19950021874U KR 0118730 Y1 KR0118730 Y1 KR 0118730Y1
Authority
KR
South Korea
Prior art keywords
resistance
sheet
integrated circuit
hybrid integrated
hic
Prior art date
Application number
KR2019950021874U
Other languages
English (en)
Other versions
KR970010724U (ko
Inventor
이재춘
Original Assignee
김회수
엘지전자부품주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김회수, 엘지전자부품주식회사 filed Critical 김회수
Priority to KR2019950021874U priority Critical patent/KR0118730Y1/ko
Publication of KR970010724U publication Critical patent/KR970010724U/ko
Application granted granted Critical
Publication of KR0118730Y1 publication Critical patent/KR0118730Y1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2813—Checking the presence, location, orientation or value, e.g. resistance, of components or conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

본 고안은 여러개의 저항패턴이 한 장이 시트상태로 조합되어 제조되는 경우 각각의 저항패턴을 검사하는데 소요되는 시간을 줄일 수 있도록 하는 하이브리드 집적회로(Hybrid integrated circuit : HIC)의 저항치 검사용 저항시트에 관한 것이다.
본 고안은 유사한 저항치를 갖도록 각각의 차수로 그룹핑된 저항들이 인쇄되어 있는 다수의 기판이 조합되어 이루어지는 하이브링드 집적회로의 저항치 검사용 저항시트에 있어서, 테두리의 더미(dummy) 부분에 각 차수의 저항들을 대표하는 2개씩의 기준 패턴저항을 저항치로 인식하도록 함으로써 저항치 측정시간을 줄일 수 있는 것을 특징으로 한다.

Description

하이브리드 집적회로(HIC)의 저항치 검사용 처항시트
제1도는 종래의 기술이 저항시트를 나타내는 도면이고,
제2도는 저항패턴의 구성을 나타내는 도면이고,
제3도는 본 고안의 저항시트를 나타내는 도면이다.
* 도면의 주요부분에 대한 부호의 설명
1:저항시트 2:기판
3:더미(dummy) 4:저항패턴
5:저항체 6:도체전극
A, A', B, B', C, C':기준패턴저항
본 고안은 하이브리드 집적회로(Hybrid integrated circuit : HIC)의 저항치 검사용 저항시트에 관한 것으로서 특히, 여러개의 저항패턴이 한 장의 시트상태로 조합되어 제조되는 경우 각각의 저항패턴을 검사하는데 소요되는 시간을 줄일 수 있도록 하는 하이브리드 집적회로의 저항치 검사용 저항시트에 관한 것이다.
일반적으로 하이브리드 집적회로의 저항시트는 제1도에 도시된 바와 같이 기판(2)이 수개 내지 수십개가 조합되어 하나의 저항시트(1)로 제조되고, 상기 각각의 기판(2) 내부회로에는 제2도에 도시된 바와 같은 저항패턴(4)이 수개 내지 수십개가 존재한다.
결국, 하나의 저항시트(1)에는 수십개 내지 수백개의 저항패턴(4)들이 존재하고, 상기 저항패턴(4)들은 각각 라벨저항(10Ω, 100Ω,~,1MΩ)과 혼합저항(30Ω, 300Ω,~,300kΩ)으로 그룹핑되어 구성된다. 이때, 상기 그룹핑되어 있는 저항그룹을 차수라고 하며, 일반적으로 하나의 저항시트(1)에는 1 내지 3개 이상의 차수가 존재한다.
상기 각각의 저항패턴(4)들은 중앙부에 저항체(5)가 인쇄되고, 상기 저항체(5)의 양단에는 도체전극(6)이 인쇄된다.
이때, 상기 저항패턴(4)의 저항치를 검사하는 방법으로 종래에는 초품검사시와 제조공정 중간에 샘플링(sampling)하여 저항치를 검사하였다.
결국, 필요한 경우에 소정이 저항패턴(4)을 샘플링하여 상기 저항체(5)의 양단에 인쇄된 도체전극(6)에 저항치 검사기기(digital volt meter : DVM)의 단자를 접촉시켜 규격치에의 접근 정도를 비교하고 검사하게 된다.
그러나, 모든 저항패턴을 일일이 측정하고 결과를 규격치와 비교하는 작업은 정밀해야 하기 때문에 작업시 주의력과 시간이 많이 소요되는 문제점이 있다.
본 고안은 상기와 같은 문제점을 해결하기 위하여 고안된 것으로, 시트 테두리의 더미(dummy) 부분에 각 치수를 대표하는 2개씩이 기준패턴저항을 위치시켜 측정함으로서 저항치의 검사시간을 중릴 수 있는 하이브리드 집적회로의 저항치 검사용 저항시트를 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 고안은 유사한 저항치를 갖도록 각각의 차수로 그룹핑된 저항들이 인쇄되어 있는 다수의 기판이 조합되어 이루어지는 하이브리드 집적회로의 저항치 검사용 저항시트에 있어서, 테두리의 더미(dymmy) 부분에 각 차수의 저항들을 대표하는 2개씩의 기준패턴저항을 위치시켜 상기 기준 패턴저항의 저항치 측정결과를 다른 저항의 저하이로 인식하도록 함으로서 저항치 측정시간을 줄일 수 있는 것을 특징으로 한다.
이하, 본 고안에 의한 하이브리드 집적회로(HIC)의 저항치 검사용 저항시티의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
첨부도면 제3도는 본 고안의 저항시트를 나타내는 도면이다.
본 고안을 저항시트(1)는 8개의 기판(2)을 갖고 이루어지고, 상기 각각의 기판(2)은 1차수 10Ω대, 2차수 1kΩ대, 3차수 1MΩ대 등 3개의 차수가 있고, 각 차수당 10개의 저항으로 이루어져 있는 경우를 설명한다.
결국, 각 기판(2)에는 30개의 저항이 있게 되며, 하나의 저항시트(1) 내에는 240개의 저항이 있게 된다.
본 고안은 저항시트(1)의 데두리 더미(dummy)(3)에 1차수 저항 10Ω대의 기준패턴저항(A. A')을 좌측상단 및 우측하단에 위치시키고, 2차수 저항 1kΩ대의 기준패턴저항(B, B')을 좌우측의 주앙부에 위치시키고, 3차수 저항 1MΩ대의 기준패턴(C, C')을 좌측하단 및 우측상단에 위치시켜 구성한다.
상기 각각의 기준패턴저항(A, A', B, B', C, C')은 모두 100%의 값을 갖도록 설계한다.
상기와 같이 구성된 저항시트에서는 저항치 검사시 각 차수의 기준패턴저항 만을 측정하고, 이 측정된 결과를 각각이 10개의 저항패턴의 저항치로 인식한다.
결국, 각 차수당 2개의 저항치를 측정하게 된다.
이상에서 상술한 본 고안은 각 차수당 2개씩의 기준패턴저항을 측정하기 때문에 소량의 저항치 측정에 의해 검사시간을 절약할 수 있는 효과가 있다.

Claims (1)

  1. 유사한 저항치를 갖도록 각각의 차수로 그룹핑된 저항들이 인쇄되어 있는 다수의 기판이 조합되어 이루어지는 하이브리드 집적회로의 저항치 검사용 저항시트에 있어서, 테두리의 더미(dummy) 부분에 각 치수의 저항들을 대표하는 2개씩의 기준패턴 저항을 위치시켜 상기 기준패턴저항의 저항치 측정결과를 다른 저항의 저항치로 인식하도록 할 수 있는 것을 특징으로 하는 하이브리드 집적회로(HIC)의 저항치 검사용 저항시트.
KR2019950021874U 1995-08-23 1995-08-23 하이브리드 집적회로의 저항치 검사용 저항시트 KR0118730Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950021874U KR0118730Y1 (ko) 1995-08-23 1995-08-23 하이브리드 집적회로의 저항치 검사용 저항시트

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950021874U KR0118730Y1 (ko) 1995-08-23 1995-08-23 하이브리드 집적회로의 저항치 검사용 저항시트

Publications (2)

Publication Number Publication Date
KR970010724U KR970010724U (ko) 1997-03-29
KR0118730Y1 true KR0118730Y1 (ko) 1998-08-01

Family

ID=19421400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950021874U KR0118730Y1 (ko) 1995-08-23 1995-08-23 하이브리드 집적회로의 저항치 검사용 저항시트

Country Status (1)

Country Link
KR (1) KR0118730Y1 (ko)

Also Published As

Publication number Publication date
KR970010724U (ko) 1997-03-29

Similar Documents

Publication Publication Date Title
KR0118730Y1 (ko) 하이브리드 집적회로의 저항치 검사용 저항시트
EP1655612A1 (en) Universal test fixture
JPH09107011A (ja) 半導体装置、およびこの半導体装置の位置合わせ方法
US5198778A (en) Method for inspecting printed circuit boards with through-holes
US6894513B2 (en) Multipoint plane measurement probe and methods of characterization and manufacturing using same
US6320399B1 (en) Measuring method for detecting a short-circuit between the turns of a coil integrated on a chip, and integrated circuit structure adapted to such a measuring method
JPH0230845Y2 (ko)
JP2952641B2 (ja) 集積回路装置の試験装置およびその試験方法
KR100462378B1 (ko) 액정표시소자 및 그의 콘택저항 측정방법
US5266904A (en) Printed circuit board with through-holes including a test land having two current measuring lands and two resistance measuring lands
JPH04315062A (ja) 抵抗体の抵抗値測定方法
JPH03185744A (ja) 半導体素子
JPH0515068B2 (ko)
JP2864136B2 (ja) 抵抗測定方法及び装置
US20020105348A1 (en) Electronically measuring pin-to-pad alignment using resistive pads
JP2806330B2 (ja) ドットマトリックス表示素子基板の検査方法及び検査装置
JPH0453246A (ja) 半導体回路試験装置
SU1359658A1 (ru) Контрольный образец
JPH0815360A (ja) Ｍｒセンサー
JPH10300823A (ja) プローバの点検方法
JPH077271A (ja) プリント配線板の検査方法およびテストパターン
JPS58176966A (ja) 集積回路装置
JPH01298737A (ja) 半導体装置
JPH0465141A (ja) プローブカードの試験方法
JPH02303139A (ja) 半導体素子用プローブカード

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050307

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee