KR0115559Y1 - 전류 미러 회로 - Google Patents

전류 미러 회로 Download PDF

Info

Publication number
KR0115559Y1
KR0115559Y1 KR2019940039393U KR19940039393U KR0115559Y1 KR 0115559 Y1 KR0115559 Y1 KR 0115559Y1 KR 2019940039393 U KR2019940039393 U KR 2019940039393U KR 19940039393 U KR19940039393 U KR 19940039393U KR 0115559 Y1 KR0115559 Y1 KR 0115559Y1
Authority
KR
South Korea
Prior art keywords
transistor
base
voltage
emitter
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR2019940039393U
Other languages
English (en)
Other versions
KR960025896U (ko
Inventor
김강휘
Original Assignee
이형도
삼성전기 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이형도, 삼성전기 주식회사 filed Critical 이형도
Priority to KR2019940039393U priority Critical patent/KR0115559Y1/ko
Publication of KR960025896U publication Critical patent/KR960025896U/ko
Application granted granted Critical
Publication of KR0115559Y1 publication Critical patent/KR0115559Y1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/265—Current mirrors using bipolar transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

트랜지스터의 에미터-베이스간 전압에 관계없이 기준전류를 결정하는 전류 미러 회로가 개시되는바, 이는 입력 전압이 분압용 저항을 통해 베이스단으로 연결되는 NPN 타입의 제1트랜지스터의 에미터단에는 PNP 타입의 트랜지스터의 베이스단이 연결되고, 상기 제2트랜지스터의 에미터단에는 저항을 통해 입력 전압이 연결되고, 동시에 상기 제1트랜지스터의 콜렉터단이 연결되어, 제1트랜지스터의 베이스 전압이 제2트랜지스터의 에미터 전압과 같게 되므로, 제2트랜지스터의 에미터로 흐르는 기준 전류는 제1트랜지스터의 베이스 전압에 의해 결정하고, 상기 기준 전류에서 분배되는 전류도 저항희 전압 강하를 이용하여 결정함으로써, 기준 전류와 분배 전류를 쉽고 정확하게 결정한다.

Description

전류 미러 회로
제1도는 종래의 전류 미러 회로도,
제2도는 종래의 또다른 전류 미러 회로도,
제3도는 이 고안에 따른 전류 미러 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
Q1∼Q7 : 트랜지스터 R1∼R5 : 저항
I1∼I6 : 각 트랜지스터의 기준 전류
이 고안은 트랜지스터를 이용한 전류 미러(Mirror)회로에 관한 것으로서, 더욱 상세하게는 트랜지스터의 에미터-베이스간 전압에 관계없이 기준 전류를 결정하고, 상기 기준 전류에서 분배되는 전류도 저항비를 이용하여 정확하게 결정하는 전류 미러 회로에 관한 것이다.
제1도는 종래의 전류 미러 회로도로서, 에미터단이 공통으로 접지되는 트랜지스터(Q1,Q2)의 베이스단이 서로 결합되어 있다.
그리고, 상기 트랜지스터(Q1)의 베이스-콜렉터는 묶여있고, 상기 트랜지스터(Q1)의 콜렉터단에는 저항(R1)을 통해 기준 전류(I1)가 흐르고, 트랜지스터(Q2)의 콜렉터단에는 기준 전류(I1)에서 분배된 전류(I2)가 흐른다.
이때, 상기 트랜지스터(Q1,Q2)의 에미터는 공통으로 접지되고, 트랜지스터(Q1)의 베이스-콜렉터는 묶여 있으므로 트랜지스터(Q1)의 베이스-에미터간 전압(VBE1)은 트랜지스터(Q2)의 베이스-에미터간 전압 (VBE2)과 같게 되고, 트랜지스터(Q1)의 콜렉터-에미터간 전압(VCE1)은 베이스-에미터간 전압(VBE1)과 같게 된다.
즉, 기준 전류(I1)와 기준 전류에서 분배되는 전류(I2)는 같게 된다(I1=I2).
그러므로,
VS = I1R1 + VCE1 = I1R1 + VBE1 이 된다.
이때, VBE1 = VBE2이므로 I1 = I2가 된다.
따라서, 수식
이 된다
이때, 상기된 제1도는 기준 전류 결정에 있어서, 트랜지스터의 베이스-에미터간 전압을 정확히 알아야만 결정할 수 있다. 그러나, 베이스-에미터간 전압은 오차가 많으므로 베이스-에미터간 전압을 근사적으로 설정하고 계산하여 기준 전류를 설계하면 기준 전류값이 실제와 차이가 나므로 기준 전류 결정이 어려운 문제점이 있었다.
제2도는 트랜지스터(Q1,Q2)의 에미터단이 저항(R1,R2)을 통해 공통으로 접지되고, 베이스단은 서로 결합되어 있으며, 트랜지스터(Q1)의 베이스-콜렉터단은 묶여있다.
그리고, 트랜지스터(Q1)의 콜렉터와 입력 전압(VS) 사이에는 저항(R0)이 연결되어 트랜지스터(Q1)의 콜렉터로 기준 전류(I1)가 흐르고, 트랜지스터(Q2)의 콜렉터에는 기준 전류에서 분배된 전류(I2)가 흐른다.
이때, 상기 트랜지스터(Q1,Q2)의 에미터단에는 저항(R1,R2)이 연결되므로 두 저항의 전압 강하때문에 두 트랜지스터(Q1,Q2)의 베이스-에미터간 전압(VBE1,VV32)이 똑같지는 않다.
따라서,
이다. 이때,
로 다시 쓸수 있다.
여기서, VT는 열전압(Thermal Voltage)으로서, KT/q이며, 상온에서 26mV이다.
그러므로, 상기 식 (3)을 상기 식 (2)에 대입하여 다시 쓰면,
이 된다.
이때, 상기된 제2도는 I1 R1의 값이 VT보다 충분히 큰 경우에만 I2/I1 = R1/R2가 되므로, 이로 인해 식이 복잡해지는 문제점이 있었다.
이 고안은 상기와 같은 문제점을 해결하기 위한 것으로서, 이 고안의 목적은 트랜지스터의 베이스-에미터간 전압에 관계없이 기준 전류를 결정하고, 상기 기준 전류에서 분배되는 전류도 저항의 전압 강하를 이용하여 결정함으로써, 기준 전류와 분배 전류를 쉽고 정확하게 결정하는 전류 미러 회로를 제공함에 있다.
상기와 같은 목적을 달성하기 위한 이 고안에 따른 전류 미러 회로의 특징은, 입력 전압이 분압용 저항을 통해 베이스단으로 연결되는 NPN 타입의 제1트랜지스터의 에미터단에는 PNP타입의 제2트랜지스터의 베이스단이 연결되고, 상기 제2트랜지스터의 에미터단에는 저항을 통해 입력 전압이 연결되고, 동시에 상기 제1트랜지스터의 콜렉터단이 연결되어, 제1트랜지스터의 베이스 전압이 제2트랜지스터의 에미터 전압과 같게 되므로, 제2트랜지스터의 에미터로 흐르는 기준 전류는 제1트랜지스터의 베이스 전압에 의해 결정되는데 있다.
이하, 이 고안에 따른 전류 미러 회로의 바람직한 일실시예에 대하여 첨부도면을 참조하여 상세히 설명한다.
제3도는 이 고안에 따른 전류 미러 회로도이다.
제3도를 보면, 입력 전압(VS)이 분압용 저항(R2,R3)을 통해 베이스단으로 연결되는 NPN 타입의 제1트랜지스터(Q1)의 에미터단에는 PNP 타입의 제2트랜지스터(Q2)의 베이스단이 연결된다.
그리고, 상기 제2트랜지스터(Q2)의 에미터단에는 저항(R1)을 통해 입력 전압(VS)이 연결되고, 동시에 상기 제1트랜지스터(Q1)의 콜렉터단이 연결된다.
또한, 상기 제1트랜지스터(Q1)의 에미터단에는 제3트랜지스터(Q3)으 콜렉터단이 연결되고, 상기 제3트랜지스터(Q3)의 베이스단은 제4, 제5트랜지스터(Q4,Q5)의 베이스단과 전류 미러를 형성한다.
이때, 상기 제3, 제4트랜지스터(Q3,Q4)의 베이스단은 트랜지스터(Q4)의 콜렉터단에 연결되고, 상기 제4트랜지스터(Q4)의 콜렉터단에는 저항(R5)을 통해 제6트랜지스터(Q6)가 연결된다.
또한, 상기 제2트랜지스터(Q2)의 콜렉터단에는 일측이 상기 제4트랜지스터(Q4)에 연결된 저항(R4)과 병렬로 제7트랜지스터(Q7)가 연결된다.
이와같이 구성된 이 고안은 제1트랜지스터(Q1)의 콜렉터와 제2트랜지스터(Q2)의 에미터가 서로 묶여있고, 제1, 제2트랜지스터(Q1,Q2)는 반대 타입이므로 제1트랜지스터(Q1)의 베이스-에미터간 전압(VBE1)과 제2트랜지스터(Q2)의 베이스-에미터간 전압(VBE2)은 서로 상쇄되어 제1트랜지스터(Q1)의 베이스 전압(VA)은 제2트랜지스터(Q2)의 콜렉터 전압(VB)과 같게된다(VA=VB).
따라서,
이 되어, 기준 전류(I1)는 저항(R1)과 트랜지스터(Q1)의 베이스 전압(VA)에 의해서 쉽게 결정된다.
또한, 제3, 제4트랜지스터(Q3,Q4)는 전류 반복기이므로, 제3, 제4트랜지스터(Q3,Q4)의 베이스-에미터간 전압(VBE3,VBE4)은 같다(VBE3=VBE4).
따라서, 제3트랜지스터(Q3)의 콜렉터로 흐르는 전류(I2)와 제4트랜지스터(Q4)의 콜렉터로 흐르는 전류(I3)는 같고(I2=I3), 이 두 전류(I2,I3)는 기준 전류(I1)에서 분배되었으므로 I2=I3=I1/2가 된다.
그리고, 제5트랜지스터(Q5)의 베이스단도 상기 제4트랜지스터(Q4)의 베이스단과 결합되고, 에미터단은 공통으로 접지되므로 제4트랜지스터(Q4)의 베이스-에미터간 전압(VBE4)과 제5트랜지스터(Q5)의 베이스-에미터간 전압(VBE5)는 같게 된다.
그러므로, 상기 세5트랜지스터(Q5)의 콜렉터로 흐르는 전류(I4)는 상기 제4트랜지스터(Q4)의 콜렉터로 흐르는 전류(I3)와 같게된다(I4=I3).
또한, 제6트랜지스터(Q6)의 베이스-에미터간 전압(VBE6)은 제4트랜지스터(Q4)의 베이스-에미터간 전압(V) 보다 저항(R5) 양단의 전압 강하(I3R5) 만큼 줄어들게 된다.
따라서, 제6트랜지스터(Q6)의 콜렉터에 흐르는 전류(I5)는,
가 된다.
또한, 제7트랜지스터(Q7)의 베이스-에미터간 전압(VBE7)은 제4트랜지스터(Q4)의 베이스-에미터간 전압(VBE4)보다 저할(R4) 양단의 전압 강하(I3R4) 만큼 증가하게 된다.
그러므로, 제7트랜지스터(Q7)의 콜렉터에 흐르는 전류(I6)는,
I6 = I3Exp(IE4R/VT)가 된다.
따라서, 상기 제4트랜지스터(Q4)의 콜렉터로 흐르는 전류(I3)를 기준으로 하여 간단하고 정확하게 전류를 분배할 수 있다.
이때, R4=R5이고, 저항(R4) 양단 전압 강하가 18mV일 경우,
RM I5 = I3/2,
RM I6 = 2 TIMES I3가 된다.
또한, I3는 I1/2이고, I1 = (VS-VA)/R1 이므로 상기 제1트랜지스터(Q1)의 베이스 전류를 제어하여 각 전류를 제어할 수 있다.
따라서, 상기 제1트랜지스터(Q1)의 베이스 전류(VA)를 가변하여 쉽게 전류를 바꿀수 있고, 이것을 자동 게인 제어 회로(Automatic Gain Control;AGC)등에 응용할 수 있다.
이상에서와 같이 이 고안에 따른 전류 미러 회로에 의하면, 트랜지스터의 에미터-베이스간 전압에 관계없이 기준전류가 흐르는 트랜지스터의 베이스 전압을 이용하여 기준전류를 결정하고, 상기 기준 전류에서 분배되는 전류도 저항의 전압 강하를 이용하여 결정함으로써, 기준 전류와 분배 전류를 쉽고 정확하게 결정하는 효과가 있다.

Claims (5)

  1. 입력 전압(VS)이 분압용 저항을 통해 베이스단으로 연결되는 NPN 타입의 제1트랜지스터의 에미터단에는 PNP 타입의 제2트랜지스터의 베이스단이 연결되고, 상기 제2트랜지스터의 에미터단에는 저항(R1)을 통해 입력 전압(VS)이 연결되고, 동시에 상기 제1트랜지스터의 콜렉터단이 연결되어, 제1트랜지스터의 베이스전압(VA)이 제2트랜지스터의 에미터전압(VB)과 같게 되므로(VA=VB), 제2트랜지스터의 에미터로 흐르는 기준 전류(I1)는,
    으로 결정됨을 특징으로 하는 전류 미러 회로.
  2. 제1항에 있어서, 상기 제1트랜지스터의 에미터단에는 제3트랜지스터의 콜렉터단이 연결되고, 제2트랜지스터의 콜렉터단에 제4트랜지스터의 콜렉터단이 연결되고, 제3, 제4트랜지스터의 베이스단은 공통으로 트랜지스터의 콜렉터단에 연결되고, 상기 제3트랜지스터의 베이스단은 제4, 제5트랜지스터의 베이스단과 결합되고, 제3 내지 제5트랜지스터의 에미터단은 공통으로 접지되어, 제3 내지 제5트랜지스터의 베이스-에미터간
    전압(VBE3,VBE4,VBE5)은 같으므로 (VBE3=VBE4=VBE5).
    제3트랜지스터의 콜렉터로 흐르는 전류(I2)와 제4트랜지스터(Q4)의 콜렉터로 흐르는 전류(I3) 및 제5트랜지스터의 콜렉터를 흐르는 전류(I4)는 같음(I2=I3=I4=I1/2)을 특징으로 하는 전류 미러 회로.
  3. 제2항에 있어서, 상기 제4트랜지스터의 콜렉터단에는 저항(R5)을 통해 제6트랜지스터의 베이스단이 연결되어 제6트랜지스터의 베이스-에미터간 전압(VBE6)은 제4트랜지스터의 베이스-에미터간 전압(VBE4)보다 저항(R5) 양단의 전압 강하(I3R5) 만큼 줄어들게 되므로,
    제6트랜지스터의 콜렉터에 흐르는 전류(I5)는,
    가 됨을 특징으로 하는 전류 미러 회로.
  4. 상기 제2항에 있어서, 제2트랜지스터의 콜렉터단에 일측이 상기 제4트랜지스터에 연결된 저항(R4)과 병렬로 제7트랜지스터가 연결되어, 제7트랜지스터의 베이스-에미터간 전압(VBE7)은 제4트랜지스터(Q4)의 베이스-에미터간 전압(VBE4)보다 저항(R4) 양단의 전압 강하(I3R4) 만큼 증가하게 되므로,
    제7트랜지스터의 콜렉터에 흐르는 전류(I6)는,
    RM I6 = I3Exp( I3R4/V SUB T )
    가 됨을 특징으로 하는 전류 미러 회로.
  5. 제3항 또는 제4항에 있어서,
    저항(R4,R5) 값이 같고(R4=R5), 저항(R4) 양단 전압 강하가 18mV일 경우,
    I5 = I3/2, I6 = 2 TIMES I3가 되어, 제1트랜지스터의 베이스전압(VA)에 의해 결정됨을 특징으로 하는 전류 미러 회로.
KR2019940039393U 1994-12-31 1994-12-31 전류 미러 회로 Expired - Lifetime KR0115559Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019940039393U KR0115559Y1 (ko) 1994-12-31 1994-12-31 전류 미러 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019940039393U KR0115559Y1 (ko) 1994-12-31 1994-12-31 전류 미러 회로

Publications (2)

Publication Number Publication Date
KR960025896U KR960025896U (ko) 1996-07-22
KR0115559Y1 true KR0115559Y1 (ko) 1998-04-21

Family

ID=19405509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019940039393U Expired - Lifetime KR0115559Y1 (ko) 1994-12-31 1994-12-31 전류 미러 회로

Country Status (1)

Country Link
KR (1) KR0115559Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190054274A (ko) * 2017-11-13 2019-05-22 현대모비스 주식회사 엘이디 구동 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190054274A (ko) * 2017-11-13 2019-05-22 현대모비스 주식회사 엘이디 구동 회로

Also Published As

Publication number Publication date
KR960025896U (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US4507573A (en) Current source circuit for producing a small value output current proportional to an input current
US4399399A (en) Precision current source
JPH04266110A (ja) バンドギャップ基準回路
US4567444A (en) Current mirror circuit with control means for establishing an input-output current ratio
JPH05206755A (ja) 基準電圧発生回路
US5754039A (en) Voltage-to-current converter using current mirror circuits
JPS60205618A (ja) カスコード接続電流源回路配置
JPS59184924A (ja) 電流源装置
KR0115559Y1 (ko) 전류 미러 회로
KR0128251B1 (ko) 정전압 회로
JPH0680486B2 (ja) 定電圧回路
US6051966A (en) Bias source independent from its supply voltage
JP3272749B2 (ja) 入力電流に対して出力電流が所定の比率を有する電流源
JPH0252892B2 (ko)
JP2609749B2 (ja) 電流供給回路
JPH103321A (ja) 電流出力回路
JP2748414B2 (ja) 電圧源回路
JPS60129818A (ja) 基準電圧回路
JP4239227B2 (ja) 定電圧回路
JP2910003B2 (ja) 低電圧動作温度安定特性電流源回路
JPH0330828B2 (ko)
JPH06120784A (ja) ウインドウコンパレータ
JPH03179514A (ja) 定電圧回路
JPS5816272Y2 (ja) シユミツト回路
JPH03169107A (ja) カレントミラー回路

Legal Events

Date Code Title Description
A201 Request for examination
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19941231

UA0201 Request for examination

Patent event date: 19941231

Patent event code: UA02012R01D

Comment text: Request for Examination of Application

UG1501 Laying open of application
E701 Decision to grant or registration of patent right
UE0701 Decision of registration

Patent event date: 19970924

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D

REGI Registration of establishment
UR0701 Registration of establishment

Patent event date: 19971223

Patent event code: UR07011E01D

Comment text: Registration of Establishment

UR1002 Payment of registration fee

Start annual number: 1

End annual number: 3

Payment date: 19971223

UG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20001018

Year of fee payment: 4

UR1001 Payment of annual fee

Payment date: 20001018

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee