KR0115240Y1 - A circuit for muting displayer - Google Patents
A circuit for muting displayerInfo
- Publication number
- KR0115240Y1 KR0115240Y1 KR2019910023748U KR910023748U KR0115240Y1 KR 0115240 Y1 KR0115240 Y1 KR 0115240Y1 KR 2019910023748 U KR2019910023748 U KR 2019910023748U KR 910023748 U KR910023748 U KR 910023748U KR 0115240 Y1 KR0115240 Y1 KR 0115240Y1
- Authority
- KR
- South Korea
- Prior art keywords
- frequency
- signal
- horizontal
- muting
- vertical
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/50—Tuning indicators; Automatic tuning control
- H04N5/505—Invisible or silent tuning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F38/00—Adaptations of transformers or inductances for specific applications or functions
- H01F38/42—Flyback transformers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Details Of Television Scanning (AREA)
Abstract
본 고안은 서로다른 주파수의 수평동기신호를 가지고 입력되는 영상신호에 모두 동작하는 다중 모드 모니터에서 수평동기신호의 주파수가 변동될 경우에 화면을 일시적으로 뮤팅시키는 수평동기신호의주파수 변동시 화면 뮤팅회로에 관한 것으로 종래에는 수평동기신호의 주파수에 따라 수평크기, 수평위치, 플라이백 트랜스의 전원 및 수평편향전류를 제어하고,수직동기신호에 따라 수직크기, 수직위치, 수직직선성 및 수직편향전류를 제어하면서 화면을 계속 출력하므로 수평동기신호의 주파수가 변동될 경우에 화면이 흔들리게 되어 사용자에게 불쾌감을 주게함은 물론 주파수의 변동에 따라 고압이 변동되면서 부품이 손상되어 제품의 수명을 단축시키고,신뢰성을 저하시키게 되었다.The present invention is a multi-mode monitor that operates on input video signals with horizontal synchronization signals of different frequencies, and is used for screen muting circuits when the frequency of horizontal synchronization signals is muted temporarily when the frequency of horizontal synchronization signals changes. In the related art, the horizontal size, the horizontal position, the power supply and the horizontal deflection current of the flyback transformer are controlled according to the frequency of the horizontal synchronization signal, and the vertical size, the vertical position, the vertical linearity and the vertical deflection current are controlled according to the vertical synchronization signal. As the frequency of horizontal synchronous signal fluctuates, the screen is shaken, which causes discomfort to the user, and the high pressure fluctuates due to the frequency fluctuations, which damages parts and shortens the life of the product. Was degraded.
본 고안은 수평동기신호의 주파수가 변동될 경우에 브라운관의 제1그리드에 인가되는 신호를 차단하여 화면이 출력되지 않도록 뮤팅시키고,수직동기신호를 카운트하여 화면이 안정되는 일정시간후에 다시 화면이 정상으로 출력되도록 함으로써 흔들리는 것이 출력되지 않고, 부품의 손상을 방지하여 제품의 사용수명을 연장함은 물론 신뢰성을 향상시키게 된다.The present invention blocks the signal applied to the first grid of the CRT when the frequency of the horizontal synchronous signal changes, muting the screen so that it does not output, and counts the vertical synchronous signal so that the screen returns to normal after a certain time. By outputting, the shaking is not output, and the damage of the parts is prevented, thereby extending the service life of the product and improving reliability.
Description
제1도는 종래의 회로도.1 is a conventional circuit diagram.
제2도는 본 고안의 화면 뮤팅회로도.2 is a screen muting circuit diagram of the present invention.
제3도의 (a)-(h)는 제2도의 각부의 동작 파형도.(A)-(h) of FIG. 3 are operation waveform diagrams of each part of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : 주파수 판정기 12 : 변동검출부11 frequency judge 12 fluctuation detector
13 : 플립플롭 14 : 뮤팅부13 flip-flop 14 muting part
15 : 반전부 16 : 뮤팅제어부15: inversion unit 16: muting control unit
121, 122 : 미분기 123 : 가산기121, 122: differentiator 123: adder
IV : 인버터 HS : 수평동기신호IV: Inverter HS: Horizontal Synchronization Signal
VS : 수직동기신호VS: Vertical Sync Signal
본 고안은 서로 다른 주파수의 수평동기신호를 가지고 입력되는 영상신호에 모두 동작하는 다중 모드 모니터에서 수평동기신호의 주파수가 변동될 경우에 화면을 일시적으로 뮤팅시키는 수평동기신호의 주파수 변동시 화면 뮤팅회로에 관한 것이다.The present invention is a multi-mode monitor that operates on the input video signal with the horizontal synchronization signal of different frequency, and the screen muting circuit changes the frequency of the horizontal synchronization signal to mute the screen temporarily when the frequency of the horizontal synchronization signal changes. It is about.
일반적으로 컴퓨터 시스템의 발전과 더불어 각각의 그래픽 카드에서 출력되는 영상신호의 수평동기신호 주파수가 상이하다.그러므로 컴퓨터 시스템의 출력장치로 사용되는 모니터는 수평동기신호의 주파수에 관계없이 모두 동작하고 있다.In general, with the development of computer systems, the horizontal synchronization signal frequency of the video signal output from each graphics card is different. Therefore, the monitors used as output devices of the computer system are operating regardless of the frequency of the horizontal synchronization signal.
이러한 다중 모드 모니터는 제1도에 도시된 바와 같이, 수평동기신호(HS)의 주파수를 판정하는 주파수 판정기(1)와, 상기 주파수 판정기(1)의 판정신호에 따라 수평크기, 수평위치 및 플라이백 트랜스의 전원을 제어하는 주파수 선택회로(2)와, 상기 주파수 선택회로(2)의 제어에 따라 수평편향코일(HDY)로 편향전류를 공급하는 수평편향 및 출력부(3)와, 수직동기신호(VS)에 따라 수직크기, 수직위치 및 수직직선성을 제어하는 모드제어부(4)와, 상기 모드제어부(4)의 제어에 따라 수직편향코일(VDY)로 편향전류를 공급하는 수직편향 및 출력부(5)로 구성하였다.As shown in FIG. 1, the multi-mode monitor includes a frequency determiner 1 that determines the frequency of the horizontal synchronization signal HS, and a horizontal size and a horizontal position according to the determination signal of the frequency determiner 1. And a frequency selection circuit (2) for controlling the power supply of the flyback transformer, a horizontal deflection and output unit (3) for supplying a deflection current to the horizontal deflection coil (HDY) under the control of the frequency selection circuit (2), The mode control unit 4 controls the vertical size, the vertical position and the vertical linearity according to the vertical synchronization signal VS, and the vertical supplying the deflection current to the vertical deflection coil VDY under the control of the mode control unit 4. It consisted of the deflection and the output part 5.
이와같이 구성된 다중 모드 모니터는 입력되는 수평동기신호(HS)의 주파수를 주파수 판정기(1)의 판정 즉, 예를 들면 수평동기신호(HS)의 주파수가 31KHZ 또는 35KHZ인지를 판정하고,판정신호를 출력한다.The multi-mode monitor configured as described above determines the frequency of the horizontal synchronization signal HS input by the frequency determiner 1, that is, for example, whether the frequency of the horizontal synchronization signal HS is 31 KHZ or 35 KHZ, and determines the determination signal. Output
그러면 출력한 판정신호에 따라 주파수 선택회로(2)가 수평크기,수평위치 및 플라이백 트랜스의 동작전원을 제어함과 아울러 주파수 선택회로(2)의 제어에 따라 수평편향 및 출력부(3)가 수평편향코일(HDY)로 수평편향전류를 공급하여 화면의 수평편향을 제어한다.Then, the frequency selection circuit 2 controls the horizontal size, the horizontal position and the operating power of the flyback transformer in accordance with the output determination signal, and the horizontal deflection and the output unit 3 are controlled by the frequency selection circuit 2. The horizontal deflection current is supplied to the horizontal deflection coil HDY to control the horizontal deflection of the screen.
그리고 입력되는 수직동기신호에 따라 모드제어부(4)가 수직크기, 수직위치 및 수직직선성을 제어함과 아울러 모드제어부(4)의 제어에 따라 수직편향 및 출력부가 수직편향코일(VDY)로 수직편향전류를 공급하여 화면의 수직편향을 제어한다.In addition, the mode control unit 4 controls the vertical size, the vertical position, and the vertical linearity according to the input vertical synchronization signal, and the vertical deflection and the output unit are perpendicular to the vertical deflection coil VDY under the control of the mode control unit 4. Supply the deflection current to control the vertical deflection of the screen.
그러나 상기와 같은 종래의 다중 모드 모니터는 수평동기신호의 주파수에 따라 수평크기, 수평위치 및 플라이백 트랜스의 전원 및 수평편향전류를 제어하고,수직동기신호에 따라 수직크기, 수직위치, 수직직선성 및 수직편향전류를 제어하면서 화면을 계속 출력하므로 수평동기신호의 주파수가 변동될 경우에 화면이 흔들리게 되어 사용자에게 불쾌감을 주게됨은 물론 주파수의 변동에 따라 고압이 변동되면서 부품이 손상되어 제품의 사용수명을 단축시키고, 신뢰성을 저하시키게 되는 등의 문제점이 있었다.However, the conventional multi-mode monitor as described above controls the horizontal size, the horizontal position and the power supply and horizontal deflection current of the flyback transformer according to the frequency of the horizontal synchronous signal, and the vertical size, vertical position, and vertical linearity according to the vertical synchronous signal. And the screen continues to be output while controlling the vertical deflection current, which causes the screen to shake when the frequency of the horizontal synchronous signal fluctuates, causing inconvenience to the user. There are problems such as shortening and lowering reliability.
본 고안은 상기와 같은 종래의 제반 문제점들을 해결하기 위하여 안출한 것으로서,수평동기신호의 주파수가 변동될 경우에 브라운관의 제1그리드에 인가되는 신호를 차단하여 화면이 출력되지 않도록 뮤팅시키고, 수직동기신호를 카운트하여 화면이 안정되는 일정시간 후에 다시 화면이 정상으로 출력되도록 함으로써 화면이 흔들리는 것이 출력되지 않도록 하는 화면 뮤팅회로를 제공하는데 그 목적이 있는 것으로 이를 첨부된 제2도 및 제3도의 도면을 참조하여 상세히 설명한다.The present invention has been made to solve the above-mentioned conventional problems, muting the screen is not output by blocking the signal applied to the first grid of the CRT when the frequency of the horizontal synchronization signal changes, vertical synchronization signal It is to provide a screen muting circuit that prevents the screen shaking by outputting the screen to normal again after a certain time that the screen is stabilized by counting this, refer to the drawings of FIG. 2 and FIG. It will be described in detail.
제2도는 본 고안의 화면 뮤팅회로도로서 이에 도시된 바와 같이, 수평동기신호(HS)의 주파수를 판정하여 판정신호를 출력하는 주파수 판정기(11)와, 상기 주파수 판정기(11)의 판정신호가 변동되는 것을 검출하는 변동검출부(12)와, 상기 변동검출부(12)의 출력신호에 따라 세트되어 뮤팅 제어신호를 출력하는 플립플롭(13)과, 상기 플립플롭(13)의 출력신호에 따라 브라운관의 제1그리드의 신호를 차단시켜 화면을 뮤팅시키는 뮤팅부(14)와, 수직동기신호(VS)를 반전시키는 반전부(15)와, 상기 반전부(15)의 출력신호를 카운트하고 미리 설정된 값을 카운트하였을 경우에 상기 플립플롭(13)을 클리어 시켜 뮤팅을 해제하는 뮤팅해제부(16)로 구성하였다.2 is a screen muting circuit diagram of the present invention, as shown therein, a frequency determiner 11 for determining the frequency of the horizontal synchronization signal HS and outputting a determination signal, and a determination signal of the frequency determiner 11. A fluctuation detection unit 12 that detects that is changed, a flip-flop 13 that is set according to the output signal of the fluctuation detection unit 12, and outputs a muting control signal, and an output signal of the flip-flop 13 The muting unit 14 for muting the screen by blocking the signal of the first grid of the CRT, the inverting unit 15 for inverting the vertical synchronization signal VS, and the output signal of the inverting unit 15 are counted in advance. When the set value was counted, the muting release unit 16 clears the flip-flop 13 to release muting.
변동검출부(12)는, 주파수 판정기(11)의 출력신호를 미분하는 콘덴서(C11) 및 저항(R11)으로 된 미분기(121)와, 주파수 판정기(11)의 출력신호를 반전시키는 인버터(IV)와, 상기 인버터(IV)의 출력신호를 미분하는 콘덴서(C12) 및 저항(R12)으로 된 미분기(122)와, 상기 미분기(121)(122)의 출력신호를 가산하여 검출신호로 출력하는 다이오드(D11, D12) 및 버퍼(BF)로 된 가산기(123)로 구성하였다.The variation detector 12 includes a differentiator 121 composed of a capacitor C11 and a resistor R11 for differentiating the output signal of the frequency determiner 11 and an inverter for inverting the output signal of the frequency determiner 11 ( IV), a differentiator 122 comprising a capacitor C12 and a resistor R12 that differentiates the output signal of the inverter IV, and an output signal of the differentiator 121 and 122 are added and output as a detection signal. The adder 123 includes diodes D11 and D12 and a buffer BF.
뮤팅부(14)는, 플립플롭(13)의 출력단자(Q)를 트랜지스터(TR)의 베이스에 접속하고,트랜지스터(TR)의 콜렉터에는 저항(13)을 접속함과 아울러 콘덴서(C13)를 통해 브라운관의 제1그리드에 접속하였다.The muting unit 14 connects the output terminal Q of the flip-flop 13 to the base of the transistor TR, connects the resistor 13 to the collector of the transistor TR, and connects the capacitor C13. Connected to the first grid of the CRT.
반전부(15)는, 수직동기신호(VS)가 익스클루시브 오아게이트(EXOR)의 일측 입력단자에 인가되게 접속함과 아울러 저항(R14)을 통해 콘덴서(C14) 및 익스클루시브 오아게이트(EXOR)의 타측 입력단자에 인가되게 접속하여 익스클루시브 오아게이트(EXOR)의 출력단자에서 수직동기신호(VS)가 반전되어 출력되게 하였다.The inverting unit 15 is connected such that the vertical synchronization signal VS is applied to one input terminal of the exclusive orifice EXOR, and is connected to the capacitor C14 and the exclusive orifice through the resistor R14. It is connected to the other input terminal of EXOR so that the vertical synchronizing signal VS is inverted and output at the output terminal of the exclusive oragate EXOR.
뮤팅제어부(16)는, 카운터(16)의 클럭단자(CK)에 반전부(15)의 출력신호가 인가되게 접속하고, 클리어단자(/CLR)에는 플립플롭(13)의 출력단자(Q)를 접속하며,카운터(161)의 출력단자(Q0, Q5)를 낸드게이트(NAND)를 통해 플립플롭(13)의 클리어단자(/CLR)에 접속하였다.The muting control unit 16 is connected to the clock terminal CK of the counter 16 so that the output signal of the inverting unit 15 is applied, and the output terminal Q of the flip-flop 13 to the clear terminal / CLR. The output terminals Q0 and Q5 of the counter 161 were connected to the clear terminal / CLR of the flip-flop 13 through the NAND gate NAND.
이와같이 구성된 본 고안은 전원(B+)이 인가된 상태에서 입력되는 수평동기신호(HS)의 주파수를 주파수 판정기(11) 가 판정하여 제3도의 (a)에서 도시된 바와 같이 판정신호를 출력하게 된다.According to the present invention configured as described above, the frequency determiner 11 determines the frequency of the horizontal synchronization signal HS input while the power supply B + is applied, and outputs the determination signal as shown in FIG. do.
즉, 수평동기신호(HS)의 주파수가 35KHZ로 변동되어 주파수 판정기(11)가 고전위를 출력하면, 출력한 고전위는 변동검출부(12)의 미분기(121)에서 제3도의 (b)에서 도시된 바와 같이 미분되어 가산기(123)에 입력되고, 시간(t2)에 수평동기신호(HS)의 주파수가 31KHZ로 변동되어 주파수 판정기(11)가 저전위를 출력하면, 출력한 저전위는 인버터(IV)를 통해 제3도의(c)에 도시된 바와 같이 고전위로 반전되고, 미분기(122)에서 제3도의(d)에 도시된 바와 같이 미분되어 가산기(123)에 입력되므로 가산기(123)는 미분기(121)(122)가 출력하는 플러스 미분신호를 다이오드(D11)(D12)를 통해 제3도의 (e)에서 도시된 바와 같이 가산하고, 버퍼(BF)를 통해 제3도의 (f)에 도시된 바와 같이 정형하여 플립플롭(13)의 프리세트단자(PR)에 인가된다.That is, when the frequency of the horizontal synchronization signal HS is changed to 35KHZ and the frequency determiner 11 outputs a high potential, the output high potential is different from the differentiator 121 of the variation detector 12 in FIG. The derivative is inputted to the adder 123 as shown in FIG. 2, and the frequency of the horizontal synchronization signal HS is changed to 31 KHZ at time t2 so that the frequency determiner 11 outputs a low potential. Is inverted to a high potential through the inverter IV as shown in (c) of FIG. 3, and is differentiated as shown in (d) of FIG. 3 from the differentiator 122 and input to the adder 123, thereby adding an adder ( 123 adds the positive differential signal output from the differentiators 121 and 122 as shown in (e) of FIG. 3 through diodes D11 and D12, and through FIG. It is shaped as shown in f) and applied to the preset terminal PR of the flip-flop 13.
그러면 플립플롭(13)은 프리세트되어 출력단자(Q)로 고전위를 출력하고, 출력한 고전위에의해 뮤팅제어부(16)의 카운터(161)의 클리어가 해제됨과 아울러 뮤팅부(14)의 트랜지스터(TR)가 온되므로 브라운관의 제1그리드에 인가되는 신호가 콘덴서(C13) 및 트랜지스터(TR)를 통해 접지로 흐르게 되어 화면이 뮤팅된다.Then, the flip-flop 13 is preset to output the high potential to the output terminal Q, and the counter 161 of the muting control unit 16 is cleared by the output high potential, and the transistor of the muting unit 14 is released. Since the TR is turned on, a signal applied to the first grid of the CRT flows to the ground through the capacitor C13 and the transistor TR, and the screen is muted.
한편, 제3도의 (g)에 도시된 바와 같이 입력되는 수직동기신호(VS)는 반전부(15)의 인스클루시브 오아게이트(EXOR)의 일측 입력단자에 인가됨과 아울러 저항(R14) 및 콘덴서(C14)로 된 적분기를 통해 적분되어 익스클루시브 오아게이트(EXOR)의 타측 입력단자에 계속 고전위를 인가하게 되므로 익스클루시브 오아게이트(EXOR)는 수직동기신호(VS)를 반전시켜 카운터(161)의 클럭단자(/CK)로 출력하게 된다.Meanwhile, as shown in FIG. 3G, the vertical synchronous signal VS inputted is applied to one input terminal of the inclusive oar gate EXOR of the inverting unit 15, and also includes a resistor R14 and a capacitor. Since the integrator is integrated through (C14) and the high potential is continuously applied to the other input terminal of the exclusive oragate (EXOR), the exclusive oragate (EXOR) inverts the vertical synchronization signal (VS) to counter ( The clock terminal CK of the terminal 161 outputs the signal.
그러면 카운터(161)는 상기와 같이 수평동기신호(HS)의 주파수가 변동되어 클리어가 해제될 때 출력단자(Q0, Q5)로 저전위를 출력하여 낸드게이트(NAND)가 제3도의 (h)에 도시된 바와 같이 고전위를 출력하게 될 때부터 반전부(15)의 출력신호를 카운트하기 시작하고, 카운트값이 33으로 되어 출력단자(Q0, Q5)로 고전위를 출력하게되면, 낸드게이트(NAND)가 저전위를 출력하여 플립플롭(13)의 클리어단자(/CLR)에 인가되므로 플립플롭(13)이 클리어되어 화면의 뮤팅이 해제된다.Then, the counter 161 outputs a low potential to the output terminals Q0 and Q5 when the frequency of the horizontal synchronization signal HS is changed as described above and the clear is released. When the high potential is outputted as shown in the figure, the output signal of the inverter 15 starts counting, and when the count value becomes 33, the high potential is output to the output terminals Q0 and Q5. Since NAND outputs a low potential and is applied to the clear terminal / CLR of the flip-flop 13, the flip-flop 13 is cleared and the muting of the screen is released.
여기서, 수평동기신호(HS)가 변동되어 화면이 흔들리기 시작하여 안정될때까지 약 0.5초의 시간이 소요되는 것으로 본 고안에서는 일정수의 수직동기신호(VS)를 카운트하여 약 0.5초의 시간을 지연시킨후 화면의 뮤팅을 해제한다.Here, it takes about 0.5 seconds until the horizontal sync signal (HS) fluctuates and the screen starts to shake and stabilizes. In the present invention, a predetermined number of vertical sync signals (VS) are counted to delay the time of about 0.5 seconds. Then mute the screen.
이상에서 상세히 설명한 바와 같이 본 고안은 수평동기신호의 주파수가 변동될 경우에 브라운관의 제1그리드에 인가되는 신호를 차단하여 화면이 출력되지 않도록 뮤팅시키고,수직동기신호를 카운트하여 화면이 안정되는 일정시간후에 다시 화면이 정상으로 출력되도록 함으로써 화면이 흔들리는 것이 출력되지 않고, 부품의 손상을 방지하여 제품의 사용수명을 연장함은 물론 신뢰성을 향상시키게 되는 등의 효과가 있다.As described in detail above, the present invention blocks the signal applied to the first grid of the CRT when the frequency of the horizontal synchronizing signal is changed, muting the screen so that the screen is not output, and counts the vertical synchronizing signal for a certain time. After the screen is normally output again, the screen shake is not output, and the damage of the parts is prevented, thereby extending the service life of the product and improving reliability.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019910023748U KR0115240Y1 (en) | 1991-12-24 | 1991-12-24 | A circuit for muting displayer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019910023748U KR0115240Y1 (en) | 1991-12-24 | 1991-12-24 | A circuit for muting displayer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930017024U KR930017024U (en) | 1993-07-29 |
| KR0115240Y1 true KR0115240Y1 (en) | 1998-04-16 |
Family
ID=19325440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019910023748U KR0115240Y1 (en) | 1991-12-24 | 1991-12-24 | A circuit for muting displayer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0115240Y1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100768813B1 (en) * | 2006-09-25 | 2007-10-19 | 주식회사 대우일렉트로닉스 | Apparatus and method for slim crt neck breakdown prevention in a television |
-
1991
- 1991-12-24 KR KR2019910023748U patent/KR0115240Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930017024U (en) | 1993-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0393352A2 (en) | Tv receiver including multistandard osd | |
| KR0115240Y1 (en) | A circuit for muting displayer | |
| US5966119A (en) | Pseudo-synchronizing signal generator for use in digital image processing apparatus | |
| US5771076A (en) | Device for generating a vertical synchronizing signal | |
| JPH04154383A (en) | Horizontal synchronizing signal protecting circuit | |
| EP0487072A2 (en) | Vertical deflection signal generator | |
| JP2561240B2 (en) | Clamp pulse generation circuit | |
| JPH03141393A (en) | Horizontal synchronizing pulse measuring circuit | |
| JP2811067B2 (en) | Tuning display circuit | |
| KR100274223B1 (en) | Apparatus for recogniing input signals format conversion at real time and method therefor | |
| KR100190046B1 (en) | Horizontal sync. signal input unit correction apparatus of phase sync. loop | |
| KR950010375A (en) | Automatic Oscillation Control Device and Method | |
| JP2743041B2 (en) | Image display device | |
| KR20000004450A (en) | Method and apparatus for generating a horizontal synchronization signal using a digital circuit | |
| KR880000650B1 (en) | Sound braking device | |
| KR0172738B1 (en) | Apparatus and method for detecting and generating vertical synchronization signals | |
| JPH02192268A (en) | Display controller | |
| JPH03284091A (en) | Television system discriminator | |
| KR0159813B1 (en) | A synchronous signal processing circuit of video system | |
| JPS61195082A (en) | Forming circuit for vertical synchronizing signal | |
| JPH04132465A (en) | Composite synchronizing signal separator circuit | |
| JPH01230094A (en) | Deciding circuit for video signal | |
| JPH1127601A (en) | Device and method for discriminating television signal | |
| KR20000004023A (en) | Circuit for preventing osd trembling in television receiver | |
| JPS6051838B2 (en) | pattern signal generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20041123 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |