KR100274223B1

KR100274223B1 - Apparatus for recogniing input signals format conversion at real time and method therefor

Info

Publication number: KR100274223B1
Application number: KR1019980049568A
Authority: KR
Inventors: 문태진; 성기철
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 1998-11-18
Filing date: 1998-11-18
Publication date: 2000-12-15
Also published as: KR20000032931A

Abstract

본 발명은 입력되는 신호의 포맷 변화 여부를 실시간으로 판단하고 감지하여 이를 처리할 수 있는 실시간 입력신호 포맷변환 감지 장치 및 방법에 관한 것이다.The present invention relates to a real-time input signal format conversion detection device and method that can determine and detect in real time whether or not the format of the input signal changes.

본 발명의 실시간 입력신호 포맷변환 감지 장치는 일정주기의 클럭신호를 발생하는 클럭발생수단과, 입력 수평동기신호에 의해 리셋되며 클럭신호에 동기되어 카운트 동작을 수행하여 카운트된 수가 설정치 이상이 되면 오버플로우 신호를 발생하는 계수수단과, 오버플로우 신호가 발생되면 상기 입력신호의 포맷변환을 감지하여 그 포맷변환 기간동안 화면처리를 수행하는 화면처리수단을 구비하는 것을 특징으로 한다.The apparatus for real-time input signal format conversion detection according to the present invention is reset by a clock generating means for generating a clock signal of a predetermined period and an input horizontal synchronizing signal, and performs a count operation in synchronization with the clock signal, and when the counted number exceeds the set value, And counting means for generating a flow signal and screen processing means for detecting a format conversion of the input signal and performing screen processing during the format conversion period when an overflow signal is generated.

본 발명에 의하면, 영상신호에 포함된 수평동기신호를 이용하여 입력신호의 포맷변환 여부를 시간지연 없이 실시간으로 감지하여 적절한 처리를 가능케 함으로써 디스플레이 등과 같은 제품의 성능을 보다 향상시킬 수 있게 된다.According to the present invention, it is possible to further improve the performance of a product such as a display by detecting a format conversion of an input signal in real time without time delay by using a horizontal synchronization signal included in an image signal and enabling proper processing.

Description

Apparatus for Recognizing Input Signals Format Conversion at Real Time and Method Therefor

일반적으로 모니터나 프로젝터 등의 디스플레이 장치는 외부로부터 신호를 입력받아 이를 화면에 보여줌을 그 목적으로 한다. 또한, 디스플레이 장치는 입력되는 신호의 포맷을 판단하여 그에 가장 적절하게 가공하여 디스플레이해주어야 한다. 이러한 노력의 일환으로 디스플레이 장치는 입력되는 신호의 포맷에 상관없이 사용자에게는 항상 일정하게 최상의 화면을 제공해주기도 한다. 이중에 한가지가 입력되는 신호의 포맷에 관계없이 출력되는 즉, 사용자에게 보여지는 화면의 포맷을 일정하게 만들어 주는 기능이다. 예를 들어, VGA 신호의 경우 가로×세로 화소의 개수가 640×480개이며, XGA 신호의 경우에는 1024×768 개의 화소를 가지고 있다. 따라서, 이를 그대로 디스플레이해줄 경우 VGA 신호의 화면이 XGA 신호의 화면보다 작게 나타나게 되어 사용자가 불쾌감을 느끼거나 또는 혼란을 일으킬 수 있게 된다. 이에 따라, 디스플레이 장치는 어떠한 입력신호 포맷이 들어오던지 확대 또는 축소를 통해 일정한 포맷의 출력을 얻을 수 있도록 하고 있다.In general, a display device such as a monitor or a projector receives an input from an external device and shows it on a screen. In addition, the display device should determine the format of the input signal and process the display accordingly. As part of this effort, the display device always provides the user with the best picture, regardless of the format of the input signal. One of the functions is to make the format of the screen displayed to the user constant regardless of the format of the input signal. For example, in the case of a VGA signal, the number of horizontal x vertical pixels is 640 x 480, and in the case of an XGA signal, 1024 x 768 pixels are included. Therefore, if it is displayed as it is, the screen of the VGA signal appears smaller than the screen of the XGA signal, so that the user may feel uncomfortable or confused. Accordingly, the display device can obtain an output of a constant format by enlarging or reducing any input signal format.

그러나, 이렇게 입력신호를 확대 또는 축소하는 데에는 일정한 시간이 걸리게 된다. 이는 입력되는 신호를 출력포맷에 맞도록 변환하기 위해 관련되는 집적회로(IC)들의 관련 레지스터들을 해당 테이블에서 가지고 와서 IC에 전달해주어야 하기 때문이다. 이에 따라, 디스플레이 장치는 입력신호의 포맷변환 과정을 거치기 전에는 화면에 입력신호를 그대로 보여주다가 과정이 진행되는 동안에는 신호가 찌그러지는 등 과도기적 현상을 보이며, 과정이 끝난 뒤에야 비로소 출력포맷에 맞추어진 화면을 표시하게 된다. 따라서, 이러한 과도기 화면을 보여주지 않기 위해서는 화면을 가리는 등 일련의 처리과정이 필요하다.However, it takes a certain time to enlarge or reduce the input signal. This is because in order to convert the input signal to match the output format, the relevant registers of related integrated circuits (ICs) must be taken from the table and transferred to the IC. Accordingly, the display device displays the input signal on the screen as it is before the format conversion process of the input signal, and shows a transitional phenomenon such as the signal is distorted during the process. Will be displayed. Therefore, in order not to show such a transition screen, a series of processes are required, such as screen covering.

그런데, 현재 외부 입력신호의 포맷변환을 감지해주는 집적회로(IC)는 없으며 마이크로프로세서에서 소프트웨어적인 알고리듬에 의해 이를 감지하고 있다. 이는 입력되는 수직 및 수평 동기신호의 주기변화를 감지하는 것으로 이전에 입력된 수직 또는 수평 동기신호의 주기를 저장하여 두었다가 현재 입력되는 수직 또는 수평 동기신호의 주기를 파악하여 이를 비교한 후 일치하지 않을 경우 모드가 변화되었다고 판단하는 것이다. 이는 필연적으로 몇주기 이상을 지속적으로 감시하여야 변화를 감지할 수 있으며 또한, 마이크로프로세서의 특성상 인터럽트 등 불규칙한 동작이 일어나므로 측정된 동기신호 주기가 오차를 포함하고 있으므로 같은 현상이 수번 일어나야 이를 인정할 수밖에 없어 상기의 시간지연에 또 다른 시간지연이 발생하게 된다. 따라서 입력신호의 포맷변화가 일어난 후 상당한 시간이 지나서야 이를 감지할 수 있다.However, there is no integrated circuit (IC) that detects the format conversion of an external input signal, and the microprocessor detects this by a software algorithm. This is to detect the period change of the vertical and horizontal synchronization signal input. The period of the vertical or horizontal synchronization signal input previously is stored and the period of the vertical or horizontal synchronization signal currently input is not compared. If it is determined that the mode has changed. It is inevitable that a few cycles or more must be continuously monitored to detect changes. Also, because irregular operation such as interrupt occurs due to the characteristics of microprocessor, the measured synchronization signal cycle contains errors. Another time delay occurs in the above time delay. Therefore, it can be detected only after a considerable time after the format change of the input signal occurs.

이와 같이, 입력신호의 변화를 감지하는데 시간이 지연되거나 감지후 화면처리가 늦어질 경우 변화된 입력영상이 일련의 처리과정을 거치기전 또는 거치는 도중의 화면이 보이게 됨을 피할 수 없다. 이 경우 사용자는 불쾌감을 느끼게 되며 디스플레이 기기에 손상을 입을 우려가 있다. 또한, 순수하게 소프트웨어적으로 즉, 마이크로프로세서만을 이용하여 입력포맷 변환여부를 감지하는 경우 전술한 과정은 피할 수 없으며 이는 마이크로프로세서가 인터럽트 등의 돌발요인이 있기 때문에 오동작 방지를 위해 몇번에 걸쳐서 확인된 경우에만 신호의 변화를 감지할 수 있기 때문이다. 따라서, 디스플레이 장치는 입력되고 있는 신호에 변화가 있다는 사실을 가능한 한 빨리 감지하는 것이 필수적이다.As described above, if a time is delayed in detecting a change in an input signal or a screen is delayed after the detection, the screen before or during the process of changing the input image cannot be avoided. In this case, the user may feel uncomfortable and may damage the display device. In addition, if the software detects whether the input format is converted using only the microprocessor, that is, the above-described process cannot be avoided. This is because the microprocessor has an unexpected factor such as an interrupt. This is because only a change in the signal can be detected. Therefore, it is essential for the display device to detect as soon as possible that there is a change in the signal being input.

따라서, 본 발명의 목적은 실시간으로 입력신호의 포맷변환 여부를 감지할 수 있는 실시간 입력신호 포맷 변환 감지 장치 및 방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide a real-time input signal format conversion detection apparatus and method capable of detecting the format conversion of the input signal in real time.

본 발명의 다른 목적은 실시간으로 입력신호의 포맷변환 여부가 감지된 즉시집적회로에서 이를 적절히 처리하는 동안 화면을 일시적으로 가리는 등과 같은 화면처리 수행할 수 있는 실시간 입력신호 포맷변환 감지 장치 방법을 제공하는 것이다.Another object of the present invention is to provide a method for detecting a real-time input signal format conversion apparatus capable of performing screen processing such as temporarily covering a screen while appropriately processing the instantaneous integrated circuit in which an input signal is converted in real time. will be.

본 발명의 또 다른 목적은 입력신호가 변화되자마자 화면을 가리는 등의 화면처리를 함으로써 신호변환에 의한 사용자의 불쾌감이나 기기파손을 방지할 수 있는 실시간 입력신호 포맷변환 감지 장치 및 방법을 제공하는 것이다.Still another object of the present invention is to provide a real-time input signal format conversion detection device and method which can prevent user's discomfort or device damage by signal conversion by screen processing such as screen as soon as the input signal is changed. .

도 1은 통상의 수평 동기신호와 수직 동기신호와의 관계를 나타낸 타이밍도1 is a timing diagram showing a relationship between a normal horizontal synchronization signal and a vertical synchronization signal.

도 2는 본 발명의 실시 예에 따른 실시간 입력신호 포맷변환 감지 장치의 구성을 나타낸 블록도.2 is a block diagram showing the configuration of a real-time input signal format conversion detection apparatus according to an embodiment of the present invention.

도 3은 도 1에서 입력 수평 동기신호 및 클럭신호와 계수기의 카운트 수와의 관계를 나타낸 타이밍도.3 is a timing diagram illustrating a relationship between an input horizontal synchronization signal, a clock signal, and a count number of a counter in FIG. 1;

도 4는 도 1에 도시된 각 구성요소들의 동작 타이밍도.4 is an operation timing diagram of each component shown in FIG.

도 5는 본 발명의 다른 실시 예에 따른 실시간 입력신호 포맷변환 감지 장치의 구성을 나타낸 블록도.5 is a block diagram showing the configuration of a real-time input signal format conversion detection apparatus according to another embodiment of the present invention.

〈도면의 주요부분에 대한 부호의 간단한 설명〉<Brief description of symbols for the main parts of the drawings>

10 : 클럭발생기 12 : 제1 계수기10: clock generator 12: first counter

14 : 제2 계수기 16 : 제어부14 second counter 16 control unit

18 : 마이크로프로세서 20 : 기타 회로부18: microprocessor 20: other circuit portion

상기 목적들을 달성하기 위하여, 본 발명에 따른 실시간 입력신호 포맷변환 감지 장치는 일정주기의 클럭신호를 발생하는 클럭발생수단과, 입력 수평동기신호에 의해 리셋되며 클럭신호에 동기되어 카운트 동작을 수행하여 카운트된 수가 설정치 이상이 되면 오버플로우 신호를 발생하는 계수수단과, 오버플로우 신호가 발생되면 상기 입력신호의 포맷변환을 감지하여 그 포맷변환 기간동안 화면처리를 수행하는 화면처리수단을 구비하는 것을 특징으로 한다.In order to achieve the above objects, the real-time input signal format conversion detection apparatus according to the present invention is a clock generating means for generating a clock signal of a predetermined period, and reset by the input horizontal synchronous signal and performs a count operation in synchronization with the clock signal Counting means for generating an overflow signal when the counted number is equal to or greater than a set value, and screen processing means for detecting a format conversion of the input signal and performing screen processing during the format conversion period when the overflow signal is generated. It is done.

본 발명에 따른 실시간 입력신호 포맷변환 감지 방법은 일정주기의 클럭신호를 발생하는 제1 단계와, 입력 수평동기신호에 의해 리셋되며 클럭신호에 동기되어 카운트 동작을 수행하여 카운트된 수가 설정치 이상이 되면 오버플로우 신호를 발생하는 제2 단계와, 오버플로우 신호가 발생되면 상기 입력신호의 포맷변환을 감지하여 그 포맷변환 기간동안 화면처리를 수행하는 제3 단계를 포함하는 것을 특징으로 한다.The real-time input signal format conversion detection method according to the present invention is the first step of generating a clock signal of a predetermined period, and is reset by the input horizontal synchronization signal and the count operation is performed in synchronization with the clock signal when the counted number is more than the set value And a third step of generating an overflow signal and detecting a format conversion of the input signal when the overflow signal is generated, and performing a screen process during the format conversion period.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above object will become apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.

이하, 본 발명의 바람직한 실시예를 도 1 내지 도 5를 참조하여 상세하게 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 1 to 5.

일반적으로, 퍼스널컴퓨터(PC) 또는 기타 신호원에서 신호포맷을 변환하는 과정에는 신호의 끊김 현상이 반드시 발생하게 된다. 다시 말하여, 신호케이블을 다른 것으로 바꿀때는 물론이고 같은 신호원 내에서 신호포맷을 변환할 경우, 예를 들어 같은 PC에서 신호포맷을 SVGA 수직주파수 60Hz에서 XGA 수직주파수 60Hz로 변환할 경우 일정시간동안 즉, 새로운 신호를 내보내기 위해 내부적으로 처리하는 동안 신호가 나오지 않게 된다. 이러한 시간은 일정하지 않지만 최소한 1H, 즉 1 수평라인은 나오지 않음을 알 수 있다. 따라서, 신호원으로부터 1H 이상의 신호가 들어오지 않는다는 것을 감지할 수 있다면 신호의 포맷변환 또는 어떠한 식이로든지 변환을 감지할 수 있게 된다. 다시 말하여, 본 발명에서는 통상의 영상신호에 포함된 수평 동기신호를 이용하여 실시간으로 입력신호 포맷변환 여부를 감지하게 된다. 일반적으로, 수평동기신호는 도 1에 도시된 바와 같이 한 수직 동기신호 당 다수개가 입력되고 있다.In general, in the process of converting a signal format from a personal computer (PC) or other signal source, signal dropout phenomenon necessarily occurs. In other words, when converting the signal format within the same signal source as well as changing the signal cable to another, for example, when converting the signal format from SVGA vertical frequency 60Hz to XGA vertical frequency 60Hz on the same PC, In other words, no signal is emitted during internal processing to send out a new signal. This time is not constant, but it can be seen that at least 1H, that is, 1 horizontal line does not come out. Thus, if it is possible to detect that no signal from the signal source is greater than 1H, it is possible to detect the format conversion of the signal or the conversion in any way. In other words, the present invention detects whether the input signal is converted in real time using a horizontal synchronization signal included in a normal video signal. Generally, a plurality of horizontal synchronization signals are input per one vertical synchronization signal as shown in FIG. 1.

도 2은 본 발명의 실시 예에 따른 실시간 입력신호 포맷변환 감지장치의 구성을 도시한 블록도로서, 도 2에 도시된 입력신호 포맷변환 감지장치는 특정주기의 클럭신호를 발생하기 위한 클럭발생기(10)와, 상기 클럭신호에 따라 계수동작을 수행하며 입력 수평동기신호를 의해 리셋되는 제1 계수기(12)와, 제1 계수기(12)로부터 출력되는 오버플로우 신호에 따라 계수동작을 수행하며 입력 수평동기신호에 의해 리셋되는 제1 계수기(14)와, 제2 계수기(14)의 출력단에 접속된 제어부(16)와, 제어부(16)에 접속된 마이크로프로세서(18)을 구비한다.FIG. 2 is a block diagram illustrating a configuration of a real-time input signal format conversion detection device according to an embodiment of the present invention. The input signal format conversion detection device shown in FIG. 2 may include a clock generator for generating a clock signal having a specific period. 10) and performing a counting operation according to the clock signal and performing a counting operation according to the overflow signal output from the first counter 12 and the first counter 12 reset by the input horizontal synchronization signal. A first counter 14 reset by the horizontal synchronization signal, a controller 16 connected to the output terminal of the second counter 14, and a microprocessor 18 connected to the controller 16 are provided.

도 2에 도시된 실시간 입력신호 포맷변환 감지장치에서 클럭발생기(10)는 특정한 주기의 클럭신호를 발생하게 된다. 제1 계수기(12)는 클럭발생기(10)로부터 입력되는 클럭신호에 따라 계수동작을 수행하여 수를 증가시켜나가게 된다. 또한, 제1 계수기(12)는 입력라인(11)을 통해 입력되는 수평동기신호에 의해 리셋되게 된다. 다시 말하여, 지속적으로 수평 동기신호가 입력되는 경우 제1 계수기(12)가 더해가는 수는 일정수를 넘지 않고 주기적으로 리셋되게 된다. 이 경우, 어떠한 원인으로 인하여 입력되는 수평동기신호가 없을 경우 제1 계수기(12)에서 더해진 수는 일정수를 넘게되고 이때를 신호 포맷변환으로 간주하면 된다. 한 수평주기가 빠짐을 알 수 있는 특정수는 다음과 같이 계산하게 된다.In the real-time input signal format conversion detection apparatus shown in FIG. 2, the clock generator 10 generates a clock signal of a specific period. The first counter 12 performs a counting operation according to the clock signal input from the clock generator 10 to increase the number. In addition, the first counter 12 is reset by the horizontal synchronization signal input through the input line 11. In other words, when the horizontal synchronization signal is continuously input, the number added by the first counter 12 is periodically reset without exceeding a predetermined number. In this case, if there is no horizontal synchronization signal input for some reason, the number added by the first counter 12 exceeds a predetermined number, and this may be regarded as a signal format conversion. The specific number for which one horizontal period is missing is calculated as follows.

일반적으로, 시스템에 따라 입력되는 신호는 그 수평 주파수가 특정한 범위를 갖게 되어있다. 여기서, 임의의 시스템에 입력되는 수평 주파수가 XHz∼YHz, 클럭발생기(10)에서 발생되는 클럭 주파수를 ZHz라 가정하는 경우 제1 계수기(12)에서 한 수평 주파수 주기마다 카운트된 수는 다음과 같다.In general, the signal input according to the system is such that its horizontal frequency has a specific range. Here, when it is assumed that the horizontal frequency input to any system is XHz to YHz and the clock frequency generated by the clock generator 10 is ZHz, the number counted for each horizontal frequency period in the first counter 12 is as follows. .

XHz일 경우 한 수평 주파수 주기마다 카운트된 수 = Z/XNumber counted per one horizontal frequency period at XHz = Z / X

YHz일 경우 한 수평 주파수 주기마다 카운트된 수 = Z/YYHz, the number counted per one horizontal frequency period = Z / Y

이때, X가 Y 보다 작으므로 당연히 XHz 즉, 입력되는 신호 중 가장 낮은 수평주파수일 때의 카운트 값이 가장 크게 된다. 다시 말하여, 수평동기신호가 제1 계수기(12)의 리셋신호로 입력되는 경우 카운트 값이 Z/X 값보다 커질 수 없다. 따라서, 카운트 값이 Z/X 값 보다 커지면 현재 입력되는 신호는 적어도 한 수평주기를 잃었다고 판단할 수 있게 된다. 그러나, 정확히 한 주기를 감지할 필요는 없으므로 약간의 여유를 두어 Z/X 보다 큰 계수기의 출력을 감지하면 된다. 실제로는 현재 입력이 수평 주파수가 XHz일 경우는 한 수평주기를, 그보다 더 큰 수평 주파수의 입력인 경우에는 다수의 수평주기를 잃은 것이다. 그리고, 클럭발생기(10)로부터 발생된 클럭신호의 주파수와 입력라인(11)을 통해 입력되는 신호의 수평 동기신호의 주파수 비가 현저하게 커서 한 수평 주파수 주기마다 카운트되는 수가 계수기의 한계보다 클 경우에는 두 개 이상의 계수기를 사용하여야 한다. 본 발명은 두 개의 8비트 계수기(12, 14)를 사용하는 경우이다.At this time, since X is smaller than Y, the count value of XHz, that is, the lowest horizontal frequency among the input signals, is the largest. In other words, when the horizontal synchronization signal is input as the reset signal of the first counter 12, the count value cannot be greater than the Z / X value. Therefore, when the count value is greater than the Z / X value, it is possible to determine that the current input signal has lost at least one horizontal period. However, you do not need to detect exactly one period, so take some time to detect the output of the counter larger than Z / X. In practice, the current input loses one horizontal period when the horizontal frequency is XHz, and multiple horizontal periods when the input has a larger horizontal frequency. When the frequency ratio of the clock signal generated from the clock generator 10 and the horizontal synchronization signal of the signal input through the input line 11 is remarkably large, the number counted for each horizontal frequency period is greater than the limit of the counter. Two or more counters should be used. The present invention is the case of using two 8-bit counters 12 and 14.

상세히 하면, 제1 계수기(12)는 클럭발생기(10)에서 발생된 일정한 주파수의 클럭신호(CLK)을 입력하고 그 클럭신호(CLK)에 동기를 맞추어 0에서부터 차례로 1씩 더해간다. 이때, 입력신호 포맷변환 등과 같은 원인에 의해 입력 수평 동기신호가 입력되지 않음으로 인하여 제1 계수기(12)의 한계치보다 카운트 수가 클 경우 카운트 수는 '0'이 됨과 동시에 오버플로우신호를 발생하여 출력하게 된다. 또한, 또한, 제1 계수기(12)는 입력라인(11)을 통해 수평 동기신호가 입력될 때마다 리셋되게 된다. 도 3을 참조하면, 제1 계수기(12)는 클럭신호(CLK)가 발생할 때마다 카운트 수는 증가하며 수평 동기신호(H)가 발생되는 시점(A)에서 카운트 수가 리셋됨을 알 수 있다. 여기서, 입력되는 수평 동기신호의 주기가 클수록, 즉 수평 동기신호(H)의 주파수가 작을수록 카운트되는 값을 커지게 된다. 이때, 계수기(12)의 리셋단자로 입력되는 동기신호는 그 극성이 계수기(12)의 특성에 맞게 조정되어야 한다. 다시 말하여, 입력되는 동기신호의 극성을 계수기(12)의 입력극성 특성에 맞게 해주어야 한다. 제2 계수기(14)는 제1 계수기(12)의 오버플로우 출력을 클럭단자(CLK)로 입력받는다. 이는 제1 계수기(12)에서 못다한 수의 더함을 연속으로 계속하기 위함이다. 마찬가지로, 제2 계수기(14)는 입력라인(11)을 통해 입력되는 수평 동기신호를 리셋신호로 사용한다. 이와 같이, 제1 및 제2 계수기(12, 14)는 '0'부터 '1'씩 수를 증가시키고, 수평 동기신호가 입력될 때마다 그 수를 '0'으로 만들게 된다. 여기서, 입력되는 모든 범위의 신호 중 수평 주파수가 가장 낮은 신호의 주파수를 파악하여 전술한 Z/X를 계산하고 이보다 더 큰 수의 제2 계수기(14)의 출력(이하, 시스템 오버플로우 값이라 한다)을 마이크로프로세서(18)로 공급한다. 만약 그렇지 않을 경우 낮은 수평주파수의 신호에서는 한 수평 주파수 라인이 빠진 것을 감지할 수 없기 때문이다. 도 1에 있어서, 제2 계수기(14)의 1번 단자를 출력단자로 선택하였으며, 이는 2⁹으로서 512가 될 때마다 출력이 발생됨을 알 수 있다. 예를 들어, 입력 수평주파수가 24 KHz 이상이고 발생하는 클럭신호가 10MHz 인 시스템의 경우 10M/24K = 417로서 정상적으로 신호가 입력되고 있다면 418 이상은 발생하지 않게 되며, 한 수평라인 이상이 빠진 경우에만 512에 도달하게 되어 제2 계수기(14)에서 1번단자에서 출력이 발생하게 된다.In detail, the first counter 12 inputs a clock signal CLK of a constant frequency generated by the clock generator 10 and adds one by one in order from zero in synchronization with the clock signal CLK. At this time, if the number of counts is greater than the limit value of the first counter 12 because the input horizontal synchronization signal is not input due to an input signal format conversion or the like, the count number becomes '0' and an overflow signal is generated and output. Done. In addition, the first counter 12 is reset every time the horizontal synchronization signal is input through the input line 11. Referring to FIG. 3, it can be seen that the first counter 12 increases the number of counts each time the clock signal CLK is generated, and resets the count number at the time A when the horizontal synchronization signal H is generated. Here, the larger the period of the input horizontal synchronizing signal, that is, the smaller the frequency of the horizontal synchronizing signal H, the larger the value to be counted. At this time, the synchronization signal input to the reset terminal of the counter 12 should be adjusted in accordance with the characteristics of the counter 12. In other words, the polarity of the input synchronization signal should be matched to the input polarity characteristic of the counter 12. The second counter 14 receives the overflow output of the first counter 12 through the clock terminal CLK. This is to continue the addition of an excessive number in the first counter 12. Similarly, the second counter 14 uses the horizontal synchronizing signal input through the input line 11 as a reset signal. As such, the first and second counters 12 and 14 increase the number from '0' to '1' and make the number '0' each time the horizontal synchronization signal is input. Here, the frequency of the signal having the lowest horizontal frequency among all the input signals is calculated to calculate the aforementioned Z / X, and the output of the larger number of second counters 14 (hereinafter, referred to as a system overflow value). ) Is supplied to the microprocessor 18. If not, it is impossible to detect that one horizontal frequency line is missing in a low horizontal frequency signal. In FIG. 1, terminal 1 of the second counter 14 is selected as an output terminal, which indicates that an output is generated whenever 512 becomes 2 ⁹ . For example, in a system where the input horizontal frequency is more than 24 KHz and the clock signal generated is 10 MHz, if 10M / 24K = 417 and the signal is normally input, more than 418 does not occur. 512 is reached and an output is generated at the first terminal of the second counter 14.

이렇게 제2 계수기(14)를 1번 단자를 통해 발생된 시스템 오버플로우신호가 마이크로프로세서(18)에 입력되어 한 수평라인이 빠졌음을 인식하는 방법에는 다음의 2가지가 있다.As described above, there are two methods for recognizing that one horizontal line is missing because the system overflow signal generated through the first counter of the second counter 14 is input to the microprocessor 18.

첫 번째로 제2 계수기(14)의 출력신호가 마이크로프로세서(18)의 인터럽트신호로서 입력되는 경우이다. 이 경우, 제2 계수기(14)의 1번 단자에서 발생된 시스템 오버플로우가 직접 마이크로프로세서(18)로 입력되면 마이크로프로세서(18)에서 인터럽트가 발생하게 되며 마이크로프로세서(18)는 화면가림 등과 같은 필요한 처리를 하게 된다. 두 번째로 제2 계수기(14)에서 발생된 시스템 오버플로우신호가 마이크로프로세서(18)의 일반포트에 입력되어 주기적으로 마이크로프로세서(18)에서 그 포트에 입력이 발생했는지를 검사하는 방법이다.First, the output signal of the second counter 14 is input as an interrupt signal of the microprocessor 18. In this case, when the system overflow generated at the first terminal of the second counter 14 is directly input to the microprocessor 18, an interrupt is generated in the microprocessor 18, and the microprocessor 18 may block the screen. You will be taken care of. Secondly, the system overflow signal generated by the second counter 14 is input to the general port of the microprocessor 18, and the microprocessor 18 periodically checks whether an input occurs in the port.

그런데, 제2 계수기(14)의 1번 단자에서 직접출력을 입력받게 되면 전자의 경우에는 신호가 들어오기 이전까지 지속적으로 인터럽트가 발생하게 되어 원하지 않는 결과를 얻게 될 우려가 있다. 후자의 경우 마이크로프로세서(18)가 검사하는 타이밍과 제2 계수기(14)의 1번 단자에서 출력이 발생하는 타이밍이 일치하지 않을 경우 이를 놓치게 된다. 이러한 문제가 발생되는 것을 방지하기 위하여, 제2 계수기(14)와 마이크로프로세서(18) 사이에 제어부(16)을 연결하여 제2 계수기(14)의 1번 단자에서 출력이 발생할 경우 제어부(16)에서 그 상태를 유지하도록 한다. 또한, 마이크로프로세서(18)에서 정해진 처리과정을 마친 뒤 다시 입력을 받을 수 있는 시기가 되면 마이크로프로세서(18)는 출력을 내보내어 제어부(16)를 리셋시키게 된다. 만약, 마이크로프로세서(18)에서 제어부(16)를 리셋시키기 않는다면 한 번 감지한 이후의 신호변환을 감지할 수 없게 된다.However, when the direct output is received at the first terminal of the second counter 14, in the former case, an interrupt may be generated until a signal comes in, thereby causing an unwanted result. In the latter case, the timing when the microprocessor 18 checks and the timing at which the output occurs at the first terminal of the second counter 14 are missed. In order to prevent such a problem from occurring, the controller 16 is connected between the second counter 14 and the microprocessor 18 when the output occurs at the first terminal of the second counter 14. To maintain that state. In addition, when it is time to receive input again after finishing the predetermined process in the microprocessor 18, the microprocessor 18 sends an output to reset the controller 16. If the microprocessor 18 does not reset the control unit 16, it is impossible to detect the signal conversion after the detection once.

도 4는 도 2에 도시된 입력신호 포맷 변환 감지 장치의 동작 타이밍도이다.4 is an operation timing diagram of the input signal format conversion detection apparatus of FIG. 2.

도 4에서 입력라인(11)을 통해 입력되는 수평 동기신호에는 도 3에 도시된 수평 동기신호와는 달리 수평 동기펄스가 없는 구간(B)을 포함하고 있으며, 이는 신호 포맷변환 과정에서 발생된 것으로 간주하게 된다. 수평 동기신호가 없는 구간에서 카운트 수는 리셋되지 않고 계속 증가하게 되므로 특정한 지점에서는 Z/X 보다 큰 값인 시스템의 오버플로우 값에 도달하게 된다. 이때, 제2 계수기(14)의 출력에 의해 제어부(16)의 입력이 발생하게 된다. 제어부(16)는 이 입력을 받아 트리거되어 마이크로프로세서(18)가 안정적으로 인식할 수 있도록 트리거된 출력상태를 유지하게 된다. 마이크로프로세서(18)는 제어부(16)로부터 한 수평주기가 들어오지 않았다는 신호를 인터럽트 또는 주기적인 입력신호 체크에 의해 인식한 후 적절한 조치를 취하게 된다. 예를 들면, 화면 가림 등이 해당된다. 이후 이러한 처리를 완전히 마친 뒤 마이크로프로세서(18)는 제어부(16)로 리셋신호를 출력하여 제어부(16)를 리셋시키게 된다. 여기서, 완전히 처리를 마치지 않은 채로 리셋신호를 발생하는 경우 계속적으로 수평 동기신호가 없다면 다시 특정 조치(마이크로프로세서가 기타처리부에 조치한 내용)를 취하게 되므로 수평 동기신호가 없는 동안 반복해서 특정 조치를 취하게 된다. 따라서, 마이크로프로세서(18)는 반드시 취해준 조치가 모두 완료된 후 제어부(16)를 리셋시켜야 한다.In FIG. 4, unlike the horizontal sync signal shown in FIG. 3, the horizontal sync signal input through the input line 11 includes a section B having no horizontal sync pulse, which is generated during a signal format conversion process. Will be considered. In the absence of a horizontal sync signal, the count count continues to increase without being reset, resulting in an overflow value of the system that is greater than Z / X at a particular point. At this time, the input of the controller 16 is generated by the output of the second counter 14. The control unit 16 receives this input and is triggered to maintain the triggered output state so that the microprocessor 18 can be stably recognized. The microprocessor 18 recognizes the signal that one horizontal period has not entered from the controller 16 by interrupt or periodic input signal check and then takes appropriate action. For example, the screen is covered. After the processing is completed, the microprocessor 18 outputs a reset signal to the controller 16 to reset the controller 16. Here, if the reset signal is generated without complete processing, if there is no horizontal synchronizing signal continuously, the specific action (what the microprocessor has done to the other processing unit) is taken again, so the specific action is repeatedly performed while there is no horizontal synchronizing signal. Get drunk. Accordingly, the microprocessor 18 must reset the controller 16 after all the actions taken are completed.

도 5는 본 발명의 다른 실시 예에 따른 실시간 입력신호 포맷변환 감지장치의 구성을 도시한 블록도로서, 도 5에 도시된 입력신호 포맷변환 감지장치는 도 1에 도시된 감지장치와 대비하여 마이크로프로세서(18) 대신에 기타회로부(20)을 구비하고 있다. 따라서, 중복되는 구성요소에 대한 설명은 생략하기로 한다.FIG. 5 is a block diagram illustrating a configuration of a real-time input signal format conversion detection device according to another embodiment of the present invention, wherein the input signal format conversion detection device shown in FIG. 5 is a microcomputer in comparison with the detection device shown in FIG. 1. Instead of the processor 18, the guitar circuit 20 is provided. Therefore, description of overlapping components will be omitted.

도 5에 도시된 실시간 입력신호 포맷변환 감지장치에서 제2 계수기(14)에서 시스템 오버플로우 신호가 출력되면 제어부(16)는 출력신호를 기타 회로부(20)에 전달하여 화면가림 등과 같은 적절한 처리가 취해질 수 있도록 한다.When the system overflow signal is output from the second counter 14 in the real-time input signal format conversion detection device shown in FIG. 5, the controller 16 transmits the output signal to the other circuit unit 20 so that proper processing such as screen blanking is performed. To be taken.

상술한 바와 같이, 본 발명에 따른 실시간 입력신호 포맷변환 장치 및 방법에 의하면 영상신호에 포함된 수평동기신호를 이용하여 입력신호의 포맷변환 여부를 시간지연 없이 실시간으로 감지하여 적절한 처리를 가능케 함으로써 디스플레이 등과 같은 제품의 성능을 보다 향상시킬 수 있게 된다. 또한, 본 발명에 따른 실시간 입력신호 포맷변환 장치 및 방법에 의하면 입력신호의 포맷변환을 오동작 없이 감지하는 효과가 있다.As described above, according to the apparatus and method for real-time input signal format conversion according to the present invention, by using the horizontal synchronization signal included in the image signal, whether or not the format conversion of the input signal is detected in real time without time delay, thereby enabling proper processing. It is possible to further improve the performance of such products. In addition, according to the apparatus and method for real-time input signal format conversion according to the present invention has the effect of detecting the format conversion of the input signal without a malfunction.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims

In the device for detecting the format conversion of the input signal in real time,

Clock generating means for generating a clock signal of a predetermined period;

Counting means for resetting by an input horizontal synchronization signal and generating an overflow signal when the counted number is equal to or greater than a set value in synchronization with the clock signal;

And screen processing means for detecting a format conversion of the input signal when the overflow signal is generated and performing a screen process during the format conversion period.

The method of claim 1,

And a microprocessor for detecting a format conversion of the input signal when the overflow signal is generated and controlling to perform the screen processing during the format conversion period.

The method according to claim 1 or 2,

And control means for triggering when the overflow signal is generated and for maintaining the triggered output state during the format conversion period.

The method of claim 3, wherein

And the control means is reset at the same time as the screen processing period ends by one of the screen processing means and the microprocessor.

In the method for detecting the format conversion of the input signal in real time,

A first step of generating a clock signal of a predetermined period;

A second step of generating an overflow signal when the counted number is equal to or greater than a set value by performing a count operation in synchronization with the clock signal and reset by an input horizontal synchronization signal;

And detecting a format conversion of the input signal when the overflow signal is generated, and performing screen processing during the format conversion period.

The method of claim 5,

Detecting the format conversion of the input signal when the overflow signal is generated, and controlling to perform the screen processing during the format conversion period.

The method according to claim 5 or 6,

And triggering when the overflow signal is generated and maintaining the triggered output state for the format conversion period.

The method of claim 5,

And the triggered output state is reset as soon as the screen processing period ends.