KR880000650B1 - Sound braking device - Google Patents

Sound braking device Download PDF

Info

Publication number
KR880000650B1
KR880000650B1 KR1019840008624A KR840008624A KR880000650B1 KR 880000650 B1 KR880000650 B1 KR 880000650B1 KR 1019840008624 A KR1019840008624 A KR 1019840008624A KR 840008624 A KR840008624 A KR 840008624A KR 880000650 B1 KR880000650 B1 KR 880000650B1
Authority
KR
South Korea
Prior art keywords
circuit
signal
output
frequency division
terminal
Prior art date
Application number
KR1019840008624A
Other languages
Korean (ko)
Other versions
KR860005532A (en
Inventor
김근배
Original Assignee
주식회사 금성사
허신구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 허신구 filed Critical 주식회사 금성사
Priority to KR1019840008624A priority Critical patent/KR880000650B1/en
Publication of KR860005532A publication Critical patent/KR860005532A/en
Application granted granted Critical
Publication of KR880000650B1 publication Critical patent/KR880000650B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/60—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Receiver Circuits (AREA)

Abstract

This invention is concerned with the sound break device when image signal of television is not applied. The oscillation signal of an oscillator (1) which is applied to the horizontal driver circuit (3) through 1/2 branch circuit (2) is applied to 1/525 branch circuit (4) . After the synchronized output is integrated and rectified in circuit (7), it is applied to 1/525 branch circuit through a window circuit (8). The 1/525 branch circuit (4) is composed of a commonly used T-flip flop circuit and from the circuit(7) the vertical synchronized signal is applied to the circuit (4) so as to be synchronized with vertical signal.

Description

텔레비젼 영상신호 무입력시의 음성차단 장치Audio blocker when no TV video signal is input

제1도는 본 발명 음성차단장치의 블록도.1 is a block diagram of the voice interruption device of the present invention.

제2도는 제1도의 지연회로의 상세회로도.2 is a detailed circuit diagram of the delay circuit of FIG.

제3도는 제2도의 각부 출력 파형도.3 is an output waveform diagram of each part of FIG. 2;

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 2fH 발진회로 7 : 수직동기신호파형 정형회로1: 2fH oscillator circuit 7: Vertical synchronous signal waveform shaping circuit

2 : 1/2 분주회로 8 : 윈도회로2: 1/2 frequency divider circuit 8: window circuit

3 : 수평 드라이버 회로 10 : 지연회로3: horizontal driver circuit 10: delay circuit

4 : 1/525 분주회로 11 : 플립플롭4: 1/525 Division Circuit 11: Flip-Flop

5 : 동기 분리회로 12 : 음량 조정회로5: synchronous separation circuit 12: volume control circuit

6 : 적분회로6: integrating circuit

본 발명은 테레비젼 수상기의 동작시에 방송신호가 없거나 영상신호가 없는 채널을 수신하여 영상신호가 입력되지 않는 경우에는 음성출력을 차단하여 외래 잡음의 발생을 방지하기 위한 텔레비젼 영상신호 무입력시의 음성차단장치에 관한 것이다.According to the present invention, when a TV receiver receives a channel without a broadcast signal or a video signal and does not input a video signal, the audio output is cut off to prevent the occurrence of extraneous noise. It relates to a blocking device.

종래의 텔레비젼에 있어서는 텔레비젼 수상기의 동작시에 방송신호가 없어지거나, 채널을 변경하여 방송신호가 없는 채널을 선택했을 경우 음성출력에는 외래잡음 신호가 출력되어 시청자에게 불쾌감을 주는 결점이 있었다.In the conventional television, when the television receiver is operated, the broadcast signal disappears or when the channel is selected by changing the channel, the external noise signal is output to the audio output, thereby causing an inconvenience to the viewer.

본 발명은 이러한 점을 감안하여 영상신호가 일정시간 이상 입력되지 아니하면 음성출력을 자동으로 차단하여 불필요한 왜래 잡음 신호가 출력되는 것을 방지하고, 영상신호가 입력되지 않다가 입력되어도 영상신호가 입력된 후 일정시간이 지나야 음성신호가 출력되게 함으로써 음성출력의 단속에 따른 잡음 신호가 출력되지 않게 발명한 것으로 첨부된 도면에 의하여 본 발명의 구성 및 작용효과를 상세히 설명하면 다음과 같다.In view of the foregoing, the present invention prevents unnecessary noise signal output by automatically cutting off the audio output when the video signal is not input for a predetermined time or more, and the video signal is input even when the video signal is not input. After the predetermined time has elapsed, the sound signal is outputted so that the noise signal according to the interruption of the voice output is invented. The configuration and effect of the present invention will be described in detail with reference to the accompanying drawings.

제1도에 도시한 바와 같이 1/2 분주회로(2)를 통해 수평 드라이버회로(3)에 인가되는 2fH 발진회로(1) 발진회로(1)의 발진회로를 1/525 분주회로(4)에 인가하고, 동기 분리회로(5)의 동기출력을 적분회로(6)에서 적분한 수직동기신호를 수직동기신호 파형정형회로(7)에서 정형한 후 일정주기 동안만 동작되는 윈도회로(8)(이때 윈돈회로(8)가 동작되는 기간은 1/464 분주신호에서 1/592 분주회로 사이로 설정한다)를 통해 1/525 분주회로(4)에 인가하되, 1/525 분주회로(4)는 일정시간 안에 수직동기신호가 입력되면 출력측에 1/525 분주신호를 출력하여 수직발진회로(9)에 인가함과 동시에, 지연회로(10)를 통해 플립플롭(11)의 리세트단자(R)에 인가하고, 일정시간안에 수직동기 신호가 입려되지 아니하면 그의 출력측에 1/592 분주신호를 출력하여 수직발진회로(9) 및 지연회로(10)의 리세트 단자 플릅플롭(11)의 세트단자(S)에 인가하며, 플립플롭(11)의 출력단자(Q)에서 출력된 신호를 음량조정회로(12)를 제어하게 구성한다.As shown in FIG. 1, the oscillation circuit of the 2fH oscillation circuit 1, the oscillation circuit 1, which is applied to the horizontal driver circuit 3 through the 1/2 frequency division circuit 2, is divided into 1/525 frequency division circuit 4 The window circuit 8 which is operated only for a predetermined period after the vertical synchronizing signal, which is applied to the synchronizing output of the synchronizing separation circuit 5 and integrated in the integrating circuit 6, is shaped in the vertical synchronizing signal waveform shaping circuit 7 (At this time, the period during which the Windon circuit 8 is operated is set between 1/464 divided signals and 1/592 divided circuits), and is applied to the 1/525 divided circuit 4, but the 1/525 divided circuit 4 When the vertical synchronization signal is input within a predetermined time, the 1/525 divided signal is output to the output side and applied to the vertical oscillation circuit 9, and the reset terminal R of the flip-flop 11 is passed through the delay circuit 10. If the vertical synchronous signal is not applied within a predetermined time, the 1/592 divided signal is output to the output side thereof, and the vertical oscillation circuit 9 and the delay circuit are applied. The signal output from the output terminal Q of the flip-flop 11 is applied to the set terminal S of the reset terminal flop 11 of Fig. 10 so as to control the volume adjusting circuit 12.

여기서, 지연회로(10)는 제2도에 도시한 바와 같이, 1/525 분주회로(4)의 1/592 분주신호는 직렬접속된 플립플롭(FF1-FF4)의 리세트단자(R1-R4)에 인가되게 공통 접속하고, 1/525 분주신호는 플립플롭(FF1)의 입력단자(T1)에 인가되게 접속하여, 그의 출력단자(Q1-Q4)를 앤드게이트(AND1)의 입력단자에 접속하고, 그 앤드게이트(AND1)의 출력단자를 인버터(I1-I4)로 구성된 플립플롭(11)의 리세트 단자(R)에 접속하여 구성한다. 이와 같이 구성된 본 고안의 작용효과를 상세히 설명하면 다음과 같다. 2fH 발진회로(1)는 수평주파수의 2배의 주파수로 발진하는 발진회로이며, 1/2 분주회로(2)에서 1/2 주파수로 분주된 후 수평드라이버회로(3)에 인가되어 수평편향회로에 공급된다. 그런데 2fH 발진회로(1)에서 발진된 신호는 수직 주파수의 525배이므로 (NTSC TV SYSTEM에서 수직 주파수는 수평주파수의 1/252.5배임) 이를 1/525로 분주하면 수직 주파수로 된다.Here, as shown in FIG. 2, the delay circuit 10 has a reset terminal R of the flip-flops FF 1 to FF 4 connected in series with the 1/592 division signals of the 1/525 division circuit 4. 1- R 4 ), the common connection is applied, and the 1/525 division signal is connected to the input terminal T 1 of the flip-flop FF 1 , and the output terminals Q 1 -Q 4 are connected to the AND gate. connected to the input terminal of the (aND 1), which are configured by connecting the output terminal of the aND gate (aND 1), the reset terminal (R) of the flip-flop 11 is composed of an inverter (I 1 -I 4). Referring to the effect of the present invention configured in this way in detail as follows. The 2fH oscillation circuit 1 is an oscillation circuit oscillating at a frequency twice the horizontal frequency. The 2fH oscillation circuit 1 is divided into 1/2 frequency from the 1/2 frequency division circuit 2 and applied to the horizontal driver circuit 3 so as to be applied to the horizontal deflection circuit 3. Supplied to. However, since the oscillated signal from the 2fH oscillator 1 is 525 times the vertical frequency (in the NTSC TV SYSTEM, the vertical frequency is 1 / 252.5 times the horizontal frequency), it is divided into 1/525 to become the vertical frequency.

또한 1/525 분주회로(4)는 일반적인 T-플립플롭 회로로 구성되며 수신신호에 동기를 맞추기 위해 수직동기 신호 파형정형회로(7)로 부터 정형된 수직동기신호를 가해주게 되는데 이때 1/525 분주회로(4)의 안정도 향상을 위해 일정기간 동안만 수직동기신호가 1/525 분주회로(4)에 가해 지도록 하는 윈도회로(8)를 통하여 가해지게 되며, 이 윈도회로(8)는 1/525 분쥐호로(4)에 수직동기 신호를 넣어줄 수 있는 기간이 1/464분주에서 1/592 분주기간 사이로 설정되어져 있다.In addition, the 1/525 divider circuit 4 is composed of a general T-flip-flop circuit, and applies a vertical synchronizing signal from the vertical synchronizing signal waveform shaping circuit 7 to synchronize the received signal. In order to improve the stability of the frequency divider circuit 4, the vertical synchronous signal is applied to the 1/525 frequency divider circuit 4 only for a certain period of time through the window circuit 8, and this window circuit 8 is applied to the 1 / The period in which the vertical synchronization signal is input to the 525 mouse arc furnace 4 is set between 1/464 and 1/592 dispensing periods.

따라서 464가운트 후에 수직동기 신호 파형정형회로(7)로부터 출력이 있는 경우는 이를 수직동기 신호로 판단하게 되며 1/525 분주회로(4)는 그 신호에 트리거 되게 된다. 즉, 수직동기 신호 파형정형회로(7)의 출력측에 제3(a)도에 도시한 바와 같이 1/525 수직동기신호가 출력되면 525 카운트 시점에 수직 동기 신호가 윈도회로(8)는 1/525 분쥐회로(4)에 인가되고, 이에 따라 1/525 분주회로(4)는 트리거 되어 2fH 발진회로(1)의 2fH 발신회로를 1/525로 분주한 수직 발진용 트리거신호를 제3(a)도에 도시한 바와 같이 출력하고, ㅌ이 트리거신호가 수직발진회로(9)에 인가된다.Therefore, if there is an output from the vertical synchronizing signal waveform shaping circuit 7 after 464 counts, it is determined as a vertical synchronizing signal, and the 1/525 frequency division circuit 4 is triggered by the signal. That is, when the 1/525 vertical synchronizing signal is output to the output side of the vertical synchronizing signal waveform shaping circuit 7 as shown in FIG. 3 (a), the vertical synchronizing signal is set to 1/525 at the time of 525 counting. Applied to the 525 mouse circuit 4, and thus the 1/525 frequency division circuit 4 is triggered to generate a vertical oscillation trigger signal for dividing the 2fH transmission circuit of the 2fH oscillation circuit 1 to 1/525 by a third (a Is output as shown in Fig. 2), and a trigger signal is applied to the vertical oscillation circuit 9.

이때 잡음에 대한 안정도를 높이기 위해 1/525 분주회로 (4)는 한번만이라고 1/525에서 분주되면 다음 연속 3번 동안은 1/525 수직동기 신호가 아닌 잡음신호가 464-592카운트 기간에 윈도회로(8)를 통하여 들어오더라도 이에 트리거 되지 않고 계속 1/525로 분주되도록 동작하고, 연속해서 4번째에도 1/525 수직 동기 신호가 아닌 기간에 신호가 들어 오게 되면 그에 맞추어 트리거 되도록 되어 있다. 한편, 무신호가 되어 464-592 기간 동안에도 아무런 신호가 들어오지 않는 것이 연속해서 4번 계속되면 1/525 분주회로(4)는 제3(b)도에 도시한 바와 같이 1/592로 분주하도록 동작하여 정확하게 무신호가 되었음을 판별하게 된다. 이같이 무신호가 되어 1/525 분주회로(4)의 출력측에 1/592의 분주회로가 출력되면 그 1/592 분주신호는 플립플롭(11)의 세트단자(S)에 인가되므로 그의 출력다나자(Q)에는 제3(i)도에 도시한 바와 같이 고전위 신호가 출력되고, 이 고전위 신호는 음량조정 회로(12)에 인가되어 음량이 최소로 되도록 동작하게 된다. 여기서 음량조정회로(12)는 플립플롭(11)의 출력전압이 고전위일 경우 음성출력은 최소로 되고, 저전위일 경우는 수상기 자체의 음량조정장치에 의한 음량조정 출력이 얻어지도록 구성되어 있다.At this time, if 1/525 frequency division circuit (4) is divided once in 1/525 to increase the stability against noise, noise signal, not 1/525 vertical synchronous signal, is divided into window circuit for 464-592 count period for the next three consecutive times. Even if it enters through (8), it is not triggered and continues to divide into 1/525, and when the signal comes in during a period other than the 1/525 vertical synchronization signal, it is triggered accordingly. On the other hand, if there is no signal and no signal is input for four consecutive times during the period 464-592, the 1/525 frequency division circuit 4 operates to divide to 1/592 as shown in FIG. 3 (b). It can be accurately determined that the signal is not. In this manner, when the 1/592 frequency division circuit is output to the output side of the 1/525 frequency division circuit 4, the 1/592 frequency division signal is applied to the set terminal S of the flip-flop 11. Q) A high potential signal is output as shown in FIG. 3 (i), and this high potential signal is applied to the volume adjusting circuit 12 to operate to minimize the volume. Here, the volume control circuit 12 is configured such that the audio output is minimized when the output voltage of the flip-flop 11 is high potential, and the volume control output by the volume control device of the receiver itself is obtained when the output voltage of the flip-flop 11 is high.

이러한 상태에서 영상신호가 입력되면 영상신호중의 수직 동기 신호가 동기 분리 회로(5)에서 분리된 후 적분회로(6)를 통하여 수직동기신호 파형정형회로(6)에 인가되므로 상기에서와 같이 윈도회로(8)를 통하여 1/525 분주회로(4)에 1/525 수직동기 신호가 인가되고, 이에 따라 1/525 분주회로(4)가 트리거 되어 그의 출력측에는 제3(c)도에 도시한 바와 같이 1/525 분주신호가 출력된다. 이 1/525 분주신호는 지연회로(10)의 플립플롭(FF1)의 입력단자(T1)에 인가되므로, 플립플롭(FF1-FF4)의 출력단자(Q1-Q4)에는 제3(d)도, 제3(e)도, 제3(f)도, 제3(g)도에 도시한 바와 같이 출력되어 앤드게이트(AND1)의 입력단자에 인가되고, 이에 따라 플립플롭(FF1-FF1) 출력단자(Q1-Q4) 신호가 모두 고전위 상태일 때 앤드게이트(AND1)의 출력측에는 제3(h)도에 도시한 바와 같이 고전위 신호가 출력되면 플립플롭(11)의 리세트단자에 인가된다. 즉 1/525 분주신호가 15번 이상 지연회로(10)에 입력될 때 앤드게이트(AND1)의 출력측에 고전위 신호가 출력되어 플립플롭(11)을 리세트 시키므로 플립플롭(11)의 출력단자(Q)에 제3(i)동에 도시한 바와 같이 저전위 신호가 출력되어 음량 조정 회로(12)는 정상적으로 동작된다.When the video signal is input in this state, the vertical synchronizing signal in the video signal is separated from the synchronizing separation circuit 5 and then applied to the vertical synchronizing signal waveform shaping circuit 6 through the integrating circuit 6, so that the window circuit as described above. 1/525 vertical synchronizing signal is applied to the 1/525 frequency division circuit 4 via (8), and thus the 1/525 frequency division circuit 4 is triggered and the output side thereof is shown in Fig. 3 (c). A 1/525 divided signal is output as well. Since this 1/525 divided signal is applied to the input terminal T 1 of the flip-flop FF 1 of the delay circuit 10, the 1/525 divided signal is applied to the output terminals Q 1 -Q 4 of the flip-flops FF 1 -FF 4 . As shown in the third (d), the third (e), the third (f), and the third (g) diagrams, the output is applied to the input terminal of the AND gate AND 1 , thereby flipping. When the flop (FF 1 -FF 1 ) output terminals Q 1 -Q 4 are all at the high potential state, the high potential signal is output to the output side of the AND gate AND 1 as shown in FIG. 3 (h). Is applied to the reset terminal of the flip-flop 11. That is, when the 1/525 divided signal is input to the delay circuit 10 more than 15 times, the high potential signal is output to the output side of the AND gate AND 1 to reset the flip-flop 11, so the output of the flip-flop 11 is output. As shown in the third (i) ridge to the terminal Q, a low potential signal is output so that the volume adjusting circuit 12 operates normally.

이와 같이 영상신호가 입려되어 수직동기 신호가 출력되어도 지연회로(10)에서 일정시간 동안 지연시킨 후 음량조정 회로(12)를 정상적으로 구동시키므로 절환스위치의 단속에 따른 잡음 신호등이 출력되는 것을 방지하게 된다.In this way, even when the video signal is applied and the vertical synchronization signal is output, the delay circuit 10 delays the predetermined time and then drives the volume control circuit 12 normally, thereby preventing the output of the noise signal according to the interruption of the switching switch. .

이상에서와 같이 본 발명은 영상신호가 일정시간 이상 입력되지 아니하면 음성출력이 자동으로 차단되므로 불필요한 외래잡음 신호의 출력이 방지되고, 또한 영상신호가 입려되지 않다가 입력되어도 일정시간 동안은 음성출력이 자동으로 차단되므로 절환스위치의 단속에 따른 잡음신호가 출력되는 것을 방지할 수 있게 된다.As described above, the present invention prevents the output of unnecessary extraneous noise signals because the audio output is automatically cut off when the video signal is not input for a predetermined time or more, and the audio output for a predetermined time even when the video signal is not input. Since this is automatically cut off, it is possible to prevent the noise signal from being interrupted by the changeover switch.

Claims (1)

1/2 분주회로(2)를 통해 수평드라이버회로(3)에 접속된 2fH발진회로(1)의 발진신호가 1/525분주회로(4)에 인가되게 접속하고, 적분회로(6)를 통해 동기분리 회로(5)에 접속된 수직동기신호 파형정형회로(7)를 1/464 분주신호에서 1/592 분주신호 사이에서 동작되는 윈도회로(8)를 통하여 1/525 분주회로(4)의 트리거 단자에 접속하여, 그의 트리거 단자에 일정시간 안에 수직동기 신호가 입력되면 1/525 분주신호가 출력되고 일정시간 안에 수직동기 신호가 입력되지 않으면 1/592 분주신호가 출력되게 하며, 그 1/525 분주회로(4)의 1/5925 분주신호는 지연회로(10)의 리세트 단자 및 플립플롭(11)의 세트단자(S)에 인가되게 접속하고 1/525 분주신호는 지연회로(10)의 토글입력 단자에 인가되게 접속하여 그의 출력측에 플립플롭(11)의 리세트 단자(R)에 접속하며, 그 플립플롭(11)의 출력단자(Q)를 음량조정회로(12)의 제어단자에 접속하여 구성함을 특징으로 하는 텔레비젼 영상신호 무입력시의 음성 차단장치.The oscillation signal of the 2fH oscillation circuit 1 connected to the horizontal driver circuit 3 via the 1/2 frequency division circuit 2 is connected to the 1/525 frequency division circuit 4, and is connected through the integrating circuit 6. The vertical synchronous signal waveform shaping circuit 7 connected to the synchronous separation circuit 5 is connected to the 1/525 frequency division circuit 4 through a window circuit 8 operated between a 1/464 frequency division signal and a 1/592 frequency division signal. 1/525 divided signal is outputted when the vertical synchronization signal is input to the trigger terminal within a certain time, and 1/592 divided signal is outputted when the vertical synchronization signal is not input within the predetermined time. The 1/5925 divided signal of the 525 divided circuit 4 is connected to the reset terminal of the delay circuit 10 and the set terminal S of the flip-flop 11, and the 1/525 divided signal is connected to the delay circuit 10. Is connected to the toggle input terminal of and is connected to the reset terminal R of the flip-flop 11 on the output side thereof, the flip-flop 11 An output terminal (Q) the negative volume adjustment circuit block at the time of no input television picture signal, characterized in that the configuration and connected to a control terminal of 12 unit.
KR1019840008624A 1984-12-31 1984-12-31 Sound braking device KR880000650B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019840008624A KR880000650B1 (en) 1984-12-31 1984-12-31 Sound braking device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019840008624A KR880000650B1 (en) 1984-12-31 1984-12-31 Sound braking device

Publications (2)

Publication Number Publication Date
KR860005532A KR860005532A (en) 1986-07-23
KR880000650B1 true KR880000650B1 (en) 1988-04-19

Family

ID=19237005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840008624A KR880000650B1 (en) 1984-12-31 1984-12-31 Sound braking device

Country Status (1)

Country Link
KR (1) KR880000650B1 (en)

Also Published As

Publication number Publication date
KR860005532A (en) 1986-07-23

Similar Documents

Publication Publication Date Title
US4096528A (en) Standard/nonstandard internal vertical sync producing apparatus
JPS5825773A (en) Synchronizing circuit
US4461999A (en) Circuit for producing a periodic sawtooth shaped signal
KR880000650B1 (en) Sound braking device
JPS6046912B2 (en) television receiver
JPH0552703B2 (en)
CA2077532A1 (en) Phase control circuit
CN1068473C (en) Phase detector for a phase-lock-loop
KR920002834B1 (en) Synchronization input for tv receiver on-screen alphanumeric display
KR100256160B1 (en) Improved horizontal blanking signal generating apparatus
KR100228362B1 (en) Synchronized horizontal scanning at horizontal frequency multiples
JP2003198874A (en) System clock generating circuit
JP3209741B2 (en) Synchronizer
JPH0151116B2 (en)
JPH0510456Y2 (en)
JPH0419747B2 (en)
JPS59183591A (en) Synchronizing signal generator for television signal
JP2506649B2 (en) Vertical synchronizer
KR890006633Y1 (en) Position regulating circuit of forced synchronized signal of vcr
KR970001901Y1 (en) Auto-control circuit for y/c signal delay time
JPS57164407A (en) Pll oscillating circuit
KR920001996Y1 (en) Auto-switching circuit of multi-system tv
US5767918A (en) Television receiver with a deflecting oscillator that has the additional function of controlling line generators that superimpose alphanumeric and/or graphic characters on the screen
JPH01133487A (en) Vertical synchronizing circuit
JPS6347192B2 (en)

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19940326

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee