KR890006633Y1 - Position regulating circuit of forced synchronized signal of vcr - Google Patents

Position regulating circuit of forced synchronized signal of vcr Download PDF

Info

Publication number
KR890006633Y1
KR890006633Y1 KR2019860010634U KR860010634U KR890006633Y1 KR 890006633 Y1 KR890006633 Y1 KR 890006633Y1 KR 2019860010634 U KR2019860010634 U KR 2019860010634U KR 860010634 U KR860010634 U KR 860010634U KR 890006633 Y1 KR890006633 Y1 KR 890006633Y1
Authority
KR
South Korea
Prior art keywords
signal
output
com
comparator
differentiator
Prior art date
Application number
KR2019860010634U
Other languages
Korean (ko)
Other versions
KR880003276U (en
Inventor
홍성현
Original Assignee
주식회사금성사
구자학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사금성사, 구자학 filed Critical 주식회사금성사
Priority to KR2019860010634U priority Critical patent/KR890006633Y1/en
Publication of KR880003276U publication Critical patent/KR880003276U/en
Application granted granted Critical
Publication of KR890006633Y1 publication Critical patent/KR890006633Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/90—Tape-like record carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

내용 없음.No content.

Description

비디오 카세트 레코더의 강제 동기신호 위치 조절회로Forced sync signal position control circuit of video cassette recorder

제1도는 종래의 강제 동기신호 발생회로도.1 is a conventional forced synchronization signal generation circuit diagram.

제2도는 본 고안의 위치 조절회로가 구성된 강제 동기신호 발생회로도.2 is a forced synchronization signal generating circuit diagram of a position adjusting circuit of the present invention.

제3도는 제2도 각부의 파형도.3 is a waveform diagram of each part of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1, 8, 9, 17 : 미분기 2, 3 : 지연기1, 8, 9, 17: Differentiator 2, 3: Delay

4 : 가산기 5, 10, 11, 18 : 모노멀티4: adder 5, 10, 11, 18: monomulti

6 : 혼합기 7 : 동기신호분리기6 Mixer 7 Sync Signal Separator

12 : 적분기 13, 14 : 전송게이트12: integrator 13, 14: transmission gate

15, 16, 19 : 홀드부 COM1, COM2: 비교기15, 16, 19: hold unit COM 1 , COM 2 : comparator

SW1, SW2: 전자스위치 I1, I2: 인버터SW 1 , SW 2 : Electronic switch I 1 , I 2 : Inverter

D1-D4: 다이오드 VC : 가변용량 다이오드D 1 -D 4 : Diode VC: Variable Capacitance Diode

본 고안은 비디오 카세트 레코더에 있어서, 변속 재생을 할 경우에 헤드 스위칭 신호로 발생시켜 영상신호에 혼합하는 강제 동기신호 발생회로에 관한 것으로, 특히 영상신호에 포함되어 있는 수직 동기신호를 이용하여 강제 동기신호의 발생위치를 자동으로 조잘할수 있게한 비디오 카세트 레코더의 강제 동기신호 위치 조절회로에 관한 것이다.The present invention relates to a forced synchronizing signal generating circuit which generates a head switching signal and mixes it with a video signal in a video cassette recorder, in particular, by using a vertical synchronizing signal included in the video signal. A forced synchronizing signal position adjusting circuit of a video cassette recorder capable of automatically adjusting a signal generating position automatically.

종래의 강제 동기신호 발생회로는 제1도에 도시한 바와 같이 헤드 스위칭 신호가 입력되면, 그 헤드 스위칭 신호는 미분기(1)에 의해 미분되어 다이오드(D1)를 통해 지연기(2)에 입력됨과 아울러 인버터(I1)를 통해 반전된 후 지연기(3)에 입력되므로 지연기(2)(3)는 설정된 시정수에 의해 미분기(1)의 출력신호를 채널1및 채널2에 해당하는 일정시간을 지연시켜 출력시키고, 그 출력된 신호는 가산기(4)에서 상호 합쳐진 후 모노멀티(5)에 입력되어 모노멀티(5)의 출력측에는 일정폭을 가지는 펄스신호 즉, 강제 동기신호가 출력되며, 그 출력된 강제 동기신호는 변속모우드 제어신호에 따라 전자스위치(SW1)를 통해 혼합기(6)에 입력되어 입력되는 영상신호에 혼합된 후 출려되게 구성하였다.In the conventional forced synchronization signal generating circuit, when the head switching signal is input as shown in FIG. 1, the head switching signal is differentiated by the differentiator 1 and input to the delay unit 2 through the diode D 1 . In addition, since it is inverted through the inverter I 1 and input to the delay unit 3, the delay units 2 and 3 output the output signals of the differentiator 1 corresponding to the channel 1 and the channel 2 by the set time constant. The output is delayed for a predetermined time, and the output signals are combined with each other in the adder 4 and then input to the mono multi 5, and a pulse signal having a predetermined width is output to the output side of the mono multi 5, that is, a forced synchronization signal is output. The output forced synchronization signal is mixed with the video signal input to the mixer 6 through the electronic switch SW 1 according to the shift mode control signal, and then output.

그러나, 이와 같은 종래의 강제 동기신 발생회로는 강제 동기신호의 발생위치가 일정하게 고정 즉, 지연기(2)(3)의 시정수에 의해 고정되었으므로 비디오 테이프의 차이 및 조정 불량등으로 인하여 채널1 및 채널2의 강제 동기신호의 위치와 원래의 수직동기신호의 위치에 차이가 생기게 되면, 출력되는 영상신호가 불안정하여 화면이 떨게되는 결함이 있었다.However, such a conventional forced synchronization signal generation circuit has a fixed position where the forced synchronization signal is fixed, that is, fixed by the time constant of the delayers 2, 3, and therefore, due to differences in video tapes and poor adjustment, etc. If there is a difference between the position of the forced synchronization signal of the first and second channels and the position of the original vertical synchronization signal, there is a defect that the screen is shaken because the output video signal is unstable.

본 고안은 이와 같은 종래의 결함을 감안하여, 수직동기 신호에 따라 지연기(3)의 시정수를 가변시켜 강제 동기신호의 위치를 가변함으로써 화면의 떨림현상을 방지하게 안출한 것으로, 이를 첨부된 제2도 및 제3도의 도면에 의하여 상세히 설명하면 다음과 같다.The present invention, in view of such a conventional defect, by varying the position of the forced synchronization signal by varying the time constant of the retarder (3) in accordance with the vertical synchronization signal, it is designed to prevent the shaking of the screen, attached to this The detailed description with reference to FIGS. 2 and 3 is as follows.

제2도에 도시한 바와 같이 미분기(1) 및 지연기(2)(3), 가산기(4), 모노멀티(5), 혼합기(6), 인버티(I1), 다이오드(D1)(D2), 전자스위치(SW1)로 된 강제 동기신호 발생회로에 있어서, 다이오드(D3)를 통한 헤드 스위칭신호 및 영상신호에서 수직동기신호를 분리하는 수직동기분리기(7)의 출력신호와 인버티(I2) 및 다이오드(D4)를 통한 헤드 스위칭신호 및 수직동기분리기(7)의 출력신호를 각기 앤드화하는 앤드게이트(AND1)(AND2)와, 상기 앤드게이트(AND1)(AND2)에서 출력되어 미분기(8)(9)에서 미분된 신호에 따라 일정폭의 펄스신호를 출력하는 모노멀티(10)(11)와, 상기 모노멀티(5)에서 출력되어 적분기(12)에서 적분된 신호를 상기 모노멀티(10)(11)의 출력신호에 따라 전송하는 전송게이트(13)(14)와, 상기 다이오드(D1)를 통한 상기 미분기(1)의 출력신호에 따라 리세트 되면서 상기 전송게인트(13)(14)의 출력신호를 홀딩하여 출력하는 홀드부(15)(16)와, 상기 홀드부(15)(16)의 출력신호를 비교하는 비교기(COM1)와, 상기 비교기(COM1)의 출력신호를 접지전위와 비교하는 비교기(COM2)의 상기 비교기(COM2)에서 출력되어 비분기(17)에서 미분된 신호에 따라 일정폭의 펄스신호를 출력하는 모노멀티(18)와, 상기 모노멀티(18)의 출력신호에 따라 전자스위치(SW2)를 통한 상기 비교기(COM2)의 출력신호에 의해 리세트되면서 상기 비교기(COM1)의 출력신호를 홀딩하여 상기 지연기(3)에 접속된 바리캡(VC)에 인가하는 홀드부(19)로 구성한 것이다.As shown in FIG. 2, the differentiator 1 and the retarder 2, 3, the adder 4, the monomulti 5, the mixer 6, the inverted I 1 and the diode D 1 . (D 2 ), in the forced synchronization signal generating circuit of the electronic switch (SW 1 ), the output signal of the vertical synchronous separator (7) for separating the vertical synchronous signal from the head switching signal and the video signal through the diode (D 3 ) And an AND gate AND 1 AND 2 for ANDing the head switching signal through the inverter I 2 and the diode D 4 and the output signal of the vertical synchronous separator 7, and the AND gate AND. 1) (the output from aND 2) is output from the differentiator (8), (9) mono-multi (10 outputting a pulse signal of predetermined width in accordance with the differential signal in) (11), the mono-multi 5 integrator A transmission gate 13 and 14 for transmitting the signal integrated at (12) according to the output signal of the monomulti 10 and 11 and an output signal of the differentiator 1 through the diode D 1 . Depending on the A comparator (COM 1 ) for comparing the output signals of the holding parts (15) and (16) for holding and outputting the output signals of the transmission gates (13) and (14) while being reset. ) And a pulse signal having a predetermined width according to the signal differentiated from the non-branch 17 outputted from the comparator COM 2 of the comparator COM 2 comparing the output signal of the comparator COM 1 with the ground potential. The output of the comparator COM 1 while being reset by an output signal of the comparator COM 2 through the electronic switch SW 2 according to the output of the mono-multi 18 and the output signal of the mono-multi 18. The holding unit 19 holds a signal and applies it to the varicap VC connected to the delay unit 3.

이와 같이 구성된 본 고안의 작용효과를 상세히 설명하면 다음과 같다.Referring to the effect of the present invention configured in this way in detail as follows.

헤드 스위칭신호가 입력되면, 그 헤드 스위칭신호는 미분기(1)에서 미분되어 다이오드(D1)를 통해 지연기(2)에 입력됨과 아울러 인버터(I1)를 통해 반전된 후 다이오드(D2)를 통해 지연기(3)에 입력되므로 지연기(2)(3)는 입력된 신호를 일정시간 지연시키고, 지연된 신호는 가산기(4)에서 합쳐진 후 모노멀티(5)에 입력되어 모노멀티(5)의 출력측에서는 일정폭의 강제 동기신호가 출력되고, 그 출력된 그 신호는 변속 모우드 제어신호에 따라 전자스위치(SW1)를 통해 혼합기(6)에 입력되어 영상신호에 혼합된 후 출력되는 것은 종래와 같다.When the head switching signal is input, the head switching signal is differentiated from the differentiator 1 and input to the retarder 2 through the diode D 1 and inverted through the inverter I 1 and then the diode D 2 . Delay (2) (3) delays the input signal for a predetermined time, so that the delayed signal is summed in the adder (4) and then input to the mono-multi (5) is mono-multi (5) On the output side of), a forced synchronization signal having a predetermined width is output, and the output signal is input to the mixer 6 through the electronic switch SW 1 according to the shift mode control signal, mixed with the image signal, and then output. It is the same as before.

이와 같이 동작됨에 있어서, 본 고안은 제3(a)도에 도시한 바와 같이 헤드 스위칭신호가 입력되면, 그 헤드 스위칭신호는 다이오드(D3)를 통해 앤드게이트(AND1)의 일측 입력단자에 인가됨과 아울러 인버터(I2)를 통해 반전된 후 다이오드(D4)를 통해 앤드게이트(AND2)의 일측 입력단자에 인가되고, 앤드게이트(AND1) (AND2)의 타측 입력단자에 제3(b)도에 도시한 바와 같이 수직동기분리기(17)에서 분리된 영상신호의 동기신호가 인가되므로 앤드게이트(AND1)의 출력측에는 제3(c)도 및 제3(d)에 도시한 바와 같이 펄스신호가 각기 출력되고 그 출력된 신호는 미분기(8)(9)에 입력되어 미분된 후 모노멀티(10)(11)에 입력되므로 모노멀티(10)(11)의 출력측에는 일정폭의 펄스신호가 출력되어 전송게이트(13)(14)의 제어단자에 인가된다.In this manner, when the head switching signal is input as shown in FIG. 3 (a), the head switching signal is inputted to one input terminal of the AND gate AND 1 through the diode D 3 . In addition to being applied and inverted through the inverter I 2 , it is applied to one input terminal of the AND gate AND2 through the diode D 4 , and is applied to the other input terminal of the AND gate AND 1 AND 2 . As shown in (b), the synchronization signal of the video signal separated by the vertical synchronization separator 17 is applied, so that the output side of the AND gate AND 1 is shown in FIGS. 3 (c) and 3 (d). As described above, the pulse signals are respectively output, and the output signals are input to the differentiators 8 and 9 and then differentiated and then input to the monomulti 10 and 11 so that a predetermined width is output at the output side of the mono multi 10 and 11. The pulse signal of is outputted and applied to the control terminal of the transfer gates 13 and 14.

그리고, 이때 전송게이트(13)(14)의 입력단자에는 제3(e)도에 도시한 바와 같이 모노멀티(5)에서 출력된 강제동기신호가 적분기(12)를 통해 제3(f)에 도시한 바와 같이 적분되 후 입력되므로 전송게이트(13)(14)그의 제어단자에 인가되는 모노멀티(10)(11)의 출력신호에 따라 적분기(12)의 출력신호를 통과시키고, 그 통과된 신호는 홀드부(15)(16)에 입력됨과 아울러 홀드부(15)(16)의 리세트단자에 상기의 미분기(1)에서 출력되어 다이오드(D1)를 통과하는 1 프레임의 주기를 갖는 펄스신호가 인가되므로 홀드부(15)(16)는 전송게이트(13)(14)를 통한 적분기(12)의 출력신호를 홀딩시켜 1 프레임의 기간동안 출력시킨 후 리세트시키고, 다시 홀딩시켜 출력시키는 것을 반복하게 된다.At this time, as shown in FIG. 3 (e), the forced synchronization signal output from the mono multi 5 is input to the input terminal of the transfer gates 13 and 14 through the integrator 12 to the third (f). Since it is integrated after input as shown in the drawing, the output signal of the integrator 12 passes in accordance with the output signal of the mono multi 10 and 11 applied to the control gate 13, 14 and its control terminal. The signal is input to the holding parts 15 and 16 and has a period of one frame output from the differentiator 1 to the reset terminal of the holding parts 15 and 16 and through the diode D 1 . Since the pulse signal is applied, the holding unit 15 and 16 hold the output signal of the integrator 12 through the transmission gates 13 and 14 to output for a period of one frame, then reset and hold the output signal again. Will be repeated.

그리고, 홀드부(15)(16)에서 출력된 신호는 비교기(COM1)에 입력되어 비교되므로 비교기(COM1)의 출력측에는 홀드부(15)(16)의 출력신호의 크기차를 갖는 신호가 출력되고, 그 출력된 신호는 홀드부(19)에 입력됨과 아울러 비교기(COM2)에 입력되어 접지전위와 비교되고, 또한 미분기(7)통해 미분된 후 모노멀티(18)에 입력되므로 모노멀티(18)의 출력측에는 미분기(17)의 출력신호에 따라 일정폭을 가지는 펄스신호가 출력되어 전자 스위치(SW2)의 제어단자에 인가된다.Then, the hold section 15. The signal output from the 16 signal with a magnitude difference between the output signal of the comparator since the comparison is input to the (COM 1) comparators, the output of the (COM 1) the hold portion 15 (16) And the output signal is input to the holding unit 19, and is also input to the comparator (COM 2 ) to be compared with the ground potential, and is differentiated through the differentiator (7) and then input to the mono multi (18). On the output side of the multi 18, a pulse signal having a predetermined width is output in accordance with the output signal of the differentiator 17 and applied to the control terminal of the electronic switch SW 2 .

따라서, 홀드부(19)는 모노멀티(18)의 출력신호에 따라 전자스위치(SW2)를 통한 비교기(COM2)의 출력신호에 의해 리세트되면서 상기 비교기(COM1)의 출력신호를 홀딩시키고, 그 홀딩된 신호는 가변용량 다이오드 (VC)에 인가되어 가변용량 다이오드(VC)의 용량을 가변시키게 되므로 지연기(3)는 입력되는 신호의 지연시간이 홀드부(19)의 출력신호에 따라 가변되어 모노멀티(5)에서 출력되는 강제 동기신호의 위치가 가변되게 된다.Accordingly, the holding unit 19 is reset by the output signal of the comparator COM 2 through the electronic switch SW 2 according to the output signal of the monomulti 18, and holding the output signal of the comparator COM 1 . Since the held signal is applied to the variable capacitance diode VC to vary the capacitance of the variable capacitance diode VC, the delay unit 3 delays the input signal to the output signal of the holding unit 19. The position of the forced synchronizing signal which is variable according to the output of the mono-multi 5 is variable.

그리고, 상기와 같이 강제 동기신호의 위치가 가변되어 강제동기신호의 위치와 수직동기신호의 위치가 일치되면, 비교기(COM1)의 출력측에는 저전위가 출력되어 모노멀티(18)의 출력측에서 저전위가 출력되므로 전자 스위치(SW2)는 단락되지 않고, 홀드부(19)는 리세트 되지않아 홀딩시킨 신호를 계속 출력시키게 되고, 변경된 지연기(3)의 지연시간을 계속 유지하게 된다.When the position of the forced synchronization signal is changed as described above and the position of the forced synchronization signal coincides with the position of the vertical synchronization signal, a low potential is output to the output side of the comparator COM 1 so that the output side of the monomulti 18 is low. Since the electric potential is output, the electronic switch SW 2 is not short-circuited, and the holding unit 19 is not reset and continues to output the held signal, thereby maintaining the delay time of the changed retarder 3.

이상에서 설명한 바와 같이 본 고안은 수직동기신호를 이용하여 지연기(3)의 지연시간을 가변함으로써 강제 동기신호의 위치가 수직동기신호의 위치와 정확히 일치되어 화면의 떨림 현상을 방지하게 되는 효과가 있다.As described above, the present invention has the effect that the position of the forced synchronization signal is exactly matched with the position of the vertical synchronization signal by varying the delay time of the delay unit 3 using the vertical synchronization signal, thereby preventing the shaking of the screen. have.

Claims (1)

미분기(1) 및 지연기(2)(3), 가산기(4), 모노멀티(5), 혼합기(6), 전자스위치(SW1), 인버터(I1), 다이오드(D1, D2)로된 강제동기신호 발생회로에 있어서, 영상신호에서 수직동기 신호를 분리하는 수직동기분리기(7)와, 상기 수직동기분리기(7)의 출력신호 및 헤드 스위칭신호를 앤드화 하는 앤드게이트(AND1)와, 상기 수직동기분리기(7)의 출력신호 및 인버터(I2)를 통한 헤드 스위칭신호를 앤드화하는 앤드게이트(AND2)와, 상기 앤드게이트(AND1)(AND2)에서 출력되어 출력되어 미분기(8)(9)에서 미분기 신호에 따라 펄스신호를 출력하는 모노멀티(10)(11)와, 상기 모노멀티(5)에서 출력되어 적분기(12)에서 적분된 신호를 상기 모노멀티(10)(11)의 출력신호에 따라 전송하는 전송게이트(13)(14)와, 상기 다이오드(D1)를 통한 미분기(1)의 출력신에 따라 리세트되면서 상기 전송게이트(13)(14)의 출력신호를 홀딩하는 홀드부(15)(16)와, 상기 홀드부(15)(16)의 출력신호를 비교하는 비교기(COM1)와, 상기 비교기(COM1)의 출력신호를 접지전위와 비교하는 비교기(COM2)와, 상기 비교기(COM1)에서 출력되어 미분기(17)에서 미분된 신호에 따라 펄스신호를 출력하는 모노멀티(18)와, 상기 모노멀티(18)의 출력신호에 따라 전자스위치(SW2)를 통한 상기 비교기(COM2)의 출력신호에 의해 리세트되면서 상기 비교기(COM1)의 출력신호를 홀딩시켜 상기 지연기(3)에 접속된 가변용량 다이오드(VC)에 인가하는 홀드부(19)로 구성함을 특징으로 하는 비디오 카세트 레코더의 강제 동기신호 위치 조절회로.Differentiator (1) and retarder (2) (3), adder (4), monomulti (5), mixer (6), electronic switch (SW 1 ), inverter (I 1 ), diode (D 1 , D 2) In a forced synchronous signal generating circuit comprising: a vertical synchronous separator (7) for separating a vertical synchronous signal from an image signal, and an AND gate for ANDing an output signal and a head switching signal of the vertical synchronous separator (7). 1 ), an AND gate AND 2 for ANDing the output signal of the vertical synchronous separator 7 and the head switching signal through the inverter I 2 , and an output from the AND gate AND 1 AND 2 . And a monomultiplier (10) (11) for outputting a pulse signal in accordance with the differential signal from the differentiator (8) (9), and the signal output from the monomultiplier (5) and integrated in the integrator (12) The transmission gates 13 and 14 transmitting according to the output signals of the multi- 10 and 11 and the output gates of the differentiator 1 through the diode D 1 are reset while being reset. Hold parts 15 and 16 for holding the output signals of the transfer gates 13 and 14, a comparator COM 1 for comparing the output signals of the hold parts 15 and 16, and the comparator COM. A comparator (COM 2 ) for comparing the output signal of 1 ) with the ground potential, a monomulti 18 (18) output from the comparator (COM 1 ) and outputting a pulse signal according to the differential signal from the differentiator (17), and The retarder 3 is held by the output signal of the comparator COM 1 while being reset by the output signal of the comparator COM 2 through the electronic switch SW 2 according to the output signal of the monomulti 18. A forced synchronizing signal position control circuit of a video cassette recorder, characterized by comprising: a holding unit (19) applied to a variable capacitance diode (VC) connected to it.
KR2019860010634U 1986-07-21 1986-07-21 Position regulating circuit of forced synchronized signal of vcr KR890006633Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860010634U KR890006633Y1 (en) 1986-07-21 1986-07-21 Position regulating circuit of forced synchronized signal of vcr

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860010634U KR890006633Y1 (en) 1986-07-21 1986-07-21 Position regulating circuit of forced synchronized signal of vcr

Publications (2)

Publication Number Publication Date
KR880003276U KR880003276U (en) 1988-04-13
KR890006633Y1 true KR890006633Y1 (en) 1989-09-30

Family

ID=19253983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860010634U KR890006633Y1 (en) 1986-07-21 1986-07-21 Position regulating circuit of forced synchronized signal of vcr

Country Status (1)

Country Link
KR (1) KR890006633Y1 (en)

Also Published As

Publication number Publication date
KR880003276U (en) 1988-04-13

Similar Documents

Publication Publication Date Title
KR0129532B1 (en) Clock signal generation system
US4821112A (en) Detection circuit for detecting standard television signals and nonstandard television signals
KR890006090A (en) Digital video signal processing circuit
KR860003734A (en) TV receiver with character generator
KR20000023126A (en) External synchronization system using composite synchronization signal, and camera system using the same
US4635099A (en) Apparatus for detecting nonstandard video signals
KR890006633Y1 (en) Position regulating circuit of forced synchronized signal of vcr
EP0573295B1 (en) Level detection circuit and automatic color control circuit
US4506297A (en) Integrated circuit for television receivers comprising a sonic separator with a clamping circuit
US4845563A (en) Vertical driving pulse generating circuit
KR0149809B1 (en) Clock generating circuit
KR940008803B1 (en) Ntsc/pal converting circuit
KR970001901Y1 (en) Auto-control circuit for y/c signal delay time
JP3022438B2 (en) RGB signal conversion method and apparatus
KR940003388B1 (en) Picture quality compensating circuit for vcr
KR880003608Y1 (en) Horizontal level control circuit for monitor
JPH0510456Y2 (en)
JPH0628382B2 (en) Vertical sync signal generation circuit
JPH0659091B2 (en) Sync signal generator
KR930001328Y1 (en) Picture quality improving circuit of vcr using color signal muting
KR900010964Y1 (en) Vertical sycn.control circuit of eletext
KR900003277Y1 (en) V-lock pulse automatic control circuit
KR880000809Y1 (en) Step signal generating apparatus
JPH0523018Y2 (en)
KR830001583B1 (en) Forced Synchronization Generation Circuit in Slow Regeneration of VTR

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19981221

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee