KR830001583B1

KR830001583B1 - Forced Synchronization Generation Circuit in Slow Regeneration of VTR

Info

Publication number: KR830001583B1
Application number: KR1019810004899A
Authority: KR
Inventors: 성원용
Original assignee: 주식회사 금성사; 허신구
Priority date: 1981-12-14
Filing date: 1981-12-14
Publication date: 1983-08-12

Abstract

내용 없음.No content.

Description

Forced Synchronization Generation Circuit in Slow Regeneration of VTR

제1도는 헬리칼스 캔형VTR의 테이프 패턴예(VHS의 경우)1 is a tape pattern example of a helical can type VTR (for VHS)

제2도는 정속재생시의 재생신호파형.2 is a reproduction signal waveform during constant speed reproduction.

제3도는 1/3속 재생시의 헤드의 경로.3 is the path of the head at 1/3 speed reproduction.

제4도는 1/3속 재생시의 재생신호 파형.4 is a waveform of reproduction signals during 1 / 3-speed reproduction.

제5도는 1/3속 감속시의 3개의 필드를 주거로 하는 강제동기 발생회로.5 is a forced synchronization generating circuit which houses three fields at the time of 1/3 speed deceleration.

제6도는 본 발명의 일 실시예시도.6 is an embodiment of the present invention.

제7도는 본 발명의 또 다른 실시예시도.7 is another exemplary embodiment of the present invention.

제8도는 본 발명의 또 다른 실시예시도.8 is another embodiment of the present invention.

제9도는 제8도의 1/3속 재생시의 재생신호 파형 및 AGC신호.9 shows reproduction signal waveforms and AGC signals during 1 / 3-speed reproduction of FIG.

제10도는 제9도의 1/3속 재생시의 AGC신호 및 강제동기 신호의 위치관계.FIG. 10 shows the positional relationship between AGC signal and forced synchronization signal during 1 / 3-speed reproduction in FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 미분회로 2 : 정류회로1: Differential circuit 2: Rectifier circuit

3 : 3진 카운터 4 : 시간 지연회로3: ternary counter 4: time delay circuit

5 : 시간 지연회로 6 : 시간 지연회로5: time delay circuit 6: time delay circuit

17, l7' : 가변저항17, l7 ': variable resistor

본 발명은 VTR(video Tape Recorder)을 저속 재생하는 경우에 강제 수직동기신호를 발생시키어 별도의 조정이 필요없이 화면의 흔들림을 방지할 수 있도록된 VTR의 저속재생시 강제동기 발생회로에 관한 것이다.The present invention relates to a forced synchronization generating circuit during slow playback of a VTR, which generates a forced vertical synchronization signal when the video tape recorder (VTR) plays at a low speed, thereby preventing a shake of the screen without requiring any adjustment.

일반적인 헬리칼스캔(Helical Scan)형 VTRCVHS 또는 β-Type등)의 테이프 기록 패턴은 2개의 영상헤드가 테이프를 스캔하는 경우 제1도에서와 A트랙녹화시에는 영상헤드 A에 의해서 녹화되며 B트랙의 경우에는 B헤드에 의하여 녹화되는 것으로 재생시에는 역시 A트랙은 A헤드에 의하여 B트랙은 B헤드에 의하여 재생되도록 되어 있는 것이다.Tape recording patterns of general helical scan type (VTRCVHS or β-Type, etc.) are recorded by the video head A in FIG. 1 when the two video heads scan the tape and during the A track recording. In this case, the track is recorded by the head B. In the case of playback, the track A is played by the head A and the track B is played by the head B.

따라서 정속재생의 경우에 테이프를 녹화시와 동일한 속도로서 이송시키므로 상기 각각의 트랙(A, B)에 해당하는 영상신호를 각각의 A, B헤드로서 정확하게 제2도에서와 같이 재생되는 것으로 헤드스위칭신호에 의하여 A트랙 B트랙의 영상신호가 재생되는 것이었다. 그러나 VTR을 지속으로 재생하는 경우에는 테이프가 이송하는 속도가 녹화시와 상이하므로 제3도에서와 같이 각각의 영상헤드가 자기의 트랙을 정확하게 찾아서 영상신호를 읽을수가 없고 다른 트랙을 스캔하는 경우가 발생되는 것이었다.Therefore, in the case of constant speed playback, the tape is fed at the same speed as that of recording, so that the video signal corresponding to each track (A, B) is reproduced exactly as shown in FIG. The video signal of the A track B track was reproduced by the signal. However, in the case of continuous playback of the VTR, the speed at which the tape is transported is different from that in recording. Therefore, as shown in FIG. 3, each video head can accurately find its own track and cannot read the video signal and scan another track. It was to occur.

이때에 영상신호는 FM주파수 변조(reguency modalation)로 되어 있으므로 노이즈부분이 적을 때에는 화면에 큰 이상이 없지만, 신호에 잡음의 잡음비 (S/N)가 큰 경우에는 노이즈(Noise)가 화면에 발생되는 원인이 되는 것이었다.At this time, the video signal is FM frequency modulation, so when the noise part is small, there is no big abnormality on the screen, but when the signal has a large noise ratio (S / N), noise is generated on the screen. It was a cause.

따라서 종래에는 상기와 같은 노이즈를 없애기 위하여 노이즈부분을 수직동기신호에 위치하도록 조절놉으로서 조정하여 노이즈를 어느 정도는 감출수가 있었으나,Therefore, conventionally, in order to eliminate the noise as described above, the noise portion was adjusted by adjusting the knob to be located in the vertical synchronization signal.

이때에는 영상신호에 수직동기 위치가 잡음에 의하여 불안하게 되어서 재생화면이 몹시 떨리는 원인이 되어 안정된 화면을 얻을수 없는 결점이 수반되는 것이었다.At this time, the vertical synchronization position of the video signal was disturbed by the noise, which caused the playback screen to be trembling, and thus a defect was not obtained.

본 발명은 이러한 점을 감안하여 저속재생시 속도가 1/N로 감속하는 경우 헤드스위칭 신호를 N진 카운터로 분주시키고, 그 출력을 일정사간씩 지연시켜 저속 재생시 노이즈로 인하여 없어진 수직동기 신호의 위치에 강제동기 신호를 발생시키어 수직동기 신호를 보상하여 사용자가 원하는 안정된 화면을 얻을수 있게한 VTR의 저속재생시 강제동기 발생회로를 제공하고 자하는 것으로 이를 첨부도면에 의하여 상술하면 다음과 같다.In view of the above, the present invention divides the head switching signal into an N-count counter when the speed decreases to 1 / N during low speed playback, and delays the output by a certain interval so that the vertical synchronization signal disappeared due to noise during low speed playback. The present invention is to provide a forced synchronization generating circuit during low speed regeneration of a VTR that generates a forced synchronization signal at a position to compensate for a vertical synchronization signal and enables a user to obtain a desired stable screen.

제5도에서와 같이 본 발명의 미분회로(1)에는 각기 다른 헤드에서 인가되는 헤드스위칭 신호의 펄스가 인가 되도록 구성되어 있으며,As shown in FIG. 5, the differential circuit 1 of the present invention is configured to apply pulses of a head switching signal applied from different heads.

미분회로(1)에 연결구성된 정류회로(2)는 미분된 헤드스위칭신호를 정류시켜 역펄스의 위상을 반전시켜 사용에 원하는 카운터펄스를 편리하게 얻을수 있도록 구성되어 있는 것이다.The rectifier circuit 2 connected to the differential circuit 1 is configured to rectify the differential head switching signal to invert the phase of the reverse pulse to conveniently obtain the counter pulse desired for use.

그리고 정류회로(2)는 카운터(3)의 클럭펄스단자(T)에 연결되어 클럭펄스가 인가될때마다 카운터되어 카운터된 출력이 출력단자(Q₁)(Q₂)(Q₃)에서 각각의 지연회로(4)(5)(6)에 인가되도록 구성하여 펄스가 인가될때마다 지연된 영상신호가 게이트(7)를 통하여 강제동기 회로(제7도의 15)에 인가되도록 구성된 것이다.The rectifier circuit 2 is connected to the clock pulse terminal T of the counter 3 so that each time a clock pulse is applied, the rectified circuit 2 is counted so that the countered output is output at each of the output terminals Q ₁ (Q ₂ ) and Q ₃ . It is configured to be applied to the delay circuits 4, 5 and 6 so that the delayed video signal is applied to the forced synchronization circuit (15 in FIG. 7) through the gate 7 whenever a pulse is applied.

따라서 제3도에서와 같이 1/3속으로 감속하는 경우 1개의 트랙을 A, B헤드가 합하여 세번 스캔해야하며 이에 따라 필요한 강제동기 신호는 3개의 필드주기를 삽입되어야 하는 것으로,Therefore, when decelerating to 1/3 speed as shown in FIG. 3, one track must be scanned three times by combining the A and B heads. Accordingly, the required forced synchronization signal must insert three field periods.

이때 강제동기가 들어가는 시간은 표준 VHS규격의 경우 α+H.α,α-H로 하여야 한다.At this time, the forced synchronization time shall be α + H.α, α-H in case of standard VHS standard.

(α는 일정한 값, 보통 2-4H, H는 TV수평동기 기간) 즉, 1/3속으로 재생하는 경우 재생되는 영상신호의 파형은 제4도와 같이되므로 3개의 필드를 주기로 하는 강제수직동기신호는 제5도의 헤드스위칭신호가 미분회로(1), 정류회로(2), 카운터(3) 회로를 통하여 α+H.α.α-H지연된 영상신호가 게이트(7)에서 강제동기회로(제7도의 (5)를 통하여 강제수직동기신호를 인가시켜 1/3속으로 감속된 영상신호를 얻을수가 있는 것이다.(α is a constant value, usually 2-4H, H is a TV horizontal synchronization period) That is, when playing at 1/3 speed, the waveform of the video signal to be reproduced is as shown in Fig. 4, so the forced vertical synchronization signal having three fields is required. 5 is a forced synchronization circuit at the gate 7 in which the video signal of which α + H.α.α-H is delayed through the differential circuit 1, the rectifying circuit 2, and the counter 3 circuit is shown in FIG. Through (5) of FIG. 7, the forced vertical synchronous signal is applied to obtain a video signal decelerated at 1/3 speed.

그러나 이와같은 제5도의 회로에서는 상기 N진카운터의 값(3진과 이에 필요한 강제동기의 값을 동기시키는 별도의 동기장치가 없는 것으로 VTR의 처음 감속재생시나 화면의 이음매가 우연히 일치되지 않는한 적절한 영상신호를 얻을수 없는 것이었다.However, in the circuit of FIG. 5, there is no separate synchronizing device for synchronizing the value of the N-counter (the ternary and the forced synchronism required for this). I could not get a signal.

따라서 본 발명의 진카운터(3진)의 카운터리셋트 단자(R)에는 적절한 시간에 필요한 리세트펄스를 넣어서 동기시킬 필요가 있는 것으로, 이때 인가시키는 리셋트펄스를 만드는 방법은 몇가지가 있다.Therefore, it is necessary to synchronize the counter reset terminal R of the true counter (ternary) of the present invention by inserting the necessary reset pulse at an appropriate time, and there are several methods of making the reset pulse to be applied.

즉, 제6도와 같은 콘트롤펄스를 사용하는 경우 콘트롤트랙에서 생기는 콘트롤펄스를 일정시간 지연시킬 수 있게 콘트롤펄스 지연회로(8)를 통하여 카운터(3)의 리셋트 단자(R)에 연결시키고, 이 지연회로(8)에는 가변저항(17)은 연결구성시킨 것으로 가변저항(17)은 트래킹볼륨과 연동으로 하여 구성시킬수가 있으며, 표준 테이프의 경우에는 콘트롤신호가 발생하는 시간과 리셋트시키는 펄스가 인가되는 시간이 항상 일정하여 가변저항(17)을 고정시켜 사용할수 있으나, 호환성이 틀린 테이프를 사용하는 경우 상기 가변저항(17)으로 이를 가변시켜 조정할수가 있는 것이다.That is, in the case of using the control pulse as shown in FIG. 6, the control pulse is connected to the reset terminal R of the counter 3 through the control pulse delay circuit 8 so as to delay the control pulse generated from the control track for a predetermined time. In the delay circuit 8, the variable resistor 17 is connected, and the variable resistor 17 can be configured in conjunction with the tracking volume. In the case of the standard tape, the time when the control signal is generated and the pulse to reset Since the applied time is always constant, the variable resistor 17 can be fixed and used. However, when a tape having a wrong compatibility is used, the variable resistor 17 can be adjusted by varying it.

따라서 본 발명은 항상 처음의 시점을 카운터(3)에 콘트롤펄스를 인가시켜 카운터(3)를 동기시킨 헤드스위칭신호를로부터 지연회로(4)(5)(6)을 통하여 α+H.α.α-H만큼 지연시켜 나타나는 강제수직동기신호가 노이즈에 의하여 약화된 TV수직동기신호의 위치에서 동기되도록 하여 항상 일정한 순서로 동기된 강제동기신호가 발생되므로 TV수직동기가 없어진 부분을 보상한 강제수직동기를 인가시켜 안정된 화면을 볼 수가 있는 것이므로, 제7도에서와 같아 지연회로(8)에 별도의 가변저항(17')으로도 구성시킬수가 있는 것이다.Therefore, the present invention always applies the control pulse to the counter 3 at the first time point, and receives the? + H.?. Through the delay circuits 4, 5 and 6 from the head switching signal which synchronizes the counter 3. Forced vertical synchronization signal delayed by α-H is synchronized at the position of the TV vertical synchronization signal weakened by noise, so that forced synchronization signal is always generated in a certain order, thereby compensating for the loss of TV vertical synchronization. Since the stable screen can be seen by applying synchronization, the delay circuit 8 can also be configured with a separate variable resistor 17 'as shown in FIG.

이는 제6도와 같이 트래킹볼륨을 연동시켜 사용시킬 경우에 필요없는 가변저항의 부품의 수를 줄일수 있는 이점이 있으나, 기존의 IC칩을 사용하는 경우, 내부의 구조상 그 실시가 곤란할때가 있어 이때에는 제8도와 같은 실시할수가 있는 것이다.This has the advantage of reducing the number of components of the variable resistor which is not necessary when using the tracking volume in conjunction with Figure 6, but when using the existing IC chip, the internal structure may be difficult to implement at this time 8 can be implemented.

또한 본 발명에서 콘트롤펄스와 다른 리셋트펄스를 사용하는 실시예로서 제8도에서와 같이 AGC신호를 고정된 값(Td 또는 Td') 만큼 지연시켜서 카운터(3)를 동기시킬수가 있는 것으로,In addition, as an embodiment using a control pulse and a reset pulse different from the present invention, the counter 3 can be synchronized by delaying the AGC signal by a fixed value (Td or Td ') as shown in FIG.

제10도에서와 같이 AGC신호가 인가되는 위치와 카운터의 값이 0이 되는 위치사이에 트래킹보륨을 정확하게 맞추면 테이프의 호환성오차에 관계없이 항상 일정한 시간(Td 또는 Td')관계가 성립되고 이경우에도 외부의 다른 조정장치없이 강제동기가 나오는 위치를 정확하게 맞추어 카운터(3)에 동기신호를 인가시키므로 이때에도 역시 안정된 화면을 얻을수 있는 효과가 있는 것이다.As shown in FIG. 10, if the tracking volume is correctly adjusted between the position where the AGC signal is applied and the position where the counter value becomes 0, a constant time (Td or Td ') relationship is always established regardless of the compatibility error of the tape. Since the synchronization signal is applied to the counter 3 by accurately adjusting the position of the forced synchronization without any external adjustment device, it is also effective to obtain a stable screen even at this time.

이상에서와 같이 본 발명은 1/N속시 N필드를 주기로 하는 영상신호가 출력되면서 각각 1/N감속시 수직동기신호가 발생되는 시간에 맞도록 지연시킨 지연회로(4)(5)(6)에 의하여 지연된 강제수직동기신호가 발생되고 또한 콘트롤신호 또는 AGC신호를 지연시키어 카운터의 출력을 리셋트시켜 항상 동기신호를 맞추므로 정확한 강제동기신호를 발생시켜서 볕도의 조정없이 VTR안전된 화면을 볼수있는 VTR의 저속재생시 강제동기 발생회로를 제공할수가 있는 것이다.As described above, according to the present invention, a delay circuit (4) (5) (6) is delayed to output a video signal having an N field at 1 / N deceleration and to match the time when a vertical synchronization signal is generated at 1 / N deceleration respectively. The delayed forced vertical sync signal is generated and the control signal or AGC signal is delayed to reset the output of the counter so that the sync signal is always adjusted so that the correct forced sync signal is generated so that you can see the VTR safe screen without adjusting the sunlight. It is possible to provide a forced synchronization generating circuit at low speed regeneration of the present VTR.

Claims

The delay switching circuit 4 converts the head switching signal into the clock pulse of the counter 3 through the differential circuit 1 and the rectifier circuit 2, and the output of the counter 3 is delayed for a predetermined time for each output value. 5) Delay with (6) to generate a forced synchronization signal, but delay the control pulse to the delay circuit (8) which is variable by the variable resistor (17) in conjunction with the tracking adjustment volume to synchronize the counter (3) to the forced synchronization signal A forced synchronization generating circuit of the VTR configured to precisely synchronize the position of the signal and the position of the raw direct synchronization signal.

2. The forced synchronization generating circuit of VTR according to claim 1, wherein an additional variable resistor (17 ') is formed in the delay circuit (8).

2. The VTR forced synchronizer generating circuit according to claim 1, configured to generate through a delay circuit (8) which delays the synchronization signal of the counter (3d or Td ') as necessary as an AGC signal.