KR20000004450A - Method and apparatus for generating a horizontal synchronization signal using a digital circuit - Google Patents
Method and apparatus for generating a horizontal synchronization signal using a digital circuit Download PDFInfo
- Publication number
- KR20000004450A KR20000004450A KR1019980025886A KR19980025886A KR20000004450A KR 20000004450 A KR20000004450 A KR 20000004450A KR 1019980025886 A KR1019980025886 A KR 1019980025886A KR 19980025886 A KR19980025886 A KR 19980025886A KR 20000004450 A KR20000004450 A KR 20000004450A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- horizontal synchronization
- frequency
- horizontal
- synchronization signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
Description
본 발명은 텔레비젼 시스템과 같은 영상 처리 시스템에 관한 것으로서, 특히, 외부에서 인가된 수평 동기 신호를 디지탈 회로를 이용하여 내부 수평 동기 신호로서 발생시키는 디지탈 회로를 이용한 수평 동기 신호 발생 장치 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image processing system such as a television system, and more particularly, to an apparatus and method for generating a horizontal synchronizing signal using a digital circuit which generates an externally applied horizontal synchronizing signal as an internal horizontal synchronizing signal using a digital circuit. .
최근에는 디지탈 회로 설계 기술이 발달함에 따라서 아날로그 방식을 이용한 많은 영상 처리 시스템을 디지탈 회로로 전환하여 구현하는 것이 가능하게 되었다. 이러한 추세에 따라서 많은 영상 시스템 특히, 텔레비젼 시스템 설계자들도 아날로그 방식으로 구현된 TV시스템을 디지탈 방식으로 교체하고자 노력하고 있다. 그러나, 이와 같이 아날로그 방식으로 구현된 TV 시스템을 디지탈 방식으로 변환하면, 회로가 복잡해지고 사이즈가 더 커지게 된다.Recently, with the development of digital circuit design technology, it has become possible to convert many image processing systems using analog methods into digital circuits. In response to this trend, many video systems, especially television system designers, are trying to replace analog TV systems with digital ones. However, converting a TV system implemented in an analog manner into a digital manner results in a complicated circuit and a larger size.
TV시스템에 구비되는 아날로그 방식을 이용하는 회로들 중 한 예로서 수평 동기 신호를 발생시키는 수평 동기 신호 발생 장치를 들 수 있다. 즉, TV시스템에서 수평 동기 신호는 수평 구동 트랜지스터를 구동하여 화상 정보의 수평 위치를 조절하는 역할을 한다. 이 때, 수평 동기 신호가 입력되지 않거나 그 주파수가 지나치게 낮은 경우에는 순간적으로 수평 구동 트랜지스터에 과전류가 인가되어 트랜지스터가 파괴되는 현상이 발생할 수 있다.One example of circuits using an analog system included in a TV system is a horizontal sync signal generator that generates a horizontal sync signal. That is, in the TV system, the horizontal synchronizing signal drives the horizontal driving transistor to adjust the horizontal position of the image information. At this time, when the horizontal synchronization signal is not input or its frequency is too low, a phenomenon may occur in which an overcurrent is instantaneously applied to the horizontal driving transistor and the transistor is destroyed.
이러한 문제점을 해결하기 위해서, 종래의 아날로그 방식으로 구현된 TV시스템에서는 위상 동기 루프(Phase Locked Loop:PLL)를 이용하여 수평 동기 신호의 위상을 검출함으로써 위상 로킹 상태가 되도록 제어하는 방법을 이용하였다. 그러나, 디지탈 방식으로 구현된 TV시스템에서 상기의 아날로그 PLL을 그대로 적용하여 디지탈 회로로 구현하는 것은 매우 어려울 뿐 아니라, 회로의 사이즈도 증가하게 된다는 문제점이 있다.In order to solve this problem, a conventional analog TV system uses a method of controlling a phase locked state by detecting a phase of a horizontal synchronization signal using a phase locked loop (PLL). However, in the digital TV system, it is very difficult to implement the digital PLL by applying the analog PLL as it is, and there is a problem that the size of the circuit increases.
본 발명이 이루고자하는 기술적 과제는, 위상 동기 루프를 이용하지 않고 디지탈 회로로 구현되는 수평 동기 신호 보정부와 자주 주파수 신호 발생부를 이용하여 디지탈 방식으로 수평 동기 신호 발생 장치를 구현함으로써 회로 사이즈를 줄일 수 있는 디지탈 회로를 이용한 수평 동기 신호 발생 장치를 제공하는데 있다.The technical problem to be achieved by the present invention is to reduce the circuit size by implementing a horizontal synchronization signal generator in a digital manner by using a horizontal synchronization signal correction unit implemented as a digital circuit and an independent frequency signal generator without using a phase synchronization loop. The present invention provides a horizontal synchronization signal generator using a digital circuit.
본 발명이 이루고자하는 다른 기술적 과제는, 상기 디지탈 회로를 이용한 수평 동기 신호 발생 장치에서 수행되는 수평 동기 신호 발생 방법을 제공하는데 있다.Another object of the present invention is to provide a horizontal synchronizing signal generating method performed in a horizontal synchronizing signal generating apparatus using the digital circuit.
도 1은 본 발명에 따른 디지탈 회로를 이용한 수평 동기 신호 발생 장치의 바람직한 일실시예의 블럭도이다.1 is a block diagram of a preferred embodiment of a horizontal synchronizing signal generator using a digital circuit according to the present invention.
도 2는 도 1에 도시된 장치의 수평 동기 신호 보정부의 동작을 설명하기 위한 파형도들이다.FIG. 2 is a waveform diagram illustrating an operation of a horizontal synchronizing signal corrector of the apparatus illustrated in FIG. 1.
도 3은 도 2에 도시된 장치에서 수행되는 수평 동기 신호 발생 방법을 설명하기 위한 플로우차트이다.FIG. 3 is a flowchart for explaining a method of generating a horizontal synchronization signal performed by the apparatus shown in FIG. 2.
상기 과제를 이루기위해, 본 발명에 따른 디지탈 회로를 이용한 수평 동기 신호 발생 장치는, 소정 시스템 클럭 신호에 응답하여 외부에서 인가되는 수평 동기 신호를 카운팅하고, 카운팅된 결과를 수평 동기 신호의 주기 정보로서 출력하는 수평 동기 신호 주기 측정 수단, 외부에서 인가된 수평 동기 주파수 선택 신호에 응답하여 주기 정보가 정상적인가를 판단하고, 판단된 결과를 출력하는 수평 동기 신호 판단 수단, 수평 동기 주파수 선택 신호와 주기 정보에 응답하여 입력된 수평 동기 신호를 보정하고, 보정된 수평 동기 신호를 출력하는 수평 동기 신호 보정 수단, 수평 동기 주파수 선택 신호에 상응하는 자주 주파수 신호를 생성하고, 생성된 자주 주파수 신호를 출력하는 자주 주파수 신호 발생 수단 및 수평 동기 신호 판단 수단에서 출력된 판단 결과를 선택 신호로서 입력하고, 선택 신호에 응답하여 수평 동기 신호 보정 수단의 출력 또는 자주 주파수 신호 발생 수단의 출력을 선택적으로 출력하는 멀티플렉서로 구성되는 것이 바람직하다.In order to achieve the above object, the horizontal synchronizing signal generating apparatus using the digital circuit according to the present invention counts an externally applied horizontal synchronizing signal in response to a predetermined system clock signal, and counts the counted result as period information of the horizontal synchronizing signal. Horizontal synchronization signal period measuring means for outputting, horizontal synchronization signal selection means for determining whether period information is normal in response to an external horizontal synchronization frequency selection signal, and outputting the determined result, horizontal synchronization frequency selection signal and period information A horizontal synchronizing signal correction means for correcting the input horizontal synchronizing signal in response, outputting a corrected horizontal synchronizing signal, generating an autonomous frequency signal corresponding to the horizontal synchronizing frequency selection signal, and outputting an autonomous frequency signal generated Plate output from the signal generating means and the horizontal synchronizing signal determining means However, it is preferable that a multiplexer inputs the result as a selection signal and selectively outputs the output of the horizontal synchronization signal correcting means or the output of the frequency signal generating means in response to the selection signal.
상기 다른 과제를 이루기위해, 본 발명에 따른 디지탈 회로를 이용한 수평 동기 신호 발생 방법은, (a)외부에서 인가된 수평 동기 신호가 정상 신호인가를 판단하는 단계, (b) (a)단계에서 수평 동기 신호가 정상 신호가 아니면, 외부에서 인가된 수평 동기 주파수 선택 신호에 상응하는 자주 주파수 신호를 출력하는 단계, (c) (a)단계에서 수평 동기 신호가 정상 신호라고 판단되면, 소정 시간 동안 인가된 수평 동기 신호를 분석하여 그 주파수를 예측하는 단계, (d) (c)단계에서 인가된 수평 동기 신호에 노이즈 성분이 발생하였는가를 판단하는 단계, (e) (d)단계에서 노이즈 성분이 발생하지 않았으면, 수평 동기 신호를 그대로 출력하는 단계 및 (f) (d)단계에서 노이즈 성분이 발생하였으면, 예측된 수평 동기 신호의 주파수와 같은 주파수 신호를 생성하여 노이즈 성분을 보정하는 단계로 구성되는 것이 바람직하다.In order to achieve the above another object, the horizontal synchronization signal generation method using a digital circuit according to the present invention, (a) determining whether the horizontal synchronization signal applied from the outside is a normal signal, (b) the horizontal in step (a) If the synchronization signal is not a normal signal, outputting an independent frequency signal corresponding to an externally applied horizontal synchronization frequency selection signal; and (c) if the horizontal synchronization signal is determined to be a normal signal in step (a), it is applied for a predetermined time. Analyzing the horizontal sync signal and predicting the frequency thereof, (d) determining whether a noise component has occurred in the horizontal sync signal applied in step (c), and (e) generating a noise component in step (d). Otherwise, if the noise component is generated in the steps of outputting the horizontal sync signal as it is and (f) (d), generate a frequency signal equal to the frequency of the predicted horizontal sync signal. It is composed of a step of correcting a noise component is preferred.
이하, 본 발명에 따른 디지탈 회로를 이용한 수평 동기 신호 발생 장치에 관하여 첨부된 도면을 참조하여 다음과 같이 설명한다.Hereinafter, a horizontal synchronizing signal generating apparatus using a digital circuit according to the present invention will be described with reference to the accompanying drawings.
도 1은 본 발명에 따른 디지탈 회로를 이용한 수평 동기 신호 발생 장치의 바람직한 실시예의 블럭도로서, 수평 동기 신호 주기 측정부(10), 수평 동기 신호 판단부(12), 수평 동기 신호 보정부(14), 자주 주파수(Free-running Frequency) 신호 발생부(16) 및 멀티플렉서(18)를 포함한다. 여기에서, 수평 동기 신호 발생 장치에 포함된 모든 블럭들은 시스템 클럭 신호(CLK)에 응답하여 동작하는 디지탈 회로로 구현된다.1 is a block diagram of a preferred embodiment of a horizontal synchronizing signal generating apparatus using a digital circuit according to the present invention. The horizontal synchronizing signal period measuring unit 10, the horizontal synchronizing signal determining unit 12, and the horizontal synchronizing signal correcting unit 14 are shown in FIG. ), A free-running frequency signal generator 16 and a multiplexer 18. Here, all of the blocks included in the horizontal synchronizing signal generator are implemented by digital circuits that operate in response to the system clock signal CLK.
도 1에 도시된 수평 동기 신호 주기 측정부(10)는 소정 시스템 클럭 신호(CLK)에 응답하여 외부에서 인가되는 수평 동기 신호(HSYNC_IN)를 카운팅하고, 카운팅된 결과를 수평 동기 신호의 주기 정보로서 출력한다. 즉, 수평 동기 신호 주기 측정부(10)는 인가되는 수평 동기 신호(HSYNC_IN)를 카운팅하는 카운터로 구현된다.The horizontal synchronizing signal period measuring unit 10 shown in FIG. 1 counts the horizontal synchronizing signal HSYNC_IN externally applied in response to a predetermined system clock signal CLK, and counts the counted result as the period information of the horizontal synchronizing signal. Output That is, the horizontal synchronizing signal period measuring unit 10 is implemented as a counter that counts the horizontal synchronizing signal HSYNC_IN to be applied.
수평 동기 신호 판단부(12)는 수평 동기 신호 주기 측정부(10)에서 출력된 주기 정보를 입력하고, 시스템 클럭 신호(CLK)와 외부에서 인가된 수평 동기 주파수 선택 신호(HSYNC_SEL)에 응답하여 상기의 주기 정보에 의한 수평 동기 신호(HSYNC_IN)가 정상적인가를 판단한다. 여기에서 판단된 결과는 멀티플렉서(18)의 선택 신호(SEL)로서 인가된다. 이 때, 수평 동기 신호는 국제적인 공통 규격 즉, TV방식에 따른 규격이 있으므로 이러한 공통 규격에 따른 수평 동기 신호의 주기와 입력된 수평 동기 신호(HSYNC_IN)의 주기를 비교하면, 현재 입력되는 수평 동기 신호(HSYNC_IN)의 상태가 정상적인지 비정상적인지를 쉽게 판별할 수 있다. 예를 들어, NTSC(National Television System Committee)방식의 경우에 수평 동기 신호는 15.734KHz의 주파수를 갖고, PAL(Phase Alternating by Line System) 방식인 경우에는 15.624KHz의 주파수를 갖게 되므로 입력되는 주기 정보를 검출하여 정상 신호인지 아닌지를 판단할 수 있다.The horizontal synchronizing signal determination unit 12 inputs period information output from the horizontal synchronizing signal period measuring unit 10, and responds to the system clock signal CLK and the external horizontal synchronizing frequency selection signal HSYNC_SEL. It is determined whether the horizontal synchronizing signal HSYNC_IN is normal based on the period information. The result determined here is applied as the selection signal SEL of the multiplexer 18. In this case, since the horizontal synchronization signal has a standard according to the international common standard, that is, the TV system, the horizontal synchronization signal currently input is compared with the period of the horizontal synchronization signal according to the common standard and the input horizontal synchronization signal HSYNC_IN. It is easy to determine whether the status of (HSYNC_IN) is normal or abnormal. For example, in the case of the NTSC (National Television System Committee) method, the horizontal synchronization signal has a frequency of 15.734 KHz, and in the case of the PAL (Phase Alternating by Line System) method, the frequency is 15.624 KHz. By detecting, it can be determined whether it is a normal signal or not.
수평 동기 신호 보정부(14)는 수평 동기 신호 주기 측정부(10)에서 출력된 주기 정보와, 외부에서 인가된 수평 동기 주파수 선택 신호(HSYNC_SEL)에 응답하여 수평 동기 신호(HSYNC_IN)를 보정하고, 보정된 결과를 출력한다. 즉, 수평 동기 신호 보정부(14)는 초기의 동작 상태에서부터 소정 시간 동안 입력된 수평 동기 신호(HSYNC_IN)를 분석하고, 분석된 결과에 따라서 수평 동기 신호의 주파수를 예측한다. 따라서, 수평 동기 신호 보정부(14)는 입력되는 수평 동기 신호(HSYNC_IN)가 예측된 주파수를 가지면 수평 동기 신호(HSYNC_IN)를 그대로 출력하고, 만일 수평 동기 신호에 순간적인 노이즈가 발생하여 예측된 주파수를 갖지 않는 경우에는, 상기의 예측된 주파수와 같은 주파수를 갖는 발진 주파수 신호를 자체적으로 생성함으로써 입력된 수평 동기 신호(HSYNC_IN)에 섞인 노이즈 성분을 보정한다. 여기에서, 수평 동기 신호 보정부(14)의 상세한 동작에 관해서는 하기의 도 2를 참조하여 상세히 설명되어진다.The horizontal synchronizing signal corrector 14 corrects the horizontal synchronizing signal HSYNC_IN in response to the period information output from the horizontal synchronizing signal period measuring unit 10 and the external horizontal synchronizing frequency selection signal HSYNC_SEL. Output the corrected result. That is, the horizontal synchronizing signal corrector 14 analyzes the horizontal synchronizing signal HSYNC_IN input for a predetermined time from an initial operation state, and predicts the frequency of the horizontal synchronizing signal according to the analyzed result. Accordingly, the horizontal synchronizing signal corrector 14 outputs the horizontal synchronizing signal HSYNC_IN as it is if the input horizontal synchronizing signal HSYNC_IN has a predicted frequency, and if the horizontal synchronizing signal generates instantaneous noise, the predicted frequency In the case of not having, the noise component mixed with the input horizontal synchronizing signal HSYNC_IN is corrected by generating an oscillation frequency signal having the same frequency as that of the predicted frequency. Here, the detailed operation of the horizontal synchronization signal correction unit 14 will be described in detail with reference to FIG. 2 below.
도 2(a)~2(d)는 도 1에 도시된 장치의 수평 동기 신호 보정부(14)의 동작을 설명하기 위한 파형도들로서, 2(a)는 예측되는 수평 동기 신호를 나타내고, 2(b)와 2(c)는 인가되는 수평 동기 신호(HSYNC_IN)의 한 예를 나타내고, 2(d)는 수평 동기 신호 보정부(14)의 출력을 나타낸다.2 (a) to 2 (d) are waveform diagrams for explaining the operation of the horizontal synchronizing signal correcting unit 14 of the apparatus shown in FIG. 1, where 2 (a) shows a predicted horizontal synchronizing signal, and (b) and 2 (c) show an example of the horizontal sync signal HSYNC_IN to be applied, and 2 (d) shows the output of the horizontal sync signal corrector 14.
즉, 영상 정보를 디스플레이하는 TV시스템에서는 정확한 수평 동기 신호가 입력되어야만 고화질의 화면을 디스플레이할 수 있다. 그러나, 이러한 수평 동기 신호는 공중파로 전송하는 도중이나, TV수상기의 외부에서 입력되는 노이즈 성분의 영향으로 신호가 왜곡되는 현상이 발생할 수 있다. 따라서, 이러한 신호의 왜곡으로 인해 수평 동기 신호에 펄스가 순간적으로 사라진다거나, 더 부가되어 나타나는 경우가 발생할 수 있다. 만약, 왜곡된 수평 동기 신호를 그대로 전송하는 경우에는 수평 방향으로 불완전한 화면이 재생되어 화면의 찌그러짐과 같은 현상이 발생하게 된다. 또한, 순간적으로 펄스가 사라진 수평 동기 신호를 그대로 출력하는 경우에는 수평 구동 트랜지스터에 과도한 부하가 연결되고, 심한 경우에는 트랜지스터를 파괴하는 경우가 발생하게 된다. 따라서, 이러한 경우가 발생하는 것을 방지하기 위해 왜곡된 수평 동기 신호를 보정해줄 필요가 있다. 결국, 수평 동기 신호 보정부(14)는 수평 동기 신호에 순간적으로 나타나는 노이즈 성분을 보정하여 정상적인 수평 동기 신호를 발생할 수 있도록 제어한다.That is, in a TV system displaying image information, a high quality screen can be displayed only when an accurate horizontal synchronization signal is input. However, the horizontal synchronization signal may be distorted during the transmission over the airwaves or under the influence of noise components input from the outside of the TV receiver. Therefore, due to the distortion of the signal, the pulse may disappear or appear in addition to the horizontal synchronizing signal. If the distorted horizontal synchronization signal is transmitted as it is, an incomplete screen is reproduced in the horizontal direction, such as a distortion of the screen. In addition, when outputting the horizontal sync signal with the pulse disappeared momentarily, excessive load is connected to the horizontal driving transistor, and in some cases, the transistor is destroyed. Therefore, it is necessary to correct the distorted horizontal synchronizing signal in order to prevent such a case from occurring. As a result, the horizontal synchronizing signal correcting unit 14 controls to generate a normal horizontal synchronizing signal by correcting a noise component appearing momentarily in the horizontal synchronizing signal.
예를 들어, 도 2(a)~2(d)를 참조할 때, 도 2(a)와 같은 수평 동기 신호의 파형이 예측되었다고 가정한다. 이 때, 수평 동기 신호가 노이즈 성분으로 인해 2(b) 또는 2(c)와 같이 펄스가 빠진 형태로 입력되었다고 가정하면, 수평 동기 신호 보정부(14)는 2(a)의 예측된 수평 동기 신호와 같은 주파수를 갖는 발진 주파수 신호를 생성하여 노이즈 성분으로 인해 왜곡된 수평 동기 신호를 보정하게 되고 도 2(d)에 도시된 바와 같이 정상적인 수평 동기 신호를 출력하게 된다.For example, when referring to Figs. 2 (a) to 2 (d), it is assumed that the waveform of the horizontal synchronizing signal as shown in Fig. 2 (a) is predicted. At this time, assuming that the horizontal synchronizing signal is input in the form of missing pulses such as 2 (b) or 2 (c) due to the noise component, the horizontal synchronizing signal corrector 14 predicts the horizontal synchronizing signal of 2 (a). By generating an oscillation frequency signal having the same frequency as the signal, the horizontal sync signal distorted due to the noise component is corrected and a normal horizontal sync signal is output as shown in FIG.
다시, 도 1을 참조하면, 자주 주파수 신호 발생부(16)는 외부에서 인가된 수평 동기 주파수 선택 신호(HSYNC_SEL)에 상응하는 자주 주파수 신호를 생성한다. 즉, 자주 주파수 신호 발생부(16)는 입력되는 수평 동기 신호(HSYNC_IN)에 관계없이, 수평 동기 주파수 선택 신호(HSYNC_SEL)에 따라서 일정하게 발진하는 발진 주파수 신호를 생성한다. 여기에서, 발진 주파수 신호는 수평 동기 신호의 주파수를 나타내며, NTSC방식에서는 15.734KHz, PAL방식에서는 15.624KHz가 된다. 따라서, 수평 동기 신호가 인가되지 않는 경우에도 정상적인 수평 동기 신호를 생성함으로써 과전류가 인가되는 경우에 수평 구동 트랜지스터를 보호할 수 있다. 특히, 수평 동기 신호가 입력되지 않고 하이 레벨 또는 로우 레벨 상태로 고정되어 입력되는 경우에는 자주 주파수 신호 발생부(16)의 출력을 이용하여 새로운 수평 동기 신호를 발생시킬 수 있으므로 이를 기준으로하여 전체 시스템을 구동시킬 수 있다. 멀티플렉서(18)는 수평 동기 신호 보정부(14)에서 출력된 신호를 제1입력으로하고, 자수 주파수 신호 발생부(16)에서 출력된 신호를 제2입력으로하고, 수평 동기 신호 판단부(12)에서 출력된 선택 신호(SEL)에 응답하여 수평 동기 신호 보정부(14)의 출력 또는 자주 주파수 신호 발생부(16)의 출력을 선택적으로 출력한다. 즉, 수평 동기 신호 판단부(12)에서 수평 동기 신호(HSYNC_IN)가 정상 신호라고 판단하면, 멀티플렉서(18)의 제1입력으로 인가되는 수평 동기 신호 보정부(14)의 출력을 내부 수평 동기 신호(HSYNC_OUT)로서 출력하고, 수평 동기 신호(HSYNC_IN)가 비정상 신호라고 판단하면 자주 주파수 신호 발생부(16)에서 자주 발진되는 신호를 내부 수평 동기 신호(HSYNC_OUT)로서 출력한다.Referring back to FIG. 1, the frequency signal generator 16 generates an frequency signal corresponding to the horizontal synchronization frequency selection signal HSYNC_SEL applied from the outside. That is, the frequency signal generator 16 generates an oscillation frequency signal that oscillates constantly according to the horizontal synchronization frequency selection signal HSYNC_SEL, regardless of the horizontal synchronization signal HSYNC_IN input. Here, the oscillation frequency signal represents the frequency of the horizontal synchronizing signal, which is 15.734 KHz in the NTSC system and 15.624 KHz in the PAL system. Accordingly, even when the horizontal synchronizing signal is not applied, the horizontal driving transistor can be protected when an overcurrent is applied by generating a normal horizontal synchronizing signal. In particular, when the horizontal synchronization signal is not input but is fixed and input at a high level or a low level state, a new horizontal synchronization signal may be frequently generated by using the output of the frequency signal generator 16, so that the entire system is based on this. Can be driven. The multiplexer 18 uses the signal output from the horizontal synchronization signal corrector 14 as a first input, the signal output from the embroidery frequency signal generator 16 as a second input, and the horizontal synchronization signal determination unit 12. In response to the selection signal SEL output from the output signal of the horizontal synchronization signal correction unit 14 or the output of the frequency signal generator 16 is selectively output. That is, when the horizontal synchronizing signal determiner 12 determines that the horizontal synchronizing signal HSYNC_IN is a normal signal, the output of the horizontal synchronizing signal corrector 14 applied to the first input of the multiplexer 18 is converted into an internal horizontal synchronizing signal. If it is determined that the horizontal synchronization signal HSYNC_IN is an abnormal signal, the frequency signal generator 16 frequently outputs a signal frequently oscillated as the internal horizontal synchronization signal HSYNC_OUT.
이하에서, 본 발명에 따른 수평 동기 신호 발생 방법에 관하여 첨부된 도면을 참조하여 설명한다.Hereinafter, a method of generating a horizontal synchronization signal according to the present invention will be described with reference to the accompanying drawings.
도 3은 도 2에 도시된 디지탈 회로를 이용한 수평 동기 신호 발생 장치에서 수행되는 수평 동기 신호 발생 방법을 설명하기 위한 플로우차트이다.FIG. 3 is a flowchart for explaining a method of generating a horizontal synchronizing signal performed by a horizontal synchronizing signal generating apparatus using the digital circuit shown in FIG. 2.
도 3을 참조하면, 우선, 수평 동기 신호 판단부(12)는 외부에서 인가된 수평 동기 신호(HSYNC_IN)가 정상 신호인가를 판단한다(제30단계). 상술한 바와 같이, 수평 동기 신호 판단부(12)는 수평 동기 신호 주기 측정부(10)에서 수평 동기 신호(HSYNC_IN)를 카운팅한 결과를 주기 정보로 입력하여 상기의 주기 정보를 판단함으로써 정상 신호인지 아닌지를 판단할 수 있다. 제30단계에서, 인가된 수평 동기 신호(HSYNC_IN)가 정상 신호가 아니라고 판단되면, 멀티플렉서(18)는 수평 동기 주파수 선택 신호(HSYNC_SEL)에 상응하는 자주 주파수 신호를 출력한다(제40단계).Referring to FIG. 3, first, the horizontal synchronizing signal determination unit 12 determines whether the external horizontal synchronizing signal HSYNC_IN is a normal signal (step 30). As described above, the horizontal synchronizing signal determiner 12 inputs a result of counting the horizontal synchronizing signal HSYNC_IN in the horizontal synchronizing signal period measuring unit 10 as period information to determine the period information, thereby determining whether it is a normal signal. You can judge whether or not. If it is determined in step 30 that the applied horizontal synchronizing signal HSYNC_IN is not a normal signal, the multiplexer 18 outputs an autonomous frequency signal corresponding to the horizontal synchronizing frequency selection signal HSYNC_SEL (step 40).
한편, 제30단계에서 수평 동기 신호(HSYNC_IN)가 정상 신호라고 판단되면, 수평 동기 신호 보정부(14)는 초기 상태로부터 소정 시간 동안 인가된 수평 동기 신호를 분석하여 그 주파수를 예측한다(제32단계). 즉, 외부에서 인가되는 수평 동기 신호(HSYNC_IN)는 수평 동기 주파수 선택 신호(HSYNC_SEL)에 상응하여 일정한 주파수로 입력되지만 항상 정확한 주파수로 인가되는 것이 아니라, 경우에 따라서 약간의 편차가 있을 수 있다. 따라서, 어느 정도의 편차를 갖는 수평 동기 신호가 입력되더라도 그 편차가 수평 동기 신호 보정부(14)에서 예측할 수 있는 범위 내에 있으면 상기의 주파수는 정상적인 것으로 판단한다. 이 때, 도 2를 참조하여 설명되어진 바와 같이, 순간적인 노이즈 성분 또는 왜곡에 의해 상기의 예측된 주파수가 아닌 예측 가능 범위를 벗어난 주파수를 갖는 수평 동기 신호가 입력되면, 수평 동기 신호 보정부(14)는 예측된 주파수와 같은 주파수의 발진 주파수 신호를 생성하여 노이즈 성분을 보정할 수 있다. 즉, 제32단계 후에 수평 동기 신호 보정부(14)는 수평 동기 신호(HSYNC_IN)에 노이즈 성분이 발생하였는가를 판단한다(제34단계). 만약, 노이즈 성분이 발생하여 수평 동기 신호(HSYNC_IN)의 펄스가 빠지거나 부가된 상태로 입력되었다면, 상기 예측된 수평 동기 신호의 주파수와 같은 주파수 신호를 생성하여 노이즈 성분을 보정한다(제38단계). 한편, 제34단계에서 수평 동기 신호(HSYNC_IN)에 노이즈 성분이 발생하지 않았다면, 수평 동기 신호 보정부(14)는 수평 동기 신호(HSYNC_IN)가 예측된 신호와 같은 주파수를 갖는 정상적인 신호라고 판단하여 인가된 수평 동기 신호를 그대로 출력하게 된다(제36단계).On the other hand, if it is determined in step 30 that the horizontal synchronizing signal (HSYNC_IN) is a normal signal, the horizontal synchronizing signal corrector 14 analyzes the horizontal synchronizing signal applied for a predetermined time from the initial state and predicts the frequency thereof (32). step). That is, the external horizontal synchronization signal HSYNC_IN is input at a constant frequency corresponding to the horizontal synchronization frequency selection signal HSYNC_SEL, but is not always applied at the correct frequency, but there may be slight deviations in some cases. Therefore, even if the horizontal synchronizing signal having a certain degree of deviation is input, if the deviation is within a range that can be predicted by the horizontal synchronizing signal correcting unit 14, the frequency is determined to be normal. At this time, as described with reference to FIG. 2, when a horizontal sync signal having a frequency outside the predictable range other than the predicted frequency is input by the instantaneous noise component or distortion, the horizontal sync signal corrector 14 ) Can generate an oscillation frequency signal of the same frequency as the predicted frequency to correct the noise component. That is, after step 32, the horizontal synchronizing signal corrector 14 determines whether a noise component has occurred in the horizontal synchronizing signal HSYNC_IN (step 34). If a noise component is generated and the pulse of the horizontal synchronizing signal HSYNC_IN is input in a missing or added state, a frequency signal equal to the frequency of the predicted horizontal synchronizing signal is generated to correct the noise component (step 38). . On the other hand, if the noise component is not generated in the horizontal synchronizing signal HSYNC_IN in step 34, the horizontal synchronizing signal corrector 14 determines that the horizontal synchronizing signal HSYNC_IN is a normal signal having the same frequency as the predicted signal and applies the noise. The horizontal sync signal is output as it is (step 36).
본 발명에 따르면, 디지탈 위상 동기 루프를 이용하여 수평 동기 신호를 발생시키는 것이 아니라, 디지탈 회로로 구현되는 수평 동기 신호 보정부 및 자주 주파수 신호 발생부등을 이용함으로써 회로 전체의 사이즈를 크게 하지 않고도 디지탈화된 수평 동기 신호 발생 장치를 구현할 수 있다는 효과가 있다.According to the present invention, the horizontal synchronization signal is not generated using a digital phase locked loop, but the horizontal synchronization signal corrector and the frequency signal generator, which are implemented as digital circuits, are used to increase the digital size without increasing the size of the entire circuit. There is an effect that the horizontal synchronization signal generator can be implemented.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025886A KR100498433B1 (en) | 1998-06-30 | 1998-06-30 | Horizontal Synchronous Signal Generator and Method Using Digital Circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025886A KR100498433B1 (en) | 1998-06-30 | 1998-06-30 | Horizontal Synchronous Signal Generator and Method Using Digital Circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000004450A true KR20000004450A (en) | 2000-01-25 |
| KR100498433B1 KR100498433B1 (en) | 2006-02-28 |
Family
ID=19542271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980025886A KR100498433B1 (en) | 1998-06-30 | 1998-06-30 | Horizontal Synchronous Signal Generator and Method Using Digital Circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100498433B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100848168B1 (en) * | 2002-07-19 | 2008-07-23 | 매그나칩 반도체 유한회사 | H-SYNC compensation apparatus and method for digital display |
| US7710500B2 (en) | 2004-12-20 | 2010-05-04 | Samsung Electronics Co., Ltd. | Video processing apparatus and methods using selectively modified sync positions |
| US8040435B2 (en) | 2006-02-07 | 2011-10-18 | Samsung Electroncis Co., Ltd. | Apparatus for detecting synchronization |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930006497Y1 (en) * | 1990-12-28 | 1993-09-24 | 주식회사 금성사 | Address generating circuit of digital convergence |
| JPH04245781A (en) * | 1991-01-30 | 1992-09-02 | Nec Corp | Horizontal synchronization detecting circuit |
| JPH07312699A (en) * | 1994-05-18 | 1995-11-28 | Mitsubishi Electric Corp | Digital video reproducing device |
| KR100206782B1 (en) * | 1996-05-09 | 1999-07-01 | 구자홍 | Screen aspect ratio transform apparatus of tv |
-
1998
- 1998-06-30 KR KR1019980025886A patent/KR100498433B1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100848168B1 (en) * | 2002-07-19 | 2008-07-23 | 매그나칩 반도체 유한회사 | H-SYNC compensation apparatus and method for digital display |
| US7710500B2 (en) | 2004-12-20 | 2010-05-04 | Samsung Electronics Co., Ltd. | Video processing apparatus and methods using selectively modified sync positions |
| US8040435B2 (en) | 2006-02-07 | 2011-10-18 | Samsung Electroncis Co., Ltd. | Apparatus for detecting synchronization |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100498433B1 (en) | 2006-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4182124B2 (en) | Image display device, dot clock phase adjustment circuit, and clock phase adjustment method | |
| US9147375B2 (en) | Display timing control circuit with adjustable clock divisor and method thereof | |
| JP4508583B2 (en) | Liquid crystal display controller | |
| KR100315246B1 (en) | Pll circuit for digital display device | |
| US20020060671A1 (en) | Image display | |
| US7834866B2 (en) | Display panel driver and display panel driving method | |
| KR100498433B1 (en) | Horizontal Synchronous Signal Generator and Method Using Digital Circuit | |
| US7599005B2 (en) | Method for synchronizing video signals | |
| US7432982B2 (en) | OSD insert circuit | |
| JP2002112067A (en) | Synchronous signal generation circuit | |
| KR980004280A (en) | Horizontal Transistor Stabilization Device and Method of Image Display Equipment | |
| JP2814556B2 (en) | Horizontal deflection circuit | |
| KR100226145B1 (en) | Noise erasing device and its method when image in the liquid crystal display is converted | |
| KR100866571B1 (en) | Apparatus and method for correcting a synchronous signal | |
| JPH08263032A (en) | Automatic screen position adjusting device | |
| KR100671845B1 (en) | Compensating apparatus for display deflection synchronizing signal of television | |
| JP3199933B2 (en) | Tuning circuit | |
| KR100404216B1 (en) | Apparatus and Method for Compensating Picture of The Video Display | |
| KR0128090Y1 (en) | Osd-driving circuit | |
| JP3518215B2 (en) | Video display device | |
| JPH11311985A (en) | Video effective area detecting device | |
| JP2006060483A (en) | Vertical synchronizing circuit and television receiver equipped therewith | |
| KR19980052818A (en) | Display method of synchronization signal presence of LCD monitor and its device | |
| JPH11231857A (en) | Sampling clock generation device | |
| JP2003169229A (en) | Television video image display device and display method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |