JPWO2022176689A5 - - Google Patents

Download PDF

Info

Publication number
JPWO2022176689A5
JPWO2022176689A5 JP2023500750A JP2023500750A JPWO2022176689A5 JP WO2022176689 A5 JPWO2022176689 A5 JP WO2022176689A5 JP 2023500750 A JP2023500750 A JP 2023500750A JP 2023500750 A JP2023500750 A JP 2023500750A JP WO2022176689 A5 JPWO2022176689 A5 JP WO2022176689A5
Authority
JP
Japan
Prior art keywords
substrate
active
intervening layer
manufacturing
composite wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023500750A
Other languages
English (en)
Other versions
JPWO2022176689A1 (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from PCT/JP2022/004806 external-priority patent/WO2022176689A1/ja
Publication of JPWO2022176689A1 publication Critical patent/JPWO2022176689A1/ja
Publication of JPWO2022176689A5 publication Critical patent/JPWO2022176689A5/ja
Pending legal-status Critical Current

Links

Claims (11)

  1. タンタル酸リチウムおよびニオブ酸リチウムのいずれかであり、実質的に分極していない支持基板と、
    前記支持基板の一面側に貼り合わされたタンタル酸リチウムおよびニオブ酸リチウムのいずれかであり、分極している活性層と、
    前記支持基板と前記活性層との互いに貼り合わされた面に配された介在層とを備え、
    前記介在層は、SiO 、SiONおよびSiNの少なくとも一つを含む複合ウェーハ。
  2. 前記介在層は、絶縁性を有する請求項に記載の複合ウェーハ。
  3. タンタル酸リチウムおよびニオブ酸リチウムのいずれかであり、実質的に分極していない支持基板を準備する段階と、
    タンタル酸リチウムおよびニオブ酸リチウムのいずれかであり、分極している活性基板を準備する段階と、
    前記活性基板にイオンを注入して界面を生成する段階と、
    前記支持基板と前記活性基板とを貼り合わせる段階と、
    貼り合わされた前記支持基板と前記活性基板を昇温する段階と、
    前記界面で前記活性基板を剥離する段階と
    を備え、
    前記貼り合わせる段階の前に、前記支持基板または前記活性基板の互いに貼り合わされる面の少なくとも一方に介在層を形成する段階を更に備え、
    前記貼り合わせる段階において、前記介在層と、前記支持基板または前記活性基板の互いに貼り合わされる面の他方とが貼り合わされ、
    前記介在層は、SiO 、SiONおよびSiNの少なくとも一つを含む、
    複合ウェーハの製造方法。
  4. 前記介在層は、絶縁性を有する請求項に記載の複合ウェーハの製造方法。
  5. 前記介在層は、PVD法およびCVD法のいずれかで形成される請求項に記載の複合ウェーハの製造方法。
  6. タンタル酸リチウムおよびニオブ酸リチウムのいずれかであり、実質的に分極していない支持基板を準備する段階と、
    タンタル酸リチウムおよびニオブ酸リチウムのいずれかであり、分極している活性基板を準備する段階と、
    前記活性基板にイオンを注入して界面を生成する段階と、
    前記支持基板と前記活性基板とを貼り合わせる段階と、
    貼り合わされた前記支持基板と前記活性基板を昇温する段階と、
    前記界面で前記活性基板を剥離する段階と
    を備え、
    前記支持基板を準備する段階は、前記支持基板が予め有していた分極を無極性化する段階を含む複合ウェーハの製造方法。
  7. 前記貼り合わせる段階の前に、前記支持基板または前記活性基板の互いに貼り合わされる面の少なくとも一方に介在層を形成する段階を更に備える請求項に記載の複合ウェーハの製造方法。
  8. 前記介在層は、絶縁性を有する請求項に記載の複合ウェーハの製造方法。
  9. 前記介在層は、SiO、SiONおよびSiNの少なくとも一つを含む請求項7または8に記載の複合ウェーハの製造方法。
  10. 前記貼り合わせる段階の前に、前記支持基板または前記活性基板の互いに貼り合わされる面の少なくとも一方を活性化処理する段階を更に備える請求項3から9のいずれか1項に記載の複合ウェーハの製造方法。
  11. 前記活性化処理はプラズマ処理を含む請求項10に記載の複合ウェーハの製造方法。
JP2023500750A 2021-02-19 2022-02-08 Pending JPWO2022176689A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021025398 2021-02-19
PCT/JP2022/004806 WO2022176689A1 (ja) 2021-02-19 2022-02-08 複合ウェーハおよびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2022176689A1 JPWO2022176689A1 (ja) 2022-08-25
JPWO2022176689A5 true JPWO2022176689A5 (ja) 2023-10-18

Family

ID=82930452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023500750A Pending JPWO2022176689A1 (ja) 2021-02-19 2022-02-08

Country Status (7)

Country Link
US (1) US20230396231A1 (ja)
EP (1) EP4297068A1 (ja)
JP (1) JPWO2022176689A1 (ja)
KR (1) KR20230128098A (ja)
CN (1) CN117043910A (ja)
TW (1) TW202234472A (ja)
WO (1) WO2022176689A1 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0548171A (ja) * 1991-08-21 1993-02-26 Seiko Epson Corp マトリクストランスデユーサ
JPH0786866A (ja) * 1993-09-17 1995-03-31 Matsushita Electric Ind Co Ltd 複合単結晶圧電基板とその製造方法
JPH07193294A (ja) * 1993-11-01 1995-07-28 Matsushita Electric Ind Co Ltd 電子部品およびその製造方法
KR100496526B1 (ko) * 2002-09-25 2005-06-22 일진디스플레이(주) 표면 탄성파 소자용 탄탈산 리튬 단결정 기판의 제조방법
CN101689841A (zh) * 2007-12-25 2010-03-31 株式会社村田制作所 复合压电基板的制造方法
JP5569537B2 (ja) * 2009-11-26 2014-08-13 株式会社村田製作所 圧電デバイスの製造方法
JP5856408B2 (ja) * 2011-08-22 2016-02-09 太陽誘電株式会社 弾性波デバイスおよびモジュール
JP6324297B2 (ja) * 2014-05-09 2018-05-16 信越化学工業株式会社 圧電性酸化物単結晶基板及びその作製方法
JP6250856B1 (ja) * 2016-07-20 2017-12-20 信越化学工業株式会社 表面弾性波デバイス用複合基板及びその製造方法とこの複合基板を用いた表面弾性波デバイス
KR102433349B1 (ko) * 2016-11-11 2022-08-16 신에쓰 가가꾸 고교 가부시끼가이샤 복합 기판, 표면탄성파 디바이스 및 복합 기판의 제조 방법

Similar Documents

Publication Publication Date Title
JP4743258B2 (ja) 圧電デバイスの製造方法
WO2018006883A1 (zh) 利用薄膜转移技术制备薄膜体声波器件的方法
CN110880920B (zh) 异质薄膜结构的制备方法
JP2009516929A5 (ja)
JPH01315159A (ja) 誘電体分離半導体基板とその製造方法
TW200604093A (en) Silicon nitride film with stress control
CN112602267A (zh) 复合基板和复合基板的制造方法
EP3818561A1 (fr) Substrat pour un dispositif integre radioafrequence et son procede de fabrication
JPH10189404A (ja) 半導体基板及びその製造方法
JP4802624B2 (ja) 貼り合わせsoiウェーハの製造方法
JP5182379B2 (ja) 複合基板の製造方法
WO2013168707A1 (ja) 放熱基板及びその製造方法
JPH098124A (ja) 絶縁分離基板及びその製造方法
KR20120117843A (ko) 다층 결정질 구조물의 제조 방법
CN113193109A (zh) 一种复合薄膜的制备方法及复合薄膜
JPH04333266A (ja) 被覆または積層ダイヤモンド基板及びその仕上方法
JPWO2022176689A5 (ja)
JPH0246722A (ja) 半導体装置の製造方法
KR20080056630A (ko) 이중 플라즈마 utbox
FR3054930A1 (ja)
JPS6354740A (ja) 集積回路基板の製造方法
JP5053252B2 (ja) 半導体材料の少なくとも1つの厚い層を含むヘテロ構造の製造方法
JP2007201502A5 (ja)
KR20220158248A (ko) 압전 층을 전사하는데 사용될 수 있는, 무선주파수 장치용 압전 구조체를 제조하기 위한 공정 및 이러한 압전 층을 전사하기 위한 공정
JP3194822B2 (ja) 複合基板材料の製造方法