JPWO2022164629A5 - - Google Patents
Download PDFInfo
- Publication number
- JPWO2022164629A5 JPWO2022164629A5 JP2023539172A JP2023539172A JPWO2022164629A5 JP WO2022164629 A5 JPWO2022164629 A5 JP WO2022164629A5 JP 2023539172 A JP2023539172 A JP 2023539172A JP 2023539172 A JP2023539172 A JP 2023539172A JP WO2022164629 A5 JPWO2022164629 A5 JP WO2022164629A5
- Authority
- JP
- Japan
- Prior art keywords
- differential signal
- differential
- unit interval
- edge
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000011664 signaling Effects 0.000 claims 9
- 230000007704 transition Effects 0.000 claims 6
- 238000000034 method Methods 0.000 claims 5
- 230000000630 rising effect Effects 0.000 claims 2
Claims (15)
- データ通信の方法であって、
複数の差分信号を生成するステップであって、各差分信号が3ワイヤシリアルバスにおけるワイヤの1つのペア間の電圧差を表す、ステップと、
第1の単位区間の中で、前記複数の差分信号のうちの、最大電圧振幅を有する前記複数の差分信号の第1の差分信号を識別するステップと、
前記第1の単位区間の中で、前記第1の差分信号に対応するワイヤの前記ペアおよび前記第1の差分信号の極性の識別情報に基づいて、前記第1の単位区間に対する前記3ワイヤシリアルバスのシグナリング状態を決定するステップと
を含む方法。 - 前記第1の単位区間中の前記第1の差分信号の遷移に応答してクロック信号の中で第1のエッジを生成するステップ
をさらに含む、請求項1に記載の方法。 - 前記クロック信号によって提供されるタイミングに従って、連続する単位区間のシーケンスのシグナリング状態を取り込むステップと、
連続する単位区間の前記シーケンスの中の継続的な単位区間の間でのシグナリング状態遷移からデータを復号するステップと
をさらに含む、請求項2に記載の方法。 - 第2の単位区間の中で、前記複数の差分信号のうちの、電圧の最大振幅を有する前記複数の差分信号の第2の差分信号を識別するステップであって、前記第2の差分信号が前記第1の差分信号とは異なる、ステップと、
前記第2の単位区間の中で、前記第2の差分信号に対応するワイヤの前記ペアおよび前記第2の差分信号の極性の識別情報に基づいて、前記第2の単位区間に対する前記3ワイヤシリアルバスのシグナリング状態を決定するステップと
をさらに含む、請求項2に記載の方法。 - 前記第2の差分信号の遷移に応答して前記クロック信号の中で第2のエッジを生成するステップをさらに含み、前記第1のエッジおよび前記第2のエッジが立ち上がりエッジおよび立ち下がりエッジを含み、
前記第1のエッジが前記クロック信号の中で前記第2のエッジの直前にくる、
請求項4に記載の方法。 - 前記第1の差分信号が、第1のしきい値電圧よりも大きいかまたは第2のしきい値電圧よりも小さい電圧レベルを有するとき、前記第1の単位区間の中で前記第1の差分信号が前記複数の差分信号のうちの前記最大電圧振幅を有することを決定するステップ
をさらに含み、
前記第1の差分信号の電圧が前記第1のしきい値電圧よりも大きいとき、前記第1の差分信号が正極性を有することを決定するステップと、
前記第1の差分信号の電圧が前記第2のしきい値電圧よりも小さいとき、前記第1の差分信号が負極性を有することを決定するステップと
をさらに含む、
請求項1に記載の方法。 - 前記3ワイヤシリアルバスを介してC-PHYプリアンブルが送信される間、前記複数の差分信号のうちの前記最大電圧振幅を有する前記第1の差分信号がその中で識別される単位区間の個数をカウントするステップと、
前記第1の差分信号がその中で前記最大電圧振幅を有する前記C-PHYプリアンブルの単位区間の前記個数に基づいて、前記第1の差分信号を生成するために使用される差動レシーバの中の等化回路を較正するステップと
をさらに含む、請求項1に記載の方法。 - データ通信のための装置であって、
複数の差分信号を生成するように構成された複数の差動レシーバであって、各差分信号が3ワイヤシリアルバスにおけるワイヤの1つのペア間の電圧差を表す、差動レシーバを備え、
第1の単位区間の中で、前記複数の差分信号のうちの最大電圧振幅を有する第1の差分信号を識別し、
前記第1の単位区間の中で、前記第1の差分信号に対応するワイヤの前記ペアおよび前記第1の差分信号の極性の識別情報に基づいて、前記第1の単位区間に対する前記3ワイヤシリアルバスのシグナリング状態を決定するように構成された、
復元回路をさらに備えることを特徴とする、
装置。 - 前記復元回路が、
前記第1の単位区間中の前記第1の差分信号の遷移に応答してクロック信号の中で第1のエッジを生成するようにさらに構成される、
請求項8に記載の装置。 - 前記クロック信号によって提供されるタイミングに従って、連続する単位区間のシーケンスのシグナリング状態を取り込み、
連続する単位区間の前記シーケンスの中の継続的な単位区間の間でのシグナリング状態遷移からデータを復号するように構成された、
復号回路をさらに備える、請求項9に記載の装置。 - 前記復元回路が、
第2の単位区間の中で、前記複数の差分信号のうちの、電圧の最大振幅を有する前記複数の差分信号の第2の差分信号を識別することであって、前記第2の差分信号が前記第1の差分信号とは異なることと、
前記第2の単位区間の中で、前記第2の差分信号に対応するワイヤの前記ペアおよび前記第2の差分信号の極性の識別情報に基づいて、前記第2の単位区間に対する前記3ワイヤシリアルバスのシグナリング状態を決定することとを行うようにさらに構成される、
請求項9に記載の装置。 - 前記復元回路が、
前記第2の差分信号の遷移に応答して前記クロック信号の中で第2のエッジを生成するようにさらに構成され、前記第1のエッジおよび前記第2のエッジが立ち上がりエッジおよび立ち下がりエッジを含み、
前記第1のエッジが前記クロック信号の中で前記第2のエッジの直前にくる、
請求項11に記載の装置。 - 複数のレベル検出器をさらに備え、第1のレベル検出器は、前記第1の差分信号が、第1のしきい値電圧よりも大きいかまたは第2のしきい値電圧よりも小さい電圧レベルを有するとき、前記第1の単位区間の中で前記第1の差分信号が前記複数の差分信号のうちの前記最大電圧振幅を有することを決定するように構成され、
前記第1のレベル検出器が、
前記第1の差分信号の電圧が前記第1のしきい値電圧よりも大きいとき、前記第1の差分信号が正極性を有することを決定し、
前記第1の差分信号の電圧が前記第2のしきい値電圧よりも小さいとき、前記第1の差分信号が負極性を有することを決定するようにさらに構成される、
請求項8に記載の装置。 - 前記3ワイヤシリアルバスを介してC-PHYプリアンブルが送信される間、前記複数の差分信号のうちの前記最大電圧振幅を有する前記第1の差分信号がその中で識別される単位区間の個数をカウントし、
前記第1の差分信号がその中で前記最大電圧振幅を有する前記C-PHYプリアンブルの単位区間の前記個数に基づいて、前記第1の差分信号を生成するために使用される差動レシーバの中の等化回路を較正するように構成された、
較正回路をさらに備える、請求項8に記載の装置。 - 複数の差分信号を生成することであって、各差分信号が3ワイヤシリアルバスにおけるワイヤの1つのペア間の電圧差を表すことと、
第1の単位区間の中で、前記複数の差分信号のうちの、最大電圧振幅を有する前記複数の差分信号の第1の差分信号を識別することと、
前記第1の単位区間の中で、前記第1の差分信号に対応するワイヤの前記ペアおよび前記第1の差分信号の極性の識別情報に基づいて、前記第1の単位区間に対する前記3ワイヤシリアルバスのシグナリング状態を決定することとを行うためのコードを含む、
非一時的プロセッサ可読記憶媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/162,497 | 2021-01-29 | ||
US17/162,497 US11327914B1 (en) | 2021-01-29 | 2021-01-29 | C-PHY data-triggered edge generation with intrinsic half-rate operation |
PCT/US2022/012021 WO2022164629A1 (en) | 2021-01-29 | 2022-01-11 | C-phy data-triggered edge generation with intrinsic half-rate operation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2024505124A JP2024505124A (ja) | 2024-02-05 |
JPWO2022164629A5 true JPWO2022164629A5 (ja) | 2024-04-18 |
Family
ID=80123457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023539172A Pending JP2024505124A (ja) | 2021-01-29 | 2022-01-11 | 固有のハーフレート動作を用いたc-phyデータトリガ型エッジ生成 |
Country Status (8)
Country | Link |
---|---|
US (1) | US11327914B1 (ja) |
EP (1) | EP4226254B1 (ja) |
JP (1) | JP2024505124A (ja) |
KR (1) | KR20230132481A (ja) |
CN (1) | CN116724302A (ja) |
BR (1) | BR112023014286A2 (ja) |
TW (1) | TW202236106A (ja) |
WO (1) | WO2022164629A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115903998A (zh) * | 2022-11-11 | 2023-04-04 | 深圳天德钰科技股份有限公司 | 校准方法、电路、存储介质、时钟恢复电路及电子装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9485080B1 (en) * | 2015-09-01 | 2016-11-01 | Qualcomm Incorporated | Multiphase clock data recovery circuit calibration |
US10742390B2 (en) * | 2016-07-13 | 2020-08-11 | Novatek Microelectronics Corp. | Method of improving clock recovery and related device |
US10298381B1 (en) * | 2018-04-30 | 2019-05-21 | Qualcomm Incorporated | Multiphase clock data recovery with adaptive tracking for a multi-wire, multi-phase interface |
US10263766B1 (en) * | 2018-06-11 | 2019-04-16 | Qualcomm Incorporated | Independent pair 3-phase eye sampling circuit |
KR20210034826A (ko) * | 2019-09-23 | 2021-03-31 | 삼성전자주식회사 | 신호 수신 장치, 신호 수신 장치의 클럭 복원 방법 및 캘리브레이션 방법 |
-
2021
- 2021-01-29 US US17/162,497 patent/US11327914B1/en active Active
-
2022
- 2022-01-11 EP EP22701828.0A patent/EP4226254B1/en active Active
- 2022-01-11 BR BR112023014286A patent/BR112023014286A2/pt unknown
- 2022-01-11 JP JP2023539172A patent/JP2024505124A/ja active Pending
- 2022-01-11 KR KR1020237025127A patent/KR20230132481A/ko unknown
- 2022-01-11 CN CN202280010839.6A patent/CN116724302A/zh active Pending
- 2022-01-11 TW TW111101088A patent/TW202236106A/zh unknown
- 2022-01-11 WO PCT/US2022/012021 patent/WO2022164629A1/en active Application Filing
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9036760B2 (en) | Receiving apparatus and method for detecting the number of bits of the same value in a received bit stream | |
US7844020B2 (en) | Transmission system, transmitter, receiver, and transmission method | |
US4375099A (en) | Link performance indicator with alternate data sampling and error indication generation | |
JPH0210618B2 (ja) | ||
US4385383A (en) | Error rate detector | |
US4545055A (en) | Error analyzer for data communicated by bus protocol | |
JPWO2022164629A5 (ja) | ||
US4675545A (en) | Wave shaping apparatus for eliminating pulse width distortion | |
US4038605A (en) | Message preamble detector | |
EP0400854A2 (en) | Data centering method and apparatus | |
US8023594B1 (en) | Asynchronous biphase mark signal receivers and methods of operating same | |
JPH05268545A (ja) | テレビジョン信号種類判別装置 | |
KR101122242B1 (ko) | 맨체스터 코드 복호 장치 | |
US9479148B2 (en) | Serial data signal edge detection | |
JP3171205B2 (ja) | 変調周波数検出回路 | |
JPH06326566A (ja) | デジタル信号の受信装置 | |
JPH04329721A (ja) | データ受信方法 | |
JP2667219B2 (ja) | 同期信号検出回路 | |
JPS6028456B2 (ja) | 同期装置 | |
US8643514B1 (en) | Method for decoding data | |
JPS6141459B2 (ja) | ||
JP2000295193A (ja) | 同期検出装置 | |
RU2159470C1 (ru) | Устройство обнаружения и коррекции аномальных цифровых ошибок при передаче речи методом импульсно-кодовой модуляции | |
JP3232797B2 (ja) | キャリアセンス付き受信回路 | |
JPS5846092B2 (ja) | バイポ−ラ自動等化方式 |