JPWO2022118925A5 - - Google Patents
Download PDFInfo
- Publication number
- JPWO2022118925A5 JPWO2022118925A5 JP2022554846A JP2022554846A JPWO2022118925A5 JP WO2022118925 A5 JPWO2022118925 A5 JP WO2022118925A5 JP 2022554846 A JP2022554846 A JP 2022554846A JP 2022554846 A JP2022554846 A JP 2022554846A JP WO2022118925 A5 JPWO2022118925 A5 JP WO2022118925A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor elements
- temporary fixing
- carrier
- adhesive layer
- curable adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims 90
- 239000012790 adhesive layer Substances 0.000 claims 48
- 239000000463 material Substances 0.000 claims 38
- 238000004519 manufacturing process Methods 0.000 claims 24
- 239000008393 encapsulating agent Substances 0.000 claims 16
- 238000000034 method Methods 0.000 claims 13
- 239000010410 layer Substances 0.000 claims 11
- 239000000758 substrate Substances 0.000 claims 10
- 239000000853 adhesive Substances 0.000 claims 7
- 230000001070 adhesive effect Effects 0.000 claims 7
- 239000011521 glass Substances 0.000 claims 6
- 239000003566 sealing material Substances 0.000 claims 5
- 230000001678 irradiating effect Effects 0.000 claims 3
- 238000002844 melting Methods 0.000 claims 2
- 230000008018 melting Effects 0.000 claims 2
- 229920005989 resin Polymers 0.000 claims 2
- 239000011347 resin Substances 0.000 claims 2
- 238000007790 scraping Methods 0.000 claims 2
- 229920005992 thermoplastic resin Polymers 0.000 claims 2
- 239000004593 Epoxy Substances 0.000 claims 1
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 238000004140 cleaning Methods 0.000 claims 1
- 230000009477 glass transition Effects 0.000 claims 1
- 239000011342 resin composition Substances 0.000 claims 1
- 238000007789 sealing Methods 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 claims 1
Claims (25)
- 接続端子が形成された第1面と該第1面の逆側にある第2面とをそれぞれが有する複数の半導体素子が仮固定材に取り付けられた仮固定構造体を準備する工程であって、前記仮固定構造体では、前記複数の半導体素子の前記各第1面が前記仮固定材に向くように前記仮固定材上に取り付けられ、且つ、前記複数の半導体素子の前記各第2面が封止材層から露出するように前記複数の半導体素子が封止材によって封止されている、工程と、
前記複数の半導体素子の前記各第2面上に硬化性接着剤層を形成する工程と、
前記硬化性接着剤層の一方の面であって前記複数の半導体素子とは逆側の面にキャリアを貼り合わせる工程と、
前記硬化性接着剤層を硬化して、前記複数の半導体素子を当該硬化した硬化性接着剤層を介して前記キャリアに対して固定する工程と、
前記仮固定材を除去する工程と、を備え、
硬化した前記硬化性接着剤層と前記封止材との接着強度が4.0MPa以上である、半導体装置の製造方法。 - 硬化した前記硬化性接着剤層と前記複数の半導体素子との接着強度が4.0MPa以上である、
請求項1に記載の半導体装置の製造方法。 - 接続端子が形成された第1面と該第1面の逆側にある第2面とをそれぞれが有する複数の半導体素子が仮固定材に取り付けられた仮固定構造体を準備する工程であって、前記仮固定構造体では、前記複数の半導体素子の前記各第1面が前記仮固定材に向くように前記仮固定材上に取り付けられ、且つ、前記複数の半導体素子の前記各第2面が封止材層から露出するように前記複数の半導体素子が封止材によって封止されている、工程と、
前記複数の半導体素子の前記各第2面上に硬化性接着剤層を形成する工程と、
前記硬化性接着剤層の一方の面であって前記複数の半導体素子とは逆側の面にキャリアを貼り合わせる工程と、
前記硬化性接着剤層を硬化して、前記複数の半導体素子を当該硬化した硬化性接着剤層を介して前記キャリアに対して固定する工程と、
前記仮固定材を除去する工程と、を備え、
硬化した前記硬化性接着剤層と前記複数の半導体素子との接着強度が4.0MPa以上である、半導体装置の製造方法。 - 前記キャリアがガラス基板であり、
前記硬化性接着剤層の前記ガラス基板への接着強度は、前記硬化性接着剤層を硬化した場合に1MPa以上であり、且つ、前記硬化性接着剤層へレーザを照射した場合に5MPa以下となる、
請求項1~3の何れか一項に記載の半導体装置の製造方法。 - 前記硬化性接着剤層は、熱可塑性樹脂、及びエポキシ硬化剤を含む樹脂組成物から形成され、前記熱可塑性樹脂のガラス転移温度が-40℃以上40℃以下である、
請求項1~4の何れか一項に記載の半導体装置の製造方法。 - 前記硬化性接着剤層の厚みは、硬化後において1μm以上400μm以下である、
請求項1~5の何れか一項に記載の半導体装置の製造方法。 - 前記キャリアは、ガラス基板又は透明樹脂基板であり、その厚さが0.1mm以上2.0mm以下である、
請求項1~6の何れか一項に記載の半導体装置の製造方法。 - 前記複数の半導体素子が前記キャリアに固定された状態で、前記キャリアに固定された前記複数の半導体素子の前記第1面上に再配線層を形成する工程を更に備える、
請求項1~7の何れか一項に記載の半導体装置の製造方法。 - 前記複数の半導体素子が前記キャリアに固定された状態で、前記複数の半導体素子の前記接続端子又は前記再配線層に半田ボールを取り付ける工程を更に備える、
請求項1~8の何れか一項に記載の半導体装置の製造方法。 - 前記キャリアを除去する工程を更に備え、
前記キャリアが光透過性基板であり、
前記キャリアを除去する工程では、前記硬化した硬化性接着剤層に対して前記キャリア側からレーザ光を照射して、前記キャリアを除去する、
請求項1~9の何れか一項に記載の半導体装置の製造方法。 - 前記キャリアを除去する工程を更に備え、
前記キャリアを除去する工程では、前記キャリアを剥離する剥離エネルギーが1kW/cm2以上200kW/cm2以下となるようにレーザ光を照射して、前記キャリアを除去する、
請求項1~10の何れか一項に記載の半導体装置の製造方法。 - 前記キャリアを除去する工程を更に備え、
前記キャリアを除去する工程では、前記キャリアを削る又は溶かすことにより、前記キャリアを除去する、
請求項1~9の何れか一項に記載の半導体装置の製造方法。 - 前記キャリアを除去する工程の後に、前記硬化した硬化性接着剤層又は前記封止材による封止材層の何れかの露出面をクリーニングする工程を更に備える、
請求項10~12の何れか一項に記載の半導体装置の製造方法。 - 前記キャリアを除去する工程の後に前記複数の半導体素子を個片化する工程を更に備える、請求項10~13の何れか一項に記載の半導体装置の製造方法。
- 前記個片化する工程において、硬化した前記硬化性接着剤層を前記複数の半導体素子と共に個片化し、
前記硬化性接着剤層に前記第2面が保護された前記複数の半導体素子のそれぞれから前記半導体装置を取得する、
請求項14に記載の半導体装置の製造方法。 - 前記準備する工程は、
前記仮固定材を準備する工程と、
前記複数の半導体素子の前記各第1面が前記仮固定材に向くように前記複数の半導体素子を前記仮固定材に取り付ける工程と、
前記仮固定材に取り付けられた前記複数の半導体素子の前記各第2面が前記封止材層から露出するように前記複数の半導体素子を前記封止材にて封止する工程と、
を有する、請求項1~15の何れか一項に記載の半導体装置の製造方法。 - 前記準備する工程では、前記複数の半導体素子と共に複数の電子部品が前記仮固定材に取り付けられた前記仮固定構造体を準備し、
前記固定する工程では、前記硬化性接着剤層を硬化して前記複数の電子部品を前記キャリアに固定する、
請求項1~16の何れか一項に記載の半導体装置の製造方法。 - 硬化した前記硬化性接着剤層と前記封止材との接着強度が8.0MPa以下である、
請求項1~17の何れか一項に記載の半導体装置の製造方法。 - 硬化した前記硬化性接着剤層と前記封止材との接着強度が20MPa以上である、
請求項1~17の何れか一項に記載の半導体装置の製造方法。 - 硬化した前記硬化性接着剤層が前記複数の半導体素子それぞれの前記第2面を保護した状態である前記半導体装置を取得する、
請求項1~19の何れか一項に記載の半導体装置の製造方法。 - 接続端子が形成された第1面と該第1面の逆側にある第2面とをそれぞれが有する複数の半導体素子が仮固定材に取り付けられた仮固定構造体を準備する工程であって、前記仮固定構造体では、前記複数の半導体素子の前記各第1面が前記仮固定材に向くように前記仮固定材上に取り付けられ、且つ、前記複数の半導体素子の前記各第2面が封止材層から露出するように前記複数の半導体素子が封止材によって封止されている、工程と、
前記複数の半導体素子の前記各第2面上に硬化性接着剤層を形成する工程と、
前記硬化性接着剤層の一方の面であって前記複数の半導体素子とは逆側の面にキャリアを貼り合わせる工程と、
前記硬化性接着剤層を硬化して、前記複数の半導体素子を当該硬化した硬化性接着剤層を介して前記キャリアに対して固定する工程と、
前記仮固定材を除去する工程と、を備え、
前記キャリアがガラス基板であり、
前記硬化性接着剤層の前記ガラス基板への接着強度は、前記硬化性接着剤層を硬化した場合に1MPa以上であり、且つ、前記硬化性接着剤層へレーザを照射した場合に5MPa以下となる、半導体装置の製造方法。 - 接続端子が形成された第1面と該第1面の逆側にある第2面とをそれぞれが有する複数の半導体素子が仮固定材に取り付けられた仮固定構造体を準備する工程であって、前記仮固定構造体では、前記複数の半導体素子の前記各第1面が前記仮固定材に向くように前記仮固定材上に取り付けられ、且つ、前記複数の半導体素子の前記各第2面が封止材層から露出するように前記複数の半導体素子が封止材によって封止されている、工程と、
前記複数の半導体素子の前記各第2面上に硬化性接着剤層を形成する工程と、
前記硬化性接着剤層の一方の面であって前記複数の半導体素子とは逆側の面にキャリアを貼り合わせる工程と、
前記硬化性接着剤層を硬化して、前記複数の半導体素子を当該硬化した硬化性接着剤層を介して前記キャリアに対して固定する工程と、
前記仮固定材を除去する工程と、を備え、
前記キャリアは、ガラス基板又は透明樹脂基板であり、その厚さが0.1mm以上2.0mm以下である、半導体装置の製造方法。 - 接続端子が形成された第1面と該第1面の逆側にある第2面とをそれぞれが有する複数の半導体素子が仮固定材に取り付けられた仮固定構造体を準備する工程であって、前記仮固定構造体では、前記複数の半導体素子の前記各第1面が前記仮固定材に向くように前記仮固定材上に取り付けられ、且つ、前記複数の半導体素子の前記各第2面が封止材層から露出するように前記複数の半導体素子が封止材によって封止されている、工程と、
前記複数の半導体素子の前記各第2面上に硬化性接着剤層を形成する工程と、
前記硬化性接着剤層の一方の面であって前記複数の半導体素子とは逆側の面にキャリアを貼り合わせる工程と、
前記硬化性接着剤層を硬化して、前記複数の半導体素子を当該硬化した硬化性接着剤層を介して前記キャリアに対して固定する工程と、
前記仮固定材を除去する工程と、
前記キャリアを除去する工程と、を備え、
前記キャリアが光透過性基板であり、
前記キャリアを除去する工程では、前記硬化した硬化性接着剤層に対して前記キャリア側からレーザ光を照射して、前記キャリアを除去する、半導体装置の製造方法。 - 接続端子が形成された第1面と該第1面の逆側にある第2面とをそれぞれが有する複数の半導体素子が仮固定材に取り付けられた仮固定構造体を準備する工程であって、前記仮固定構造体では、前記複数の半導体素子の前記各第1面が前記仮固定材に向くように前記仮固定材上に取り付けられ、且つ、前記複数の半導体素子の前記各第2面が封止材層から露出するように前記複数の半導体素子が封止材によって封止されている、工程と、
前記複数の半導体素子の前記各第2面上に硬化性接着剤層を形成する工程と、
前記硬化性接着剤層の一方の面であって前記複数の半導体素子とは逆側の面にキャリアを貼り合わせる工程と、
前記硬化性接着剤層を硬化して、前記複数の半導体素子を当該硬化した硬化性接着剤層を介して前記キャリアに対して固定する工程と、
前記仮固定材を除去する工程と、
前記キャリアを除去する工程と、を備え、
前記キャリアを除去する工程では、前記キャリアを剥離する剥離エネルギーが1kW/cm 2 以上200kW/cm 2 以下となるようにレーザ光を照射して、前記キャリアを除去する、半導体装置の製造方法。 - 接続端子が形成された第1面と該第1面の逆側にある第2面とをそれぞれが有する複数の半導体素子が仮固定材に取り付けられた仮固定構造体を準備する工程であって、前記仮固定構造体では、前記複数の半導体素子の前記各第1面が前記仮固定材に向くように前記仮固定材上に取り付けられ、且つ、前記複数の半導体素子の前記各第2面が封止材層から露出するように前記複数の半導体素子が封止材によって封止されている、工程と、
前記複数の半導体素子の前記各第2面上に硬化性接着剤層を形成する工程と、
前記硬化性接着剤層の一方の面であって前記複数の半導体素子とは逆側の面にキャリアを貼り合わせる工程と、
前記硬化性接着剤層を硬化して、前記複数の半導体素子を当該硬化した硬化性接着剤層を介して前記キャリアに対して固定する工程と、
前記仮固定材を除去する工程と、
前記キャリアを除去する工程と、を備え、
前記キャリアを除去する工程では、前記キャリアを削る又は溶かすことにより、前記キャリアを除去する、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023016965A JP2023054825A (ja) | 2020-12-04 | 2023-02-07 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPPCT/JP2020/045338 | 2020-12-04 | ||
PCT/JP2020/045338 WO2022118480A1 (ja) | 2020-12-04 | 2020-12-04 | 半導体装置の製造方法 |
PCT/JP2021/044312 WO2022118925A1 (ja) | 2020-12-04 | 2021-12-02 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023016965A Division JP2023054825A (ja) | 2020-12-04 | 2023-02-07 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JPWO2022118925A1 JPWO2022118925A1 (ja) | 2022-06-09 |
JPWO2022118925A5 true JPWO2022118925A5 (ja) | 2022-11-16 |
JP7226669B2 JP7226669B2 (ja) | 2023-02-21 |
Family
ID=81853340
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022554846A Active JP7226669B2 (ja) | 2020-12-04 | 2021-12-02 | 半導体装置の製造方法 |
JP2023016965A Pending JP2023054825A (ja) | 2020-12-04 | 2023-02-07 | 半導体装置の製造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023016965A Pending JP2023054825A (ja) | 2020-12-04 | 2023-02-07 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20240006222A1 (ja) |
JP (2) | JP7226669B2 (ja) |
TW (1) | TW202230672A (ja) |
WO (2) | WO2022118480A1 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5810957B2 (ja) * | 2012-02-17 | 2015-11-11 | 富士通株式会社 | 半導体装置の製造方法及び電子装置の製造方法 |
JP2017152617A (ja) * | 2016-02-26 | 2017-08-31 | 京セラ株式会社 | 電子部品及び電子部品の製造方法 |
JP6859729B2 (ja) * | 2016-07-05 | 2021-04-14 | 昭和電工マテリアルズ株式会社 | 仮固定用樹脂組成物、仮固定用樹脂フィルム、仮固定用樹脂フィルムシート及び半導体装置の製造方法 |
JP2019033124A (ja) * | 2017-08-04 | 2019-02-28 | リンテック株式会社 | 半導体装置の製造方法、及び接着積層体 |
JP2019129179A (ja) * | 2018-01-22 | 2019-08-01 | 日立化成株式会社 | 半導体装置の製造方法 |
-
2020
- 2020-12-04 WO PCT/JP2020/045338 patent/WO2022118480A1/ja active Application Filing
-
2021
- 2021-12-02 US US18/255,383 patent/US20240006222A1/en active Pending
- 2021-12-02 WO PCT/JP2021/044312 patent/WO2022118925A1/ja active Application Filing
- 2021-12-02 JP JP2022554846A patent/JP7226669B2/ja active Active
- 2021-12-03 TW TW110145173A patent/TW202230672A/zh unknown
-
2023
- 2023-02-07 JP JP2023016965A patent/JP2023054825A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8293583B2 (en) | Method for manufacturing semiconductor device | |
JP4757398B2 (ja) | 半導体装置の製造方法 | |
US20070155049A1 (en) | Method for Manufacturing Chip Package Structures | |
US20120001328A1 (en) | Chip-sized package and fabrication method thereof | |
JP2008219854A (ja) | 光学デバイス,光学デバイスウエハおよびそれらの製造方法、ならびに光学デバイスを搭載したカメラモジュールおよび内視鏡モジュール | |
TWI521585B (zh) | Semiconductor device and manufacturing method thereof | |
JP7317187B2 (ja) | 半導体装置の製造方法 | |
KR101681360B1 (ko) | 전자부품 패키지의 제조방법 | |
TW201314759A (zh) | 積層型半導體裝置之製造方法及製造裝置 | |
US8828803B2 (en) | Resin sealing method for semiconductor chips | |
KR20100066383A (ko) | 반도체 기판의 저면 및 측면을 수지 보호막으로 덮은 반도체 장치의 제조방법 | |
KR20100066384A (ko) | 반도체 기판의 저면 및 측면을 수지 보호막으로 덮은 반도체 장치의 제조방법 | |
JPWO2022118925A5 (ja) | ||
JPWO2022118929A5 (ja) | ||
KR100608185B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP7226669B2 (ja) | 半導体装置の製造方法 | |
JP7226664B2 (ja) | 半導体装置の製造方法 | |
JP7459576B2 (ja) | パネル及びその製造方法、パネル製造用部材及びその製造方法、並びに半導体チップ | |
WO2023135709A1 (ja) | 半導体パッケージの製造方法 | |
JPWO2022186372A5 (ja) | ||
JP2016131228A (ja) | 固体撮像装置の製造方法、及びガラスウェハ | |
JP2016219454A (ja) | 固体撮像装置の製造方法 |