JPWO2021191719A5 - - Google Patents

Download PDF

Info

Publication number
JPWO2021191719A5
JPWO2021191719A5 JP2022509744A JP2022509744A JPWO2021191719A5 JP WO2021191719 A5 JPWO2021191719 A5 JP WO2021191719A5 JP 2022509744 A JP2022509744 A JP 2022509744A JP 2022509744 A JP2022509744 A JP 2022509744A JP WO2021191719 A5 JPWO2021191719 A5 JP WO2021191719A5
Authority
JP
Japan
Prior art keywords
transistor
circuit
drain
electrically connected
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022509744A
Other languages
English (en)
Other versions
JPWO2021191719A1 (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from PCT/IB2021/052110 external-priority patent/WO2021191719A1/ja
Publication of JPWO2021191719A1 publication Critical patent/JPWO2021191719A1/ja
Publication of JPWO2021191719A5 publication Critical patent/JPWO2021191719A5/ja
Pending legal-status Critical Current

Links

Claims (10)

  1. 画素と、読み出し回路と、を有し、
    前記画素は、第1の受光回路と、第2の受光回路と、増幅回路と、演算回路と、を有し、
    前記増幅回路は、前記第1の受光回路に保持された第1のデータと、前記第2の受光回路に保持された第2のデータとの差分に応じて増幅した電位を前記演算回路に出力することができ、
    前記演算回路は、第1のノードと、第2のノードと、を有し、
    前記第1のノードには、前記第1のデータと前記第2のデータを同じ値としたときに前記増幅回路が出力する第1の電位が書き込まれ、
    前記第2のノードには、前記第1のデータおよび前記第2のデータが光電変換により生成されたときに前記増幅回路が出力する第2の電位が書き込まれ、
    前記第1のノードおよび前記第2のノードのそれぞれには、第3の電位を加算することができ、
    前記読み出し回路は、前記第1のノードの電位に従って流れる電流と、前記第2のノードの電位に従って流れる電流を用いた演算により、前記第2の電位と前記第3の電位との積を抽出することができる撮像装置。
  2. 請求項1において、
    前記読み出し回路は、カレントミラー回路と、相関二重サンプリング回路と、を有し、
    前記カレントミラー回路は、第1のトランジスタと、第2のトランジスタと、を有し、
    前記第1のトランジスタのソースまたはドレインの一方およびゲートは、前記第1のノードと電気的に接続され、
    前記第2のトランジスタのソースまたはドレインの一方は、前記第2のノードおよび前記相関二重サンプリング回路と電気的に接続される撮像装置。
  3. 画素と、読み出し回路と、を有し、
    前記画素は、第1の受光回路と、第2の受光回路と、増幅回路と、演算回路と、を有し、
    前記増幅回路は、第1の入力端子と、第2の入力端子と、を有し、
    前記演算回路は、第1のノードと、第2のノードと、第1のキャパシタと、第2のキャパシタと、第1のトランジスタと、第2のトランジスタと、を有し、
    前記第1のノードには、前記第1のキャパシタの一方の電極および前記第1のトランジスタのゲートが電気的に接続され、
    前記第2のノードには、前記第2のキャパシタの一方の電極および前記第2のトランジスタのゲートが電気的に接続され、
    前記第1のトランジスタのソースまたはドレインの一方、および前記第2のトランジスタのソースまたはドレインの一方には、前記読み出し回路が電気的に接続され、
    前記第1の受光回路は、前記第1の入力端子と電気的に接続され、
    前記第2の受光回路は、前記第2の入力端子と電気的に接続され、
    前記第1のノードには、前記第1の入力端子および前記第2の入力端子に同じ電位が入力されたときに前記増幅回路が出力する第1の電位が書き込まれ、
    前記第2のノードには、前記第1の受光回路が生成するデータと、前記第2の受光回路が生成するデータとの差分に応じて前記増幅回路が出力する第2の電位が書き込まれ、
    前記第1のノードおよび前記第2のノードのそれぞれには、前記第1のキャパシタまたは前記第2のキャパシタを介して、第3の電位を加算することができ、
    前記読み出し回路は、前記第1のトランジスタに流れる電流と、前記第2のトランジスタに流れる電流を用いた演算により、前記第2の電位と前記第3の電位との積を抽出することができる撮像装置。
  4. 請求項3において、
    前記読み出し回路は、カレントミラー回路と、相関二重サンプリング回路と、を有し、
    前記カレントミラー回路は、第3のトランジスタと、第4のトランジスタと、を有し、
    前記第3のトランジスタのソースまたはドレインの一方およびゲートは、前記第1のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第4のトランジスタのソースまたはドレインの一方は、前記第2のトランジスタのソースまたはドレインの一方および前記相関二重サンプリング回路と電気的に接続される撮像装置。
  5. 請求項3または4において、
    前記第1の受光回路および前記第2の受光回路のそれぞれは、光電変換デバイスと、第5のトランジスタと、第6のトランジスタと、第3のキャパシタと、を有し、
    前記光電変換デバイスの一方の電極は、前記第5のトランジスタのソースまたはドレインの一方と電気的に接続され、前記第5のトランジスタのソースまたはドレインの他方は、前記第6のトランジスタのソースまたはドレインの一方、および前記第3のキャパシタの一方の電極と電気的に接続され、
    前記第1の受光回路が有する前記第6のトランジスタのソースまたはドレインの他方は、前記第1の入力端子と電気的に接続され、
    前記第2の受光回路が有する前記第6のトランジスタのソースまたはドレインの他方は、前記第2の入力端子と電気的に接続される撮像装置。
  6. 請求項5において、
    前記第5のトランジスタおよび前記第6のトランジスタは、チャネル形成領域に金属酸化物を有し、前記金属酸化物は、Inと、Znと、M(MはAl、Ti、Ga、Ge、Sn、Y、Zr、La、Ce、NdまたはHfの一つまたは複数)と、を有する撮像装置。
  7. 請求項5または6において、
    前記第1の受光回路および前記第2の受光回路のそれぞれは、さらに第7のトランジスタと、第8のトランジスタと、を有し、
    前記第7のトランジスタのゲートは、前記第3のキャパシタの一方の電極と電気的に接続され、
    前記第7のトランジスタのソースまたはドレインの一方は、前記第8のトランジスタのソースまたはドレインの一方と電気的に接続される撮像装置。
  8. 請求項5乃至7のいずれか一項において、
    前記増幅回路は、第9のトランジスタと、第10のトランジスタと、第11のトランジスタと、を有し、
    前記第9のトランジスタのソースまたはドレインの一方は、前記第1の受光回路が有する前記第3のキャパシタの一方の電極と電気的に接続され、
    前記第9のトランジスタのソースまたはドレインの他方は、前記第1の入力端子と電気的に接続され、
    前記第10のトランジスタのソースまたはドレインの一方は、前記第2の受光回路が有する前記第3のキャパシタの一方の電極と電気的に接続され、
    前記第10のトランジスタのソースまたはドレインの他方は、前記第2の入力端子と電気的に接続され、
    前記第11のトランジスタのソースまたはドレインの一方は、前記第1の入力端子と電気的に接続され、
    前記第11のトランジスタのソースまたはドレインの他方は、前記第2の入力端子と電気的に接続される撮像装置。
  9. 請求項1乃至のいずれか一項において、
    一つの前記読み出し回路には、複数の前記画素が電気的に接続されている撮像装置。
  10. 請求項1乃至のいずれか一項に記載の撮像装置を有し、前記撮像装置で撮像した画像と、前記撮像装置で解析した前記画像における被写体の距離情報に基づき、前記画像の一部を加工する電子機器。
JP2022509744A 2020-03-27 2021-03-15 Pending JPWO2021191719A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020057810 2020-03-27
PCT/IB2021/052110 WO2021191719A1 (ja) 2020-03-27 2021-03-15 撮像装置および電子機器

Publications (2)

Publication Number Publication Date
JPWO2021191719A1 JPWO2021191719A1 (ja) 2021-09-30
JPWO2021191719A5 true JPWO2021191719A5 (ja) 2024-03-05

Family

ID=77890986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022509744A Pending JPWO2021191719A1 (ja) 2020-03-27 2021-03-15

Country Status (5)

Country Link
US (1) US20230109524A1 (ja)
JP (1) JPWO2021191719A1 (ja)
KR (1) KR20220160007A (ja)
CN (1) CN115336254A (ja)
WO (1) WO2021191719A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220147799A1 (en) * 2020-11-12 2022-05-12 Samsung Electronics Co., Ltd. Neural computer including image sensor capable of controlling photocurrent

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3642591B2 (ja) * 1994-11-29 2005-04-27 株式会社日立メディコ 画像処理装置
US7151844B2 (en) * 2001-12-06 2006-12-19 General Motors Corporation Image sensor method and apparatus having hardware implemented edge detection processing
US7215370B2 (en) * 2003-07-23 2007-05-08 Alphaplus Semiconductor Inc. Pseudo-BJT based retinal focal-plane sensing system
CN104485341A (zh) 2009-11-06 2015-04-01 株式会社半导体能源研究所 半导体装置
US9762834B2 (en) * 2014-09-30 2017-09-12 Qualcomm Incorporated Configurable hardware for computing computer vision features
US9773832B2 (en) * 2014-12-10 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US20160328642A1 (en) * 2015-05-06 2016-11-10 Indiana University Research And Technology Corporation Sensor signal processing using an analog neural network
JP2017063420A (ja) * 2015-09-25 2017-03-30 株式会社半導体エネルギー研究所 半導体装置
KR102631381B1 (ko) * 2016-11-07 2024-01-31 삼성전자주식회사 컨볼루션 신경망 처리 방법 및 장치
DE112018002719T5 (de) * 2017-05-26 2020-02-13 Semiconductor Energy Laboratory Co., Ltd. Abbildungsvorrichtung und elektronisches Gerät
JP7144413B2 (ja) * 2017-07-14 2022-09-29 株式会社半導体エネルギー研究所 撮像装置

Similar Documents

Publication Publication Date Title
Mehta et al. CCD or CMOS Image sensor for photography
US10348986B2 (en) Solid-state image sensor, electronic apparatus, and control method of solid-state image sensor
US6519371B1 (en) High-speed on-chip windowed centroiding using photodiode-based CMOS imager
US9762840B2 (en) Imaging device and method of driving the same
JP2913876B2 (ja) 固体撮像装置
CN103703760B (zh) 固体摄像装置以及开关电路
JP6922889B2 (ja) 固体撮像素子、駆動方法、および電子機器
JP2016027694A5 (ja) 撮像装置、及び監視装置
JP5322120B2 (ja) 情報取得装置及び光通信システム
JP2016535548A (ja) 一定の電圧でバイアスされたフォトダイオードを有する画素回路及び関連する撮像方法
JP4533367B2 (ja) 固体撮像装置
TW200838288A (en) Image sensors with output noise reduction mechanisms
CN108391071A (zh) 一种采用二次相关双采样技术的spad阵列级读出电路
JP2017028690A5 (ja) 撮像装置
JPWO2021191719A5 (ja)
TW201929423A (zh) 差動放大器、像素電路及固體攝像裝置
JP6469224B2 (ja) ピクセル感度及びダイナミックレンジを高める方法及び装置
JP2004297546A (ja) 撮像装置
Tang et al. A high-dynamic range CMOS camera based on dual-gain channels
US20170180666A1 (en) Current Accumulative Pixel Structure for CMOS-TDI image sensor
KR20130018899A (ko) 단일 파이프라인 스테레오 이미지 캡처
US10939059B2 (en) Global shutter CMOS pixel circuit and image capturing method thereof
TWI227946B (en) Column readout circuit with increased signal range for CMOS image sensor
JPWO2021090110A5 (ja)
JPWO2021019333A5 (ja) 撮像装置