JPWO2021067927A5

JPWO2021067927A5 - 半導体集積プラットフォームシステム

Info

Publication number: JPWO2021067927A5
Application number: JP2022520713A
Authority: JP
Publication date: 2023-10-16

Description

［発明の概要］
本発明は、一実施形態では、本質的に電気伝導性の基材を備えた半導体集積プラットフォームシステムのアーキテクチャであって、基材上に１以上の中間層と、続いて１以上のパターン加工された高密度金属相互接続層とが付与されている、アーキテクチャを開示する。最上部の相互接続層は、１以上の半導体ダイが実装及び集積化される接続プラットフォームを提供する。受動電子部品もこのプラットフォームに実装可能である。該システムは、完全に機能する半導体集積プラットフォームシステムを生産するために封止される。半導体集積プラットフォームシステムの回路構成を電気パッドに接続して外部接続を容易にするために、基材貫通穴（別名、ビア）が利用されてもよい。

本発明は、一実施形態では、電気伝導性のフォイル基材を備えた半導体集積プラットフォームシステムのアーキテクチャであって、基材上に１以上の中間層と、続いて薄膜半導体層とが付与される、アーキテクチャを開示する。この半導体層に、トランジスタを含む機能的な能動及び受動の部品をパターン加工するために、半導体製作工程が使用されてもよい。１以上の金属相互接続層が半導体層の上に製作されて、半導体層の中の能動フィーチャに接続する。最上部の相互接続層は接続プラットフォームを提供し、該プラットフォーム上に１以上の半導体ダイが実装及び集積化される。受動電子部品もこのプラットフォームに実装可能である。該パッケージは、完全に機能する半導体集積プラットフォームシステムを生産するために封止される。半導体集積プラットフォームシステムの回路構成を電気パッドに接続して外部接続を容易にするために、基材貫通穴（ビア）が利用されてもよい。

支持体である電気伝導性基材（１００）、その上の中間膜（１０１）、その上の、能動及び／又は受動部品を備えるようにそれ自体パターン加工可能な半導体層（１０２）、その上の相互接続層（２０２）、その上の表面実装又は印刷された部品（３０１）、その上又は周囲の封止層（６００）を具備している、半導体集積プラットフォームシステムを示す斜視図。

支持体である電気伝導性基材（１００）、その上の中間膜（１０１）、その上の、能動及び／又は受動部品を備えるようにそれ自体パターン加工可能な半導体層（１０２）、その上の相互接続層（２０２）、その上の表面実装又は印刷された部品（３０１）、その上又は周囲の封止層（６００）を具備している半導体集積プラットフォームシステムを、明確に示すため互いに分離した状態で示す斜視図。

外部構造又は外部回路（７００）に実装されて電気接続（７０２）により接続されている半導体集積プラットフォームシステム（７０１）を示す斜視図。

外部構造又は外部回路（７００）に実装されて電気接続（７０２）により接続されている半導体集積プラットフォームシステム（７０１）を、明確に示すため互いに分離した状態で示す斜視図。中間層およびその上部と底部の両方に配置された複数の相互接続層を有する電気伝導性基材を含む半導体集積プラットフォームシステムの透視図。

［発明の詳細な説明］
本発明のいくつかの態様が本明細書中に説明及び図示されているが、当業者は同じ目的を達成するために別例の態様に影響を及ぼすこともできる。従って、添付の特許請求の範囲は、全てのそのような別例の態様を本発明の真の趣旨及び範囲に含まれるものとして扱うように意図されている。本発明は、電気伝導性の支持基材（１００）、該基材上の少なくとも１つの中間層（１０１）、少なくとも１つの相互接続層（１０２）、及び少なくとも１つの表面実装された電気部品（３０１）を具備している、電気デバイスに関する。

図１ａ及び１ｂ、及び図８を参照すると、電気伝導性基材（１００）は、電気伝導性物質、例えば、限定するものではないが以下の元素又は該元素を実質的に含んでいる合金、Ａｌ、Ｃ、Ｃｏ、Ｃｕ、Ｆｅ、Ｍｏ、Ｗ、Ｔａ、Ｔｉ、又はステンレス鋼の、シート又はフォイルを含むことができる。電気伝導性基材はデバイスの機械的支持体としての役割を果たす。電気伝導性物質の厚さは、５～１０００μｍ（例えば５μｍ～１０μｍ、３００μｍ～５００μｍ、又はこれらに含まれる任意の他の値若しくは値の範囲）であってよい。好ましくは、この厚さの電気伝導性基材により、デバイスにある程度の機械的柔軟性がもたらされることになる。そのため、適切な基材物質は、後続する層の加工温度を上回る軟化点を有するべきである。この加工温度は３５０～１４５０℃の範囲内であってよい。電気伝導性基材（１００）は、任意の形状、例えば円形、正方形、長方形、楕円形、長楕円形などを有することができる。図８を参照すると、電気伝導性基材（１００）はさらに、伝導性の層がシステム中の他の層又は部品と連絡することを可能にする１以上の孔及び／又はギャップ、例えばビア又はスルーホールを含むことができ、前記システムは電気伝導性基材（１００）の他の部分から分離されている。電気伝導性基材（１００）の平均表面粗さ（Ｒａ）は、後続する層が電気伝導性基材（１００）を表面形状に沿って覆うことができるように、かつ半導体製作工程をうまく適用できるように、１ｕｍ未満であるべきである。電気研磨、機械研磨、化学研磨、又はこれらの組み合わせを使用して、適切な表面粗さを達成することができる。スピンオングラス法も、適切な表面粗さを得るために使用可能である。デバイスの組立ての前に、電気伝導性基材を清浄化して表面汚染物質を除去するとよい。適切な表面清浄化技法には、メタノール、イソプロパノール、若しくはアセトンのような有機溶媒、又は硝酸若しくはフッ化水素酸のような酸の使用が挙げられる。加えて、前述の清浄化薬品と共に超音波振動が使用されてもよい。プラズマクリーニング技法、例えばスパッタプラズマによるクリーニング又は反応性イオンエッチングなども、電気伝導性基材の上の表面汚染物質を除去するために使用可能である。電気伝導性基材はさらに、電源プレーン及び／又はグランドプレーンとしての役割を果たすことも可能であり、かつ基材のバイアス印加及び／又はパワーゲーティングを実施するために使用することが可能である。

図１ａ－１ｂ及び２ａ－２ｂを参照すると、少なくとも１つの中間層（１０１）が、電気伝導性基材（１００）と半導体層（１０２）又は相互接続層（２０２）との間に存在する。中間層（１０１）は、１以上の金属、合金、炭化物、ケイ化物、酸化物、窒化物、及び／又は酸窒化物、例えば、限定するものではないがＡｌ、ＡｌＮ、Ａｌ_２Ｏ_３、ＣｅＯ_２、Ｃｕ、ＨｆＯ_２、Ｉｎ_２Ｏ_３、ＮｉＳｉ、ＳｉＣ、ＳｉＮ、ＳｉＯ_２、Ｔａ、Ｗ、ＷＣ、Ｗ_２Ｎ、ＺｒＯ_２などから構成されてよい。適切な中間層（１０１）材料は、デバイス中の他の物質に応じて３５０～１４５０℃の範囲の処理温度に耐え、相変化や化学変化は最小限でなければならない。中間層（１０１）の厚さは５ｎｍ～５０μｍの範囲であってよい。中間層（１０１）は、デバイスにおけるいくつかの目的を、例えば、限定するものではないが、電気伝導性基材（１００）の電気的絶縁、デバイス中の層の密着性改善、層間における拡散種の拡散の低下、層間の格子不整合によるストレスの修正、熱膨張によるストレスの管理、信号送信の促進、並びに電力及び熱的分布の提供を、達成することができる。中間層（１０１）はさらに、電源プレーン又はグランドプレーンとしての役割を果たすことも可能であり、かつ基材のバイアス印加及び／又はパワーゲーティングを実施するために使用することが可能である。中間層（１０１）は、堆積工程、例えば溶液を用いる堆積（すなわちスピンコーティング、印刷など）、スパッタリング、蒸発堆積、パルスレーザー堆積、水素化物気相エピタキシー、原子レーザー堆積、化学蒸着又はプラズマ増強化学蒸着などによって形成可能である。中間層（１０１）は、電気伝導性基材（１００）の上部、底部、又は上部及び底部の両方に成膜させることができる。成膜後、欠陥の排除、脱気及び／又は高密度化などの仕組みで中間層の質を改善するために、アニール処理が実施されてもよい。

図１ａ－１ｂを参照すると、半導体層又は複数の半導体層（１０２）が中間層（１０１）の上に加えられている。半導体層（１０２）は、１以上の半導体材料、例えば、限定するものではないが、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＮ、ＳｉＣ、ＧａＡｓ、ＩｎＧａＡｓ、ペロブスカイト、カーボンナノチューブ、及びこれらの合金などから構成可能である。半導体層は、非晶質、結晶質、ナノ結晶質、又はこれらの組み合わせであってよい。半導体層（１０２）の厚さは１０ｎｍ～１００μｍの範囲であってよい。半導体層（１０２）は、システムの上部、底部、又は上部及び底部の両方に存在することができる。半導体層（１０２）により、各層において１以上のデバイスをトランジスタ、ダイオード又はその他の能動若しくは受動の電気デバイスとして形成して部品とすることが可能であり、該部品には、限定するものではないがスイッチ、マイクロコントローラ、マイクロプロセッサ、電圧調整器、変換器、インターフェース、トランスレータ、レベルシフタ、入出力エキスパンダ、母線などが挙げられる。１つの実施形態では、図１ａ及び１ｂに示されるように、基材（１００）全体にわたって組成及び厚さが均一な少なくとも１つの半導体膜が、溶液を用いる堆積法（すなわちスピンコーティング、印刷など）、スパッタリング、蒸発堆積、又は化学蒸着により成膜される。別の実施形態では、図１ａ及び１ｂに示されるように、半導体層（１０２）は先在する中間層（１０１）の上の少なくとも１つの選択された区域に存在する。この実施形態では、半導体層（１０２）の隣接する区域は厚さ及び組成が異なっていてもよい。例えば、半導体層（１０２）は、厚さ５００ｎｍのＳｉの区域と、厚さ２５０ｎｍの別のＳｉＧｅの区域とで構成されてもよい。

図１ａ及び１ｂ、及び図８を参照すると、中間層（１０１）はさらにパターン加工されてもよい。そのような実施形態では、１以上の中間層（１０１）のアーキテクチャが互いに隣接して存在することができる。典型的な実施形態では、１００ｎｍのＭｇＯの中間層（１０１）が、電気伝導性基材（１００）のある区域を覆うように成膜されてよい。さらに５０ｎｍのＴａの中間層（１０１）が、電気伝導性基材（１００）の異なる区域を覆うように成膜されてよい。５０ｎｍのＴａ中間層（１０１）で覆われた区域は、１００ｎｍのＭｇＯ中間層（１０１）で覆われた区域から分離していてもよいし、２つの区域が部分的に又は完全に重なり合っていてもよい。典型的な実施形態では、１μｍのシリコン半導体層（１０２）が１００ｎｍのＭｇＯ中間層（１０１）の上に存在する一方で、２μｍのＧａＮ半導体層（１０２）が５０ｎｍのＴａ中間層（１０１）の上に存在していてもよい。そのような実施形態であれば、中間層（１０１）を複数の組成の半導体層（１０２）と両立させることが可能となる。この実施形態では、１つの機能、例えばＲＦ通信を支援するデバイスが、１μｍのＳｉ半導体層（１０２）にある別の機能、例えばロジックを支援するデバイスに隣接した２μｍのＧａＮ半導体層（１０２）に、存在することができる。この実施形態では、リソグラフィの技法、例えば直接描画フォトリソグラフィ、マスクを用いるフォトリソグラフィ、及びナノインプリントリソグラフィなど、並びに／又は薄膜パターン加工の技法、例えばリフトオフ若しくはエッチングなどを、薄膜堆積技法、例えば溶液を用いる堆積（すなわちスピンコーティング、印刷など）、スパッタリング、蒸発堆積、パルスレーザー堆積、水素化物気相エピタキシー、原子レーザー堆積、化学蒸着若しくはプラズマ増強化学蒸着などと連携して使用することができる。堆積に続いて、例えば結晶化、欠陥の排除、脱気又は高密度化のような手段によって材料特性を増強するために、熱アニール処理が実施されてもよい。

他の実施形態では、図２ａ－２ｂ及び４ａ－４ｂに示されるように、少なくとも１つの相互接続層（２０２）が、別の中間層（１０１）又は半導体層（１０２）のすぐ上に存在することができる。図８は、電気伝導性基材（１００）の上部及び底部表面の両方において中間層（１０１）のすぐ上に複数の相互接続層（２０２）が存在することを示している。これらの相互接続層（２０２）はパターン加工することが可能であり、かつ様々な厚さの複数の金属及び誘電体から成っていてよい。相互接続層（２０２）は受動電気部品（２０２ａ）を備えることができる。実施形態において、パターン加工されたＣｕ金属層（２０２）が、別のパターン加工されたＣｕ層（２０２）のすぐ上に存在していてもよい。図３ａ－３ｂ及び５ａ－５ｂに示されるように、Ｃｕ金属層（２０２）は、半導体層（１０２）の中のパターン加工された能動若しくは受動電気部品の間、表面実装された電気部品（３０１）の間、又は、半導体層（１０２）の中のパターン加工された能動若しくは受動電気部品及び表面実装された電気部品（３０１）両方の間の、電気的相互接続部としての役割を果たすことができる。

Claims

半導体集積プラットフォームシステムであって、
本質的な電気伝導性基材、
電気伝導性基材の上部及び底部表面の少なくとも１つに配置される少なくとも１つの中間層、及び
少なくとも１つの中間層の上に配置される少なくとも１つの相互接続層であって、前記少なくとも１つの相互接続層はそれに付着した電気部品を含んでいる、相互接続層、
を具備しているシステム。
前記少なくとも１つの中間層は、特定の幾何構造を形成するためにパターン加工、印刷又は選択的堆積が行われている、請求項１に記載のシステム。
前記本質的な電気伝導性基材が、それを通して形成された複数の分離された電気伝導性接触を伴って構成される、請求項２に記載のシステム。
前記電気伝導性基材が、それを通して形成された複数の誘電性のスルーホール領域を伴って構成される、請求項２に記載のシステム。
前記電気伝導性基材が、それを通して形成された複数の分離された電気伝導性接触、及びそれを通して形成された複数の誘電性のスルーホール領域を伴って構成される、請求項２に記載のシステム。
前記システムの少なくとも一部分を封止する封止材料をさらに具備している、請求項５に記載のシステム。
電気伝導性基材は、以下の金属又は合金：Ａｌ、Ｃ、Ｃｏ、Ｃｕ、Ｆｅ、Ｍｏ、Ｗ、Ｔａ、Ｔｉ、及びステンレス鋼、の１以上から実質的になる、シート又はフォイルから本質的に形成されている、請求項１に記載のシステム。
前記少なくとも１つの中間層は、Ａｌ、Ｔａ、Ｗ、Ｃｕ、ＷＣ、ＳｉＣ、ＮｉＳｉ、ＳｉＯ _２、Ａｌ _２Ｏ _３、ＣｅＯ _２、ＺｒＯ _２、ＨｆＯ _２、Ｉｎ _２Ｏ _３、Ｓｉ _３Ｎ _４、ＡｌＮ、及びＷ _２Ｎなどの、１以上の金属、合金、炭化物、ケイ化物、酸化物、窒化物、及び／又は酸窒化物、を含んでいる、請求項１に記載のシステム。
前記少なくとも１つの相互接続層は、Ａｌ、Ｃｏ、Ｃｕ、Ｐｔ、Ｒｕ、Ｔｉ、Ｔａ、及びＷを含む１以上の金属、ケイ酸塩、ＳｉＯ２、ドープ型及び非ドープ型のケイ酸塩ガラス、ＴａＮ、並びにＴｉＮを含む１以上の誘電体、及びケイ化物、及びドープ型及び非ドープ型のＳｉを含む半導体を含む、請求項１に記載のシステム。
少なくとも１つの相互接続層に付着した少なくとも１つの部品は、少なくとも１つの相互接続層に付着した少なくとも１つの他の部品、又は外部回路に接続されている少なくとも１つの部品に付着した少なくとも１つの他の部品、と通信する、請求項１に記載のシステム。
前記本質的な電気伝導性基材が、それを通して形成された複数の分離された電気伝導性接触を伴って構成される、請求項１に記載のシステム。
前記電気伝導性基材が、それを通して形成された複数の誘電性のスルーホール領域を伴って構成される、請求項１に記載のシステム。
前記電気伝導性基材が、それを通して形成された複数の分離された電気伝導性接触、及びそれを通して形成された複数の誘電性のスルーホール領域を伴って構成される、請求項１に記載のシステム。
前記少なくとも１つの中間層と前記少なくとも１つの相互接続層との間に配置された少なくとも１つの半導体層を更に備える、請求項１に記載のシステム。
前記電気伝導性基材が、それを通して形成された分離された電気伝導性接触を伴って構成される、請求項１４に記載のシステム。
前記電気伝導性基材が、それを通して形成された複数の誘電性のスルーホール領域を伴って構成される、請求項１４に記載のシステム。
前記電気伝導性基材が、それを通して形成された分離された電気伝導性接触、及びそれを通して形成された誘電性のスルーホール領域を伴って構成される、請求項１４に記載のシステム。
前記少なくとも１つの相互接続層が、それに結合する回路部品を含む、請求項１４に記載のシステム。
少なくとも１つの半導体層が、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＧａＡｓ、ＧａＮ、カーボンナノチューブ、ペロブスカイト、及び／又はこれらの合金を含んでいる、請求項１４に記載のシステム。
前記少なくとも１つの半導体層は、その中にパターン加工された能動及び受動の回路部品を含む、請求項１７に記載のシステム。
前記少なくとも１つの半導体層の中の能動及び受動の回路部品の所定のものは、前記少なくとも１つの半導体層の中の少なくとも１つの他の能動及び受動の回路部品、又は外部回路と結合している少なくとも１つの部品と通信する、請求項２０に記載のシステム。