JPWO2021025820A5 - - Google Patents
Download PDFInfo
- Publication number
- JPWO2021025820A5 JPWO2021025820A5 JP2022506671A JP2022506671A JPWO2021025820A5 JP WO2021025820 A5 JPWO2021025820 A5 JP WO2021025820A5 JP 2022506671 A JP2022506671 A JP 2022506671A JP 2022506671 A JP2022506671 A JP 2022506671A JP WO2021025820 A5 JPWO2021025820 A5 JP WO2021025820A5
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- clock
- clock signal
- transmitter
- receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Description
[0065]一実装形態では、エンティティは、位相補正信号に基づいてデジタル基準サンプリングクロックからクロック信号を作り出すための手段、これは、たとえば、図10に示されているデジタルクロック1006への位相補正信号入力であり得る、をさらに含み得る。上記の開示は本開示の例示的な態様を示しているが、添付の特許請求の範囲によって定義された本開示の範囲から逸脱することなく、本明細書において様々な変更および修正が行われ得ることに留意されたい。本明細書で説明された本開示の態様による方法クレームの機能、ステップおよび/またはアクションは、特定の順序で実施される必要がない。さらに、本開示の要素は、単数形で説明または請求されていることがあるが、単数形に限定することが明示的に述べられていない限り、複数形が企図される。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
[C1]
ワイヤレスネットワーク中のエンティティであって、前記エンティティはモバイルデバイスまたは基地局のうちの1つであり、
基準クロックから第1のクロック信号を受信し、送信機(TX)波形を生成するように構成された送信機(TX)位相ロックループ(PLL)と、
前記基準クロックから第2のクロック信号を受信し、受信機(RX)波形を生成するように構成された受信機(RX)位相ロックループ(PLL)と、
を備え、
前記送信機PLLおよび前記受信機PLLの一方または両方は、位相補正信号を受信することと、前記送信機PLLおよび前記受信機PLLが定常状態条件を達成するたびに、前記TX波形と前記RX波形とが同じ位相関係を有するように、前記位相補正信号に基づいて前記TX波形と前記RX波形との間の位相関係を調整することと、を行うように構成された、
エンティティ。
[C2]
前記基準クロックからの第3のクロック信号と、前記TX波形と、前記RX波形とを受信するように構成された位相整合推定回路をさらに備え、
前記位相整合推定回路は、前記TX波形と前記RX波形との間の前記位相関係を決定することと、前記基準クロックと前記TX波形との間の位相関係を作り出すために前記位相補正信号を生成することと、を行うように構成された、C1に記載のエンティティ。
[C3]
前記送信機PLL中の、送信機ループフィルタ、または送信機フィードバック分割器を制御する送信機ΣΔ変調器のうちの1つは、前記位相補正信号を受信し、前記TX波形における位相遅延を調整するように構成され、
前記受信機PLL中の、受信機ループフィルタ、または受信機フィードバック分割器を制御する受信機ΣΔ変調器のうちの1つは、前記位相補正信号を受信し、前記RX波形における位相遅延を調整するように構成された、C1に記載のエンティティ。
[C4]
デジタル基準サンプリングクロックから第3のクロック信号を受信するように構成された送信機デジタルアナログ変換器と、
前記デジタル基準サンプリングクロックから第4のクロック信号を受信するように構成された受信機アナログデジタル変換器と、
をさらに備え、
前記第1のクロック信号と前記第2のクロック信号との比が有理数である、C1に記載のエンティティ。
[C5]
前記送信機デジタルアナログ変換器によって受信される前記第3のクロック信号を作り出すために、前記デジタル基準サンプリングクロックからのクロック信号をNで割る、前記デジタル基準サンプリングクロックに結合された第1の周波数分割器と、ここにおいて、Nが整数である、
前記受信機アナログデジタル変換器によって受信される前記第4のクロック信号を作り出すために、前記デジタル基準サンプリングクロックからの前記クロック信号をMで割る、前記デジタル基準サンプリングクロックに結合された第2の周波数分割器と、ここにおいて、Mが整数であり、比N/Mが有理数である、
をさらに備える、C4に記載のエンティティ。
[C6]
前記デジタルクロックは、前記位相補正信号を受信し、前記位相補正信号に基づいてデジタルクロック信号を作り出すように構成された、C4に記載のエンティティ。
[C7]
ワイヤレスネットワーク中のエンティティの較正の方法であって、前記エンティティがモバイルデバイスまたは基地局のうちの1つであり、
基準クロックからの第1のクロック信号を、送信機(TX)波形を生成する送信機(TX)位相ロックループ(PLL)に提供することと、
前記基準クロックからの第2のクロック信号を、受信機(RX)波形を生成する受信機(RX)PLLに提供することと、
前記送信機PLLおよび前記受信機PLLによって受信される位相補正信号を生成することと、
前記送信機PLLおよび前記受信機PLLが定常状態条件を達成するたびに、前記TX波形と前記RX波形とが同じ位相関係を有するように、前記位相補正信号に基づいて前記TX波形と前記RX波形との間の位相関係を調整することと、
を備える、方法。
[C8]
前記位相補正信号を生成することは、
前記基準クロックから第3のクロック信号を受信することと、
前記TX波形を受信することと、
前記RX波形を受信することと、
前記TX波形と前記RX波形との間の位相関係を決定することと、
前記TX波形と前記RX波形との間の前記位相関係に基づいて前記位相補正信号を生成することと、
を備える、C7に記載の方法。
[C9]
前記位相補正信号に基づいて前記TX波形と前記RX波形との間の前記位相関係を調整することは、
前記TX波形における位相遅延を変更するために、前記位相補正信号に基づいて、前記送信機PLL中の、送信機ループフィルタ、または送信機フィードバック分割器を制御する送信機ΣΔ変調器のうちの少なくとも1つを調整することと、
前記RX波形における位相遅延を変更するために、前記位相補正信号に基づいて、前記受信機PLL中の、受信機ループフィルタ、または受信機フィードバック分割器を制御する受信機ΣΔ変調器のうちの1つを調整することと、
を備える、C7に記載の方法。
[C10]
デジタル基準サンプリングクロックからの第3のクロック信号を送信機デジタルアナログ変換器に提供することと、
前記デジタル基準サンプリングクロックからの第4のクロック信号を受信機アナログデジタル変換器に提供することと、
をさらに備え、
前記第3のクロック信号と前記第4のクロック信号との比は有理数である、C7に記載の方法。
[C11]
前記デジタル基準サンプリングクロックからのクロック信号をNで割ることによって、前記第3のクロック信号を生成することと、ここにおいて、Nが整数である、
前記デジタル基準サンプリングクロックからの前記クロック信号をMで割ることによって、前記第4のクロック信号を生成することと、ここにおいて、Mが整数であり、比N/Mが有理数である、
をさらに備える、C10に記載の方法。
[C12]
前記位相補正信号に基づいて、前記デジタル基準サンプリングクロックから前記クロック信号を作り出すことをさらに備える、C10に記載の方法。
[C13]
ワイヤレスネットワーク中のエンティティであって、前記エンティティがモバイルデバイスまたは基地局のうちの1つであり、
基準クロックからの第1のクロック信号を、送信機(TX)波形を生成する送信機(TX)位相ロックループ(PLL)に提供するための手段と、
前記基準クロックからの第2のクロック信号を、受信機(RX)波形を生成する受信機(RX)PLLに提供するための手段と、
前記送信機PLLおよび前記受信機PLLによって受信される位相補正信号を生成するための手段と、
前記送信機PLLおよび前記受信機PLLが定常状態条件を達成するたびに、前記TX波形と前記RX波形とが同じ位相関係を有するように、前記位相補正信号に基づいて前記TX波形と前記RX波形との間の位相関係を調整するための手段と、
を備える、エンティティ。
[C14]
前記位相補正信号を生成するための前記手段は、
前記基準クロックから第3のクロック信号を受信するための手段と、
前記TX波形を受信するための手段と、
前記RX波形を受信するための手段と、
前記TX波形と前記RX波形との間の位相関係を決定するための手段と、
前記TX波形と前記RX波形との間の前記位相関係に基づいて前記位相補正信号を生成するための手段と、
を備える、C13に記載のエンティティ。
[C15]
前記位相補正信号に基づいて前記TX波形と前記RX波形との間の前記位相関係を調整するための前記手段は、
前記TX波形における位相遅延を変更するために、前記位相補正信号に基づいて、前記送信機PLL中の、送信機ループフィルタ、または送信機フィードバック分割器を制御する送信機ΣΔ変調器のうちの少なくとも1つを調整するための手段と、
前記RX波形における位相遅延を変更するために、前記位相補正信号に基づいて、前記受信機PLL中の、受信機ループフィルタ、または受信機フィードバック分割器を制御する受信機ΣΔ変調器のうちの1つを調整するための手段と、
を備える、C13に記載のエンティティ。
[C16]
デジタル基準サンプリングクロックからの第3のクロック信号を送信機デジタルアナログ変換器に提供するための手段と、
前記デジタル基準サンプリングクロックからの第4のクロック信号を受信機アナログデジタル変換器に提供するための手段と、
をさらに備え、
前記第3のクロック信号と前記第4のクロック信号との比は有理数である、
C13に記載のエンティティ。
[C17]
前記デジタル基準サンプリングクロックからのクロック信号をNで割ることによって、前記第3のクロック信号を生成するための手段と、ここにおいて、Nが整数である、
前記デジタル基準サンプリングクロックからの前記クロック信号をMで割ることによって、前記第4のクロック信号を生成するための手段と、ここにおいて、Mが整数であり、比N/Mが有理数である、
をさらに備える、C16に記載のエンティティ。
[C18]
前記位相補正信号に基づいて、前記デジタル基準サンプリングクロックからの前記クロック信号を作り出すための手段をさらに備える、C16に記載のエンティティ。
[C19]
その上に記憶されたプログラムコードを含む非一時的記憶媒体であって、前記プログラムコードは、ワイヤレスネットワーク中のエンティティ中の少なくとも1つのプロセッサを制御するように動作可能であり、前記エンティティはモバイルデバイスまたは基地局のうちの1つであり、
ここにおいて、第1のクロック信号が、基準クロックから、送信機(TX)波形を生成する送信機(TX)位相ロックループ(PLL)に提供され、第2のクロック信号が、前記基準クロックから、受信機(RX)波形を生成する受信機(RX)PLLに提供され、
前記送信機PLLおよび前記受信機PLLによって受信される位相補正信号を生成するためのプログラムコードと、
前記送信機PLLおよび前記受信機PLLが定常状態条件を達成するたびに、前記TX波形と前記RX波形とが同じ位相関係を有するように、前記位相補正信号に基づいて前記TX波形と前記RX波形との間の位相関係を調整するためのプログラムコードと、
を備える、非一時的記憶媒体。
[C20]
前記位相補正信号を生成するための前記プログラムコードは、
前記基準クロックから第3のクロック信号を受信するためのプログラムコードと、
前記TX波形を受信するためのプログラムコードと、
前記RX波形を受信するためのプログラムコードと、
前記TX波形と前記RX波形との間の位相関係を決定するためのプログラムコードと、
前記TX波形と前記RX波形との間の前記位相関係に基づいて前記位相補正信号を生成するためのプログラムコードと、
を備える、C19に記載の非一時的記憶媒体。
[C21]
前記位相補正信号に基づいて前記TX波形と前記RX波形との間の前記位相関係を調整するための前記プログラムコードは、
前記TX波形における位相遅延を変更するために、前記位相補正信号に基づいて、前記送信機PLL中の、送信機ループフィルタ、または送信機フィードバック分割器を制御する送信機ΣΔ変調器のうちの少なくとも1つを調整するためのプログラムコードと、
前記RX波形における位相遅延を変更するために、前記位相補正信号に基づいて、前記受信機PLL中の、受信機ループフィルタ、または受信機フィードバック分割器を制御する受信機ΣΔ変調器のうちの1つを調整するためのプログラムコードと、
を備える、C19に記載の非一時的記憶媒体。
[C22]
デジタル基準サンプリングクロックからの第3のクロック信号を送信機デジタルアナログ変換器に提供するためのプログラムコードと、
前記デジタル基準サンプリングクロックからの第4のクロック信号を受信機アナログデジタル変換器に提供するためのプログラムコードと、
をさらに備え、
前記第3のクロック信号と前記第4のクロック信号との比は有理数である、
C19に記載の非一時的記憶媒体。
[C23]
前記デジタル基準サンプリングクロックからのクロック信号をNで割ることによって、前記第3のクロック信号を生成するためのプログラムコードと、ここにおいて、Nが整数である、
前記デジタル基準サンプリングクロックからの前記クロック信号をMで割ることによって、前記第4のクロック信号を生成するためのプログラムコードと、ここにおいて、Mが整数であり、比N/Mが有理数である、
をさらに備える、C22に記載の非一時的記憶媒体。
[C24]
前記位相補正信号に基づいて、前記デジタル基準サンプリングクロックからの前記クロック信号を作り出すためのプログラムコードをさらに備える、C22に記載の非一時的記憶媒体。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
[C1]
ワイヤレスネットワーク中のエンティティであって、前記エンティティはモバイルデバイスまたは基地局のうちの1つであり、
基準クロックから第1のクロック信号を受信し、送信機(TX)波形を生成するように構成された送信機(TX)位相ロックループ(PLL)と、
前記基準クロックから第2のクロック信号を受信し、受信機(RX)波形を生成するように構成された受信機(RX)位相ロックループ(PLL)と、
を備え、
前記送信機PLLおよび前記受信機PLLの一方または両方は、位相補正信号を受信することと、前記送信機PLLおよび前記受信機PLLが定常状態条件を達成するたびに、前記TX波形と前記RX波形とが同じ位相関係を有するように、前記位相補正信号に基づいて前記TX波形と前記RX波形との間の位相関係を調整することと、を行うように構成された、
エンティティ。
[C2]
前記基準クロックからの第3のクロック信号と、前記TX波形と、前記RX波形とを受信するように構成された位相整合推定回路をさらに備え、
前記位相整合推定回路は、前記TX波形と前記RX波形との間の前記位相関係を決定することと、前記基準クロックと前記TX波形との間の位相関係を作り出すために前記位相補正信号を生成することと、を行うように構成された、C1に記載のエンティティ。
[C3]
前記送信機PLL中の、送信機ループフィルタ、または送信機フィードバック分割器を制御する送信機ΣΔ変調器のうちの1つは、前記位相補正信号を受信し、前記TX波形における位相遅延を調整するように構成され、
前記受信機PLL中の、受信機ループフィルタ、または受信機フィードバック分割器を制御する受信機ΣΔ変調器のうちの1つは、前記位相補正信号を受信し、前記RX波形における位相遅延を調整するように構成された、C1に記載のエンティティ。
[C4]
デジタル基準サンプリングクロックから第3のクロック信号を受信するように構成された送信機デジタルアナログ変換器と、
前記デジタル基準サンプリングクロックから第4のクロック信号を受信するように構成された受信機アナログデジタル変換器と、
をさらに備え、
前記第1のクロック信号と前記第2のクロック信号との比が有理数である、C1に記載のエンティティ。
[C5]
前記送信機デジタルアナログ変換器によって受信される前記第3のクロック信号を作り出すために、前記デジタル基準サンプリングクロックからのクロック信号をNで割る、前記デジタル基準サンプリングクロックに結合された第1の周波数分割器と、ここにおいて、Nが整数である、
前記受信機アナログデジタル変換器によって受信される前記第4のクロック信号を作り出すために、前記デジタル基準サンプリングクロックからの前記クロック信号をMで割る、前記デジタル基準サンプリングクロックに結合された第2の周波数分割器と、ここにおいて、Mが整数であり、比N/Mが有理数である、
をさらに備える、C4に記載のエンティティ。
[C6]
前記デジタルクロックは、前記位相補正信号を受信し、前記位相補正信号に基づいてデジタルクロック信号を作り出すように構成された、C4に記載のエンティティ。
[C7]
ワイヤレスネットワーク中のエンティティの較正の方法であって、前記エンティティがモバイルデバイスまたは基地局のうちの1つであり、
基準クロックからの第1のクロック信号を、送信機(TX)波形を生成する送信機(TX)位相ロックループ(PLL)に提供することと、
前記基準クロックからの第2のクロック信号を、受信機(RX)波形を生成する受信機(RX)PLLに提供することと、
前記送信機PLLおよび前記受信機PLLによって受信される位相補正信号を生成することと、
前記送信機PLLおよび前記受信機PLLが定常状態条件を達成するたびに、前記TX波形と前記RX波形とが同じ位相関係を有するように、前記位相補正信号に基づいて前記TX波形と前記RX波形との間の位相関係を調整することと、
を備える、方法。
[C8]
前記位相補正信号を生成することは、
前記基準クロックから第3のクロック信号を受信することと、
前記TX波形を受信することと、
前記RX波形を受信することと、
前記TX波形と前記RX波形との間の位相関係を決定することと、
前記TX波形と前記RX波形との間の前記位相関係に基づいて前記位相補正信号を生成することと、
を備える、C7に記載の方法。
[C9]
前記位相補正信号に基づいて前記TX波形と前記RX波形との間の前記位相関係を調整することは、
前記TX波形における位相遅延を変更するために、前記位相補正信号に基づいて、前記送信機PLL中の、送信機ループフィルタ、または送信機フィードバック分割器を制御する送信機ΣΔ変調器のうちの少なくとも1つを調整することと、
前記RX波形における位相遅延を変更するために、前記位相補正信号に基づいて、前記受信機PLL中の、受信機ループフィルタ、または受信機フィードバック分割器を制御する受信機ΣΔ変調器のうちの1つを調整することと、
を備える、C7に記載の方法。
[C10]
デジタル基準サンプリングクロックからの第3のクロック信号を送信機デジタルアナログ変換器に提供することと、
前記デジタル基準サンプリングクロックからの第4のクロック信号を受信機アナログデジタル変換器に提供することと、
をさらに備え、
前記第3のクロック信号と前記第4のクロック信号との比は有理数である、C7に記載の方法。
[C11]
前記デジタル基準サンプリングクロックからのクロック信号をNで割ることによって、前記第3のクロック信号を生成することと、ここにおいて、Nが整数である、
前記デジタル基準サンプリングクロックからの前記クロック信号をMで割ることによって、前記第4のクロック信号を生成することと、ここにおいて、Mが整数であり、比N/Mが有理数である、
をさらに備える、C10に記載の方法。
[C12]
前記位相補正信号に基づいて、前記デジタル基準サンプリングクロックから前記クロック信号を作り出すことをさらに備える、C10に記載の方法。
[C13]
ワイヤレスネットワーク中のエンティティであって、前記エンティティがモバイルデバイスまたは基地局のうちの1つであり、
基準クロックからの第1のクロック信号を、送信機(TX)波形を生成する送信機(TX)位相ロックループ(PLL)に提供するための手段と、
前記基準クロックからの第2のクロック信号を、受信機(RX)波形を生成する受信機(RX)PLLに提供するための手段と、
前記送信機PLLおよび前記受信機PLLによって受信される位相補正信号を生成するための手段と、
前記送信機PLLおよび前記受信機PLLが定常状態条件を達成するたびに、前記TX波形と前記RX波形とが同じ位相関係を有するように、前記位相補正信号に基づいて前記TX波形と前記RX波形との間の位相関係を調整するための手段と、
を備える、エンティティ。
[C14]
前記位相補正信号を生成するための前記手段は、
前記基準クロックから第3のクロック信号を受信するための手段と、
前記TX波形を受信するための手段と、
前記RX波形を受信するための手段と、
前記TX波形と前記RX波形との間の位相関係を決定するための手段と、
前記TX波形と前記RX波形との間の前記位相関係に基づいて前記位相補正信号を生成するための手段と、
を備える、C13に記載のエンティティ。
[C15]
前記位相補正信号に基づいて前記TX波形と前記RX波形との間の前記位相関係を調整するための前記手段は、
前記TX波形における位相遅延を変更するために、前記位相補正信号に基づいて、前記送信機PLL中の、送信機ループフィルタ、または送信機フィードバック分割器を制御する送信機ΣΔ変調器のうちの少なくとも1つを調整するための手段と、
前記RX波形における位相遅延を変更するために、前記位相補正信号に基づいて、前記受信機PLL中の、受信機ループフィルタ、または受信機フィードバック分割器を制御する受信機ΣΔ変調器のうちの1つを調整するための手段と、
を備える、C13に記載のエンティティ。
[C16]
デジタル基準サンプリングクロックからの第3のクロック信号を送信機デジタルアナログ変換器に提供するための手段と、
前記デジタル基準サンプリングクロックからの第4のクロック信号を受信機アナログデジタル変換器に提供するための手段と、
をさらに備え、
前記第3のクロック信号と前記第4のクロック信号との比は有理数である、
C13に記載のエンティティ。
[C17]
前記デジタル基準サンプリングクロックからのクロック信号をNで割ることによって、前記第3のクロック信号を生成するための手段と、ここにおいて、Nが整数である、
前記デジタル基準サンプリングクロックからの前記クロック信号をMで割ることによって、前記第4のクロック信号を生成するための手段と、ここにおいて、Mが整数であり、比N/Mが有理数である、
をさらに備える、C16に記載のエンティティ。
[C18]
前記位相補正信号に基づいて、前記デジタル基準サンプリングクロックからの前記クロック信号を作り出すための手段をさらに備える、C16に記載のエンティティ。
[C19]
その上に記憶されたプログラムコードを含む非一時的記憶媒体であって、前記プログラムコードは、ワイヤレスネットワーク中のエンティティ中の少なくとも1つのプロセッサを制御するように動作可能であり、前記エンティティはモバイルデバイスまたは基地局のうちの1つであり、
ここにおいて、第1のクロック信号が、基準クロックから、送信機(TX)波形を生成する送信機(TX)位相ロックループ(PLL)に提供され、第2のクロック信号が、前記基準クロックから、受信機(RX)波形を生成する受信機(RX)PLLに提供され、
前記送信機PLLおよび前記受信機PLLによって受信される位相補正信号を生成するためのプログラムコードと、
前記送信機PLLおよび前記受信機PLLが定常状態条件を達成するたびに、前記TX波形と前記RX波形とが同じ位相関係を有するように、前記位相補正信号に基づいて前記TX波形と前記RX波形との間の位相関係を調整するためのプログラムコードと、
を備える、非一時的記憶媒体。
[C20]
前記位相補正信号を生成するための前記プログラムコードは、
前記基準クロックから第3のクロック信号を受信するためのプログラムコードと、
前記TX波形を受信するためのプログラムコードと、
前記RX波形を受信するためのプログラムコードと、
前記TX波形と前記RX波形との間の位相関係を決定するためのプログラムコードと、
前記TX波形と前記RX波形との間の前記位相関係に基づいて前記位相補正信号を生成するためのプログラムコードと、
を備える、C19に記載の非一時的記憶媒体。
[C21]
前記位相補正信号に基づいて前記TX波形と前記RX波形との間の前記位相関係を調整するための前記プログラムコードは、
前記TX波形における位相遅延を変更するために、前記位相補正信号に基づいて、前記送信機PLL中の、送信機ループフィルタ、または送信機フィードバック分割器を制御する送信機ΣΔ変調器のうちの少なくとも1つを調整するためのプログラムコードと、
前記RX波形における位相遅延を変更するために、前記位相補正信号に基づいて、前記受信機PLL中の、受信機ループフィルタ、または受信機フィードバック分割器を制御する受信機ΣΔ変調器のうちの1つを調整するためのプログラムコードと、
を備える、C19に記載の非一時的記憶媒体。
[C22]
デジタル基準サンプリングクロックからの第3のクロック信号を送信機デジタルアナログ変換器に提供するためのプログラムコードと、
前記デジタル基準サンプリングクロックからの第4のクロック信号を受信機アナログデジタル変換器に提供するためのプログラムコードと、
をさらに備え、
前記第3のクロック信号と前記第4のクロック信号との比は有理数である、
C19に記載の非一時的記憶媒体。
[C23]
前記デジタル基準サンプリングクロックからのクロック信号をNで割ることによって、前記第3のクロック信号を生成するためのプログラムコードと、ここにおいて、Nが整数である、
前記デジタル基準サンプリングクロックからの前記クロック信号をMで割ることによって、前記第4のクロック信号を生成するためのプログラムコードと、ここにおいて、Mが整数であり、比N/Mが有理数である、
をさらに備える、C22に記載の非一時的記憶媒体。
[C24]
前記位相補正信号に基づいて、前記デジタル基準サンプリングクロックからの前記クロック信号を作り出すためのプログラムコードをさらに備える、C22に記載の非一時的記憶媒体。
Claims (13)
- ワイヤレスネットワークにおいて使用するためのエンティティであって、前記エンティティがモバイルデバイスまたは基地局のうちの1つであり、
基準クロックからの第1のクロック信号を、送信機(TX)波形を生成する送信機(TX)位相ロックループ(PLL)に提供するための手段と、
前記基準クロックからの第2のクロック信号を、受信機(RX)波形を生成する受信機(RX)PLLに提供するための手段と、
前記送信機PLLおよび前記受信機PLLによって受信される位相補正信号を生成するための手段と、
前記送信機PLLおよび前記受信機PLLが定常状態条件を達成するたびに、前記TX波形と前記RX波形とが同じ位相関係を有するように、前記位相補正信号に基づいて前記TX波形と前記RX波形との間の位相関係を調整するための手段と、
前記RX波形を使用してラウンドトリップ時間測定信号を受信するための手段と、
前記TX波形を使用した前記ラウンドトリップ時間測定信号の前記受信に応答して、ラウンドトリップ時間応答信号を送信するための手段と、
を備える、エンティティ。 - 前記位相補正信号を生成するための前記手段は、
前記基準クロックから第3のクロック信号を受信するための手段と、
前記TX波形を受信するための手段と、
前記RX波形を受信するための手段と、
前記TX波形と前記RX波形との間の位相関係を決定するための手段と、
前記TX波形と前記RX波形との間の前記位相関係に基づいて前記位相補正信号を生成するための手段と、
を備える、請求項1に記載のエンティティ。 - 前記位相補正信号に基づいて前記TX波形と前記RX波形との間の前記位相関係を調整するための前記手段は、
前記TX波形における位相遅延を変更するために、前記位相補正信号に基づいて、前記送信機PLL中の、送信機ループフィルタ、または送信機フィードバック分割器を制御する送信機ΣΔ変調器のうちの少なくとも1つを調整するための手段と、
前記RX波形における位相遅延を変更するために、前記位相補正信号に基づいて、前記受信機PLL中の、受信機ループフィルタ、または受信機フィードバック分割器を制御する受信機ΣΔ変調器のうちの1つを調整するための手段と、
を備える、請求項1に記載のエンティティ。 - デジタル基準サンプリングクロックからの第3のクロック信号を送信機デジタルアナログ変換器に提供するための手段と、
前記デジタル基準サンプリングクロックからの第4のクロック信号を受信機アナログデジタル変換器に提供するための手段と、
をさらに備え、
前記第3のクロック信号と前記第4のクロック信号との比は有理数である、
請求項1に記載のエンティティ。 - 前記デジタル基準サンプリングクロックからのクロック信号をNで割ることによって、前記第3のクロック信号を生成するための手段と、ここにおいて、Nが整数である、
前記デジタル基準サンプリングクロックからの前記クロック信号をMで割ることによって、前記第4のクロック信号を生成するための手段と、ここにおいて、Mが整数であり、比N/Mが有理数である、
をさらに備える、請求項4に記載のエンティティ。 - 前記位相補正信号に基づいて、前記デジタル基準サンプリングクロックからの前記クロック信号を作り出すための手段をさらに備える、請求項4に記載のエンティティ。
- ワイヤレスネットワーク中のエンティティの較正の方法であって、前記エンティティがモバイルデバイスまたは基地局のうちの1つであり、
基準クロックからの第1のクロック信号を、送信機(TX)波形を生成する送信機(TX)位相ロックループ(PLL)に提供することと、
前記基準クロックからの第2のクロック信号を、受信機(RX)波形を生成する受信機(RX)PLLに提供することと、
前記送信機PLLおよび前記受信機PLLによって受信される位相補正信号を生成することと、
前記送信機PLLおよび前記受信機PLLが定常状態条件を達成するたびに、前記TX波形と前記RX波形とが同じ位相関係を有するように、前記位相補正信号に基づいて前記TX波形と前記RX波形との間の位相関係を調整することと、
前記RX波形を使用してラウンドトリップ時間測定信号を受信することと、
前記TX波形を使用した前記ラウンドトリップ時間測定信号の前記受信に応答して、ラウンドトリップ時間応答信号を送信することと、
を備える、方法。 - 前記位相補正信号を生成することは、
前記基準クロックから第3のクロック信号を受信することと、
前記TX波形を受信することと、
前記RX波形を受信することと、
前記TX波形と前記RX波形との間の位相関係を決定することと、
前記TX波形と前記RX波形との間の前記位相関係に基づいて前記位相補正信号を生成することと、
を備える、請求項7に記載の方法。 - 前記位相補正信号に基づいて前記TX波形と前記RX波形との間の前記位相関係を調整することは、
前記TX波形における位相遅延を変更するために、前記位相補正信号に基づいて、前記送信機PLL中の、送信機ループフィルタ、または送信機フィードバック分割器を制御する送信機ΣΔ変調器のうちの少なくとも1つを調整することと、
前記RX波形における位相遅延を変更するために、前記位相補正信号に基づいて、前記受信機PLL中の、受信機ループフィルタ、または受信機フィードバック分割器を制御する受信機ΣΔ変調器のうちの1つを調整することと、
を備える、請求項7に記載の方法。 - デジタル基準サンプリングクロックからの第3のクロック信号を送信機デジタルアナログ変換器に提供することと、
前記デジタル基準サンプリングクロックからの第4のクロック信号を受信機アナログデジタル変換器に提供することと、
をさらに備え、
前記第3のクロック信号と前記第4のクロック信号との比は有理数である、請求項7に記載の方法。 - 前記デジタル基準サンプリングクロックからのクロック信号をNで割ることによって、前記第3のクロック信号を生成することと、ここにおいて、Nが整数である、
前記デジタル基準サンプリングクロックからの前記クロック信号をMで割ることによって、前記第4のクロック信号を生成することと、ここにおいて、Mが整数であり、比N/Mが有理数である、
をさらに備える、請求項10に記載の方法。 - 前記位相補正信号に基づいて、前記デジタル基準サンプリングクロックから前記クロック信号を作り出すことをさらに備える、請求項10に記載の方法。
- その上に記憶されたプログラムコードを含む非一時的記憶媒体であって、前記プログラムコードは、ワイヤレスネットワーク中のエンティティ中の少なくとも1つのプロセッサを制御し、請求項7乃至12のうちのいずれか一項に記載の方法を実行するように動作可能であり、前記エンティティはモバイルデバイスまたは基地局のうちの1つである、非一時的記憶媒体。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962884634P | 2019-08-08 | 2019-08-08 | |
US62/884,634 | 2019-08-08 | ||
US16/683,162 US10931498B1 (en) | 2019-08-08 | 2019-11-13 | Phase synchronization for round trip delay estimation |
US16/683,162 | 2019-11-13 | ||
PCT/US2020/041233 WO2021025820A1 (en) | 2019-08-08 | 2020-07-08 | Phase synchronization for round trip delay estimation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022543394A JP2022543394A (ja) | 2022-10-12 |
JPWO2021025820A5 true JPWO2021025820A5 (ja) | 2023-06-19 |
Family
ID=74499513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022506671A Pending JP2022543394A (ja) | 2019-08-08 | 2020-07-08 | ラウンドトリップ遅延推定のための位相同期 |
Country Status (8)
Country | Link |
---|---|
US (1) | US10931498B1 (ja) |
EP (1) | EP4010985A1 (ja) |
JP (1) | JP2022543394A (ja) |
KR (1) | KR20220041100A (ja) |
CN (1) | CN114175510A (ja) |
BR (1) | BR112022001880A2 (ja) |
TW (1) | TW202110124A (ja) |
WO (1) | WO2021025820A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4078814A1 (en) | 2019-12-20 | 2022-10-26 | Telefonaktiebolaget LM Ericsson (publ) | Multiple pll system with common and difference mode loop filters |
US11070214B1 (en) * | 2020-10-14 | 2021-07-20 | Mellanox Technologies Denmark Aps | Test circuit for a digital phase-locked loop |
TWI793003B (zh) * | 2022-05-05 | 2023-02-11 | 創意電子股份有限公司 | 消除相位雜訊之影響的校正系統與包含其的類比至數位轉換裝置 |
WO2023232254A1 (en) * | 2022-06-02 | 2023-12-07 | Telefonaktiebolaget Lm Ericsson (Publ) | Multiple pll system with pairwise phase difference regulation |
US20240106623A1 (en) * | 2022-09-23 | 2024-03-28 | Qualcomm Incorporated | Phase tracking and correction architecture |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5794119A (en) * | 1995-11-21 | 1998-08-11 | Stanford Telecommunications, Inc. | Subscriber frequency control system and method in point-to-multipoint RF communication system |
US7996704B2 (en) * | 2007-08-21 | 2011-08-09 | Richwave Technology Corp. | Asynchronous first in first out interface and operation method thereof |
US7869782B2 (en) * | 2007-12-14 | 2011-01-11 | Broadcom Corporation | Multi-mode transmit and receive PLL |
US8009786B2 (en) * | 2008-02-26 | 2011-08-30 | Broadcom Corporation | Method for agile region and band conscious frequency planning for wireless transceivers |
US8452241B2 (en) * | 2008-04-04 | 2013-05-28 | Broadcom Corporation | Enhanced granularity operational parameters adjustment of components and modules in a multi-band, multi-standard communication device |
EP2408108A1 (en) * | 2010-07-14 | 2012-01-18 | Telefonaktiebolaget L M Ericsson AB (Publ) | Clocking scheme for a wireless communication device |
US8415999B2 (en) | 2010-07-28 | 2013-04-09 | International Business Machines Corporation | High frequency quadrature PLL circuit and method |
JP5787849B2 (ja) | 2012-08-29 | 2015-09-30 | 三菱電機株式会社 | 周波数シンセサイザ |
US9225507B1 (en) | 2013-06-04 | 2015-12-29 | Pmc-Sierra Us, Inc. | System and method for synchronizing local oscillators |
EP3272016A1 (en) * | 2015-03-20 | 2018-01-24 | Telefonaktiebolaget LM Ericsson (publ) | Fractional plls with low correlation |
US9531323B1 (en) * | 2015-06-24 | 2016-12-27 | Qualcomm Incorporated | Low-power balanced crystal oscillator |
US10935631B2 (en) * | 2018-04-24 | 2021-03-02 | Navico Holding As | Radar transceiver with a switched local oscillator |
-
2019
- 2019-11-13 US US16/683,162 patent/US10931498B1/en active Active
-
2020
- 2020-07-08 WO PCT/US2020/041233 patent/WO2021025820A1/en unknown
- 2020-07-08 KR KR1020227003449A patent/KR20220041100A/ko active Search and Examination
- 2020-07-08 BR BR112022001880A patent/BR112022001880A2/pt unknown
- 2020-07-08 JP JP2022506671A patent/JP2022543394A/ja active Pending
- 2020-07-08 EP EP20746818.2A patent/EP4010985A1/en active Pending
- 2020-07-08 CN CN202080054442.8A patent/CN114175510A/zh active Pending
- 2020-07-17 TW TW109124175A patent/TW202110124A/zh unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7333582B2 (en) | Two-point frequency modulation apparatus, wireless transmitting apparatus, and wireless receiving apparatus | |
US7539889B2 (en) | Media data synchronization in a wireless network | |
JP4826968B2 (ja) | 適合性の基準周波数補正による同期方式 | |
KR20110014999A (ko) | 무선 오디오 데이터 스트림들의 시간 동기화를 위한 장치 및 방법 | |
US11082051B2 (en) | Apparatus and methods for timing offset compensation in frequency synthesizers | |
JP5937211B2 (ja) | 集積回路上のコア間でのクロック共有 | |
JP2007088657A (ja) | Fmトランスミッタ | |
KR100917132B1 (ko) | 직접 및 극 변조에서 디지털 트래킹을 위한 방법 및 시스템 | |
TWI654846B (zh) | 具有雙相鎖迴路之時脈產生電路 | |
JPWO2021025820A5 (ja) | ||
US20080205543A1 (en) | Method and System for a High-Precision Frequency Generator using a Direct Digital Frequency Synthesizer for Transmitters and Receivers | |
US7551685B2 (en) | Apparatus, methods and articles of manufacture for signal correction using adaptive phase re-alignment | |
JPWO2016174805A1 (ja) | 無線アクセスシステム及びその制御方法 | |
US20170371990A1 (en) | Model-based calibration of an all-digital phase locked loop | |
JP2016144054A (ja) | 周波数シンセサイザ | |
US8554159B2 (en) | Direct FM/PM modulation | |
US10715157B2 (en) | Methods and mobile communication devices for performing spur relocation for phase-locked loops | |
KR20220032365A (ko) | 위상 고정 루프 및 이를 포함하는 전자 장치 | |
JPS6059822A (ja) | 周波数変換回路 | |
TWI726390B (zh) | 用於全數位鎖相迴路的裝置和方法 | |
US11489656B2 (en) | Wireless station and method of correcting frequency error | |
RU2280945C1 (ru) | Синтезатор частот с частотной или фазовой модуляцией | |
JP2007519279A (ja) | デルタ−シグマ変調器を使用して周波数信号を受信する受信器 | |
WO2023170688A1 (en) | Clock synchronization and latency reduction in an audio wireless multichannel audio system (wmas) | |
WO2023232255A1 (en) | Pll phase detector/charge pump linearization |