JP2022543394A - ラウンドトリップ遅延推定のための位相同期 - Google Patents

ラウンドトリップ遅延推定のための位相同期 Download PDF

Info

Publication number
JP2022543394A
JP2022543394A JP2022506671A JP2022506671A JP2022543394A JP 2022543394 A JP2022543394 A JP 2022543394A JP 2022506671 A JP2022506671 A JP 2022506671A JP 2022506671 A JP2022506671 A JP 2022506671A JP 2022543394 A JP2022543394 A JP 2022543394A
Authority
JP
Japan
Prior art keywords
waveform
clock
phase
pll
transmitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022506671A
Other languages
English (en)
Other versions
JPWO2021025820A5 (ja
Inventor
ドロセンコ、アレクサンダー
ハーディン、カール
バーク、ジョセフ・パトリック
ソリアガ、ジョセフ・ビナミラ
キング、ジャイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2022543394A publication Critical patent/JP2022543394A/ja
Publication of JPWO2021025820A5 publication Critical patent/JPWO2021025820A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2657—Carrier synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2656—Frame synchronisation, e.g. packet synchronisation, time division duplex [TDD] switching point detection or subframe synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2668—Details of algorithms
    • H04L27/2669—Details of algorithms characterised by the domain of operation
    • H04L27/2672—Frequency domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2668—Details of algorithms
    • H04L27/2673—Details of algorithms characterised by synchronisation parameters
    • H04L27/2676—Blind, i.e. without using known symbols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/001—Synchronization between nodes
    • H04W56/0015—Synchronization between nodes one node acting as a reference for the others
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/0035—Synchronisation arrangements detecting errors in frequency or phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/004—Synchronisation arrangements compensating for timing error of reception due to propagation delay
    • H04W56/0045—Synchronisation arrangements compensating for timing error of reception due to propagation delay compensating for timing error by altering transmission time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/0055—Synchronisation arrangements determining timing error of reception due to propagation delay
    • H04W56/0065—Synchronisation arrangements determining timing error of reception due to propagation delay using measurement of signal travel time
    • H04W56/009—Closed loop measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Position Fixing By Use Of Radio Waves (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

送信機（ＴＸ）位相ロックループ（ＰＬＬ）および受信機（ＲＸ）ＰＬＬによってそれぞれ作り出されたＴＸ波形とＲＸ波形との間の位相変動が、たとえばラウンドトリップ時間（ＲＴＴ）推定において、使用される処理遅延較正における誤差の発生源である。ＴＸ波形およびＲＸ波形は、定常状態条件にある間に一定の位相遅延を有するが、過渡時間中に、たとえば、スタートアップまたはリセットにおいて、位相遅延は、１８０ほどだけ変動し得、これは、５０ＭＨｚのベースバンド周波数において、１０ナノ秒ほどのランダム遅延変動をもたらし、これは、ＲＴＴを使用する精細な位置推定のために望ましくない。ＴＸ波形とＲＸ波形との間の位相遅延変動は、ＴＸ ＰＬＬおよびＲＸ ＰＬＬの出力信号を使用して生成された位相補正信号を使用して、低減されるかまたは除去され得る。【選択図】図７

Description

優先権の主張
関連出願の相互参照
[0001]本出願は、その両方が本出願の譲受人に譲渡され、その全体が参照により本明細書に明確に組み込まれる、２０１９年８月８日に出願された「PHASE SYNCHRONIZATION FOR ROUND TRIP DELAY ESTIMATION」と題する米国仮出願第６２／８８４，６３４号、および２０１９年１１月１３日に出願された「PHASE SYNCHRONIZATION FOR ROUND TRIP DELAY ESTIMATION」と題する米国非仮出願第１６／６８３，１６２号の利益を主張する。
ラウンドトリップ遅延推定のための位相同期に関する。
[0002]ワイヤレス通信システムは、第１世代アナログワイヤレス電話サービス（１Ｇ）、第２世代（２Ｇ）デジタルワイヤレス電話サービス（中間の２．５Ｇおよび２．７５Ｇネットワークを含む）、第３世代（３Ｇ）高速データ、インターネット対応ワイヤレスサービスならびに第４世代（４Ｇ）サービス（たとえば、ＬＴＥ（登録商標）またはＷｉＭａｘ（登録商標））を含む、様々な世代を通じて発展してきた。第５世代（５Ｇ）モバイル規格は、改善の中でも、より高いデータ転送速度と、より多い数の接続と、より良いカバレージとを必要とする。次世代モバイルネットワークアライアンスによる５Ｇ規格は、数万人のユーザの各々に数十メガビット毎秒のデータレートを提供し、オフィスフロア上の数十人の労働者に１ギガビット毎秒のデータレートを提供するように設計されている。
[0003]ワイヤレス（たとえば５Ｇ）ネットワークにアクセスしているモバイルデバイスのロケーションを取得することは、たとえば、緊急呼、パーソナルナビゲーション、アセットトラッキング、友人または家族の位置を特定することなどを含む、多くの適用例にとって有用であり得る。測位方法の１つのタイプは、信号が、あるエンティティから別のエンティティ、たとえば、基地局からユーザ機器（ＵＥ）に、またはその逆に送られるためにかかる時間の長さ＋リターン信号、たとえば、その信号の確認応答が受信されるためにかかる時間の長さである、ラウンドトリップ時間（ＲＴＴ）である。時間遅延は、２つの通信エンドポイント間の経路のための伝搬時間を含み、これは２つの通信エンドポイント間の距離に比例する。時間遅延は、たとえば、信号を受信するための、信号を処理するための、および信号に応答するための、エンドポイント内での処理遅延をさらに含む。処理遅延は、正確な位置測定を取得するために、ＲＴＴ測定値から較正される。より正確な位置推定を達成するために、処理遅延の較正を改善することが望ましい。
[0004]送信機（ＴＸ）位相ロックループ（ＰＬＬ）および受信機（ＲＸ）ＰＬＬによってそれぞれ作り出されたＴＸ波形とＲＸ波形との間の位相遅延変動は、たとえばＲＴＴ）測定などの測位プロシージャにおいて、使用される処理遅延較正における誤差の発生源である。ＴＸ ＰＬＬとＲＸ ＰＬＬとは、定常状態（steady state）条件にある間に一定の位相関係を有するが、過渡時間中に、たとえば、スタートアップまたはリセットにおいて、ＴＸ ＰＬＬとＲＸ ＰＬＬとの間の位相関係は不確定であり、これは、５０ＭＨｚのベースバンド波形周波数において、±１０ナノ秒ほどのランダム遅延変動をもたらすことがあり、これは、ＲＴＴを使用する精細な位置推定のために望ましくない。ＴＸ波形とＲＸ波形との間の位相遅延変動は、ＴＸ ＰＬＬおよびＲＸ ＰＬＬの出力信号を使用して生成された位相補正信号（phase correction signal）を使用することによって、低減されるかまたは除去され得る。
[0005]一実装形態では、ワイヤレスネットワーク中のエンティティは、エンティティがモバイルデバイスまたは基地局のうちの１つであり、基準クロックから第１のクロック信号を受信し、送信機（ＴＸ）波形を生成するように構成された送信機（ＴＸ）位相ロックループ（ＰＬＬ）と、基準クロックから第２のクロック信号を受信し、受信機（ＲＸ）波形を生成するように構成された受信機（ＲＸ）位相ロックループ（ＰＬＬ）とを含み、ここにおいて、送信機ＰＬＬおよび受信機ＰＬＬの一方または両方は、位相補正信号を受信することと、送信機ＰＬＬおよび受信機ＰＬＬが定常状態条件を達成するたびに、ＴＸ波形とＲＸ波形とが同じ位相関係を有するように、位相補正信号に基づいてＴＸ波形とＲＸ波形との間の位相関係を調整することとを行うように構成される。
[0006]一実装形態では、ワイヤレスネットワーク中のエンティティの較正の方法は、エンティティがモバイルデバイスまたは基地局のうちの１つであり、基準クロックからの第１のクロック信号を、送信機（ＴＸ）波形を生成する送信機（ＴＸ）位相ロックループ（ＰＬＬ）に提供することと、基準クロックからの第２のクロック信号を、受信機（ＲＸ）波形を生成する受信機（ＲＸ）ＰＬＬに提供することと、送信機ＰＬＬおよび受信機ＰＬＬによって受信される位相補正信号を生成することと、送信機ＰＬＬおよび受信機ＰＬＬが定常状態条件を達成するたびに、ＴＸ波形とＲＸ波形信号とが同じ位相関係を有するように、位相補正信号に基づいてＴＸ波形とＲＸ波形との間の位相関係を調整することとを含む。
[0007]本明細書で開示される態様に関連する他の目的および利点は、添付の図面および発明を実施するための形態に基づいて当業者に明らかになるであろう。
[0008]添付の図面は、本開示の様々な態様の説明を助けるために提示され、態様の限定ではなく、単に態様の例示のために提供される。
[0009]ユーザ機器と基地局との間のラウンドトリップ時間（ＲＴＴ）を決定するための簡略化された環境と例示的な技法とを示す図。 [0010]第１のエンティティによって始動され、第２のエンティティによって受信される、ワイヤレスプローブ要求および応答中に生じるＲＴＴ測定内の例示的なタイミングを示す図。 [0011]受信機（ＲＸ）位相ロックループ（ＰＬＬ）および送信機（ＴＸ）ＰＬＬが定常状態条件を達成した後に、ＲＸ ＰＬＬおよびＴＸ ＰＬＬによって作り出されたＲＸベースバンド信号およびＴＸベースバンド信号を示すタイミング図。 [0012]ＲＸアナログデジタル変換器（ＡＤＣ）とＴＸデジタルアナログ変換器（ＤＡＣ）との間の同期の欠如により生じ得る、サイクルスリップ誤差を示すグラフ。 [0013]位相補正信号を受信するＰＬＬを示す図。 [0014]ＲＸ ＰＬＬとＴＸ ＰＬＬと基準クロックとからの出力信号に基づく位相補正信号の生成を示す図。 [0015]位相補正信号を使用するＲＸ ＰＬＬおよびＴＸ ＰＬＬにおける位相遅延補正を示すブロック図。 [0016]デジタル基準サンプリングクロックからのクロック信号を使用するＴＸ ＤＡＣとＲＸ ＡＤＣとの間の同期を示すブロック図。 [0017]ＴＸ ＤＡＣおよびＲＸ ＡＤＣによって受信されるデジタルクロック信号とサンプルクロック信号とを示すタイミング図。 [0018]位相補正信号を使用して制御されるデジタル基準サンプリングクロックからのクロック信号を使用する、ＴＸ ＤＡＣとＲＸ ＡＤＣとの間の同期を示すブロック図。 [0019]ワイヤレスネットワーク中のエンティティの較正の例示的な方法を示す図。
[0020]ユーザ機器（ＵＥ）のラウンドトリップ時間（ＲＴＴ）測位は、ＵＥと基地局との間の推定距離を決定するために、二方向到着時間測定値（two-way time-of-arrival measurements）を使用する。これらの測定値は、たとえば、信号を受信するための、信号を処理するための、および信号に応答するための、エンドポイント内での処理遅延を含む。位置の正確な推定のために、処理遅延は、較正され、ＲＴＴ測定値から削除される。処理遅延の較正のための技法、特に、ＵＥまたは基地局内のハードウェアに起因する遅延のための技法が開示される。
[0021]本開示の特定の態様を対象とする以下の説明および関連する図面において、これらの技法および他の態様が開示される。本開示の範囲から逸脱することなく、代替態様が考案され得る。さらに、本開示の関連する詳細を不明瞭にしないように、本開示のよく知られている要素については詳細に説明しないか、または省略する。
[0022]「例示的」および／または「例」という単語は、本明細書では「例、事例、または例示の働きをすること」を意味するために使用する。本明細書で「例示的」および／または「例」として説明されるいかなる態様も、必ずしも他の態様よりも好ましいまたは有利であると解釈されるべきであるとは限らない。同様に、「本開示の態様」という用語は、本開示のすべての態様が、説明される特徴、利点または動作モードを含むことを必要としない。
[0023]本明細書ではＵＥとも呼ばれる、モバイルデバイスは、モバイルであり得るかまたは（たとえば、いくつかの時間において）固定であり得、無線アクセスネットワーク（ＲＡＮ）と通信し得る。本明細書で使用される「ＵＥ」という用語は、「アクセス端末」または「ＡＴ」、「クライアントデバイス」、「ワイヤレスデバイス」、「加入者デバイス」、「加入者端末」、「加入者局」、「ユーザ端末」またはＵＴ、「モバイル端末」、「移動局」、あるいはそれらの変形形態として互換的に呼ばれることがある。概して、ＵＥは、ＲＡＮを介してコアネットワークと通信することができ、コアネットワークを通して、ＵＥは、インターネットなどの外部ネットワークおよび他のＵＥと接続され得る。もちろん、ワイヤードアクセスネットワーク、（たとえば、ＩＥＥＥ８０２．１１などに基づく）ＷｉＦｉ（登録商標）ネットワークなどを介してなど、コアネットワークおよび／またはインターネットに接続する他の機構もＵＥのために可能である。ＵＥは、限定はしないが、プリント回路（ＰＣ）カード、コンパクトフラッシュ（登録商標）デバイス、外部または内部モデム、ワイヤレスまたはワイヤラインフォン、スマートフォン、タブレット、トラッキングデバイス、アセットタグなどを含む、いくつかのタイプのデバイスのいずれかによって実施され得る。ＵＥがそれを通してＲＡＮに信号を送ることができる通信リンクはアップリンクチャネル（たとえば、逆方向トラフィックチャネル、逆方向制御チャネル、アクセスチャネルなど）と呼ばれる。ＲＡＮがそれを通してＵＥに信号を送ることができる通信リンクはダウンリンクまたは順方向リンクチャネル（たとえば、ページングチャネル、制御チャネル、ブロードキャストチャネル、順方向トラフィックチャネルなど）と呼ばれる。本明細書で使用されるトラフィックチャネル（ＴＣＨ）という用語は、アップリンク／逆方向トラフィックチャネルまたはダウンリンク／順方向トラフィックチャネルのいずれかを指すことがある。
[0024]図１は、ＵＥ１０２と基地局１１０との間のラウンドトリップ時間（ＲＴＴ）を決定するための簡略化された環境１００と例示的な技法とを示す。ＵＥ１０２は、無線周波数（ＲＦ）信号と、ＲＦ信号の変調および情報パケットの交換のための規格化されたプロトコルとを使用して基地局１１０とワイヤレス通信し得る。交換された信号から様々なタイプの情報を抽出することと、ネットワークのレイアウト（すなわち、追加の基地局（図示せず）を含むネットワークジオメトリ）を利用することとによって、ＵＥ１０２の位置は、あらかじめ定義された基準座標系において決定され得る。たとえば、ＵＥ１０２と基地局１１０との間の決定されたＲＴＴは、２つの通信エンドポイント間の距離に比例する。基地局１１０の既知の位置を使用して、ＵＥ１０２の位置は、基地局１１０を中心とする円（または球体）上にあると決定され得る。既知の位置を有する複数の基地局と同様の測定値を用いて、ＵＥ１０２の位置は、円（または球体）の交点に基づいて決定され得る。
[0025]図示のように、ＵＥ１０２と基地局１１０との間のＲＴＴを決定する段階１において、基地局１１０は、ＲＴＴ測定信号（または、メッセージ）１２２をＵＥ１０２に送信し得る。段階２において、ＵＥ１０２中のプロセッサ１０３が、ＲＴＴ測定信号１２２を受信し、信号を処理して、応答メッセージが返されるべきであると決定する。段階３において、ＵＥ１０２は、ＲＴＴ応答信号（またはメッセージ）１２４を基地局１１０に送信する。ＲＴＴ測定信号１２２を送信することとＲＴＴ応答信号１２４を受信することとの間の総時間が、測定されたラウンドトリップ時間、すなわち、ＲＴＴ測定値である。段階４において、ロケーションサーバ１１２は、基地局１１０からＲＴＴ測定信号１２２を送信することとＲＴＴ応答信号１２４を受信することとの間の時間に基づくＲＴＴ測定値を受信し得、ＵＥ１０２と基地局１１０との間の推定距離を決定するためにＲＴＴ測定値を使用し得る。ロケーションサーバ１１２は、いくつかの基地局からのＵＥ１０２についての同様のＲＴＴ測定値を使用して、次いで、三辺測量（trilateration）など、知られている幾何学的技法を使用してＵＥの推定位置を決定し得る。
[0026]ＵＥ１０２は、デバイス、モバイルデバイス、ワイヤレスデバイス、モバイル端末、端末、移動局（ＭＳ）、セキュアユーザプレーンロケーション（ＳＵＰＬ：Secure User Plane Location）対応端末（ＳＥＴ：SUPL Enabled Terminal）を備え、および／またはそのように呼ばれるか、あるいは、何らかの他の名前で呼ばれることがある。その上、ＵＥ１０２は、セルフォン、スマートフォン、ラップトップ、タブレット、ＰＤＡ、トラッキングデバイス、ナビゲーションデバイス、モノのインターネット（ＩｏＴ）デバイス、あるいは何らかの他のポータブルデバイスまたは可動デバイスに対応し得る。一般に、必ずしもそうとは限らないが、ＵＥ１０２は、モバイル通信用グローバルシステム（ＧＳＭ（登録商標））、符号分割多元接続（ＣＤＭＡ）、広帯域ＣＤＭＡ（ＷＣＤＭＡ（登録商標））、ＬＴＥ、高速パケットデータ（ＨＲＰＤ）、（Ｗｉ－Ｆｉ（登録商標）とも呼ばれる）ＩＥＥＥ８０２．１１ ＷｉＦｉ、Ｂｌｕｅｔｏｏｔｈ（登録商標）（ＢＴ）、ワールドワイドインターオペラビリティフォーマイクロウェーブアクセス（ＷｉＭＡＸ（登録商標））、５Ｇ新無線（ＮＲ）を使用してなど、１つまたは複数の無線アクセス技術（ＲＡＴ）を使用してワイヤレス通信をサポートし得る。ＵＥ１０２はまた、たとえばデジタル加入者回線（ＤＳＬ）またはパケットケーブルを使用して他のネットワーク（たとえばインターネット）に接続し得るワイヤレスローカルエリアネットワーク（ＷＬＡＮ）を使用して、ワイヤレス通信をサポートし得る。これらのＲＡＴのうちの１つまたは複数の使用は、ＵＥ１０２が外部クライアントと通信することを可能にし、および／または外部クライアントがＵＥ１０２に関するロケーション情報を受信することを可能にし得る。
[0027]ＵＥ１０２のロケーションの推定値は、ロケーション、ロケーション推定値、ロケーションフィックス、フィックス、位置、位置推定値または位置フィックスと呼ばれることがあり、地理的なものであり、したがって、高度成分（たとえば、海抜高、地表高または地表深度、フロアレベルまたは地階レベル）を含むことも含まないこともあるＵＥ１０２のロケーション座標（たとえば、緯度および経度）を提供し得る。代替的に、ＵＥ１０２のロケーションは、都市ロケーションとして（たとえば、郵便住所として、あるいは、特定の部屋またはフロアなど、建築物中の何らかの地点または小さいエリアの指定として）表され得る。ＵＥ１０２のロケーションはまた、ある確率または信頼性レベル（たとえば、６７％、９５％など）でＵＥ１０２がそれの内部に位置することが予想される（地理的にまたは都市形態でのいずれかで定義される）エリアまたはボリュームとして表され得る。ＵＥ１０２のロケーションは、さらに、たとえば、地理的に、都市に関して、あるいは、マップ、フロアプランまたは建築物プラン上に示されたポイント、エリア、またはボリュームを参照することによって定義され得る既知のロケーションにある何らかの原点に対して定義された、距離および方向または相対Ｘ、Ｙ（およびＺ）座標を備える、相対ロケーションであり得る。本明細書に含まれている説明では、ロケーションという用語の使用は、別段に規定されていない限り、これらの変形態のいずれかを備え得る。ＵＥのロケーションを算出するとき、局所的なｘ、ｙ、および場合によってはｚ座標の値を求め、次いで、必要な場合、局所的な座標を（たとえば、緯度、経度、および平均海面の上または下の高度に対する）絶対的な座標に変換することが一般的である。
[0028]基地局１１０は、次世代（ＮＧ）無線アクセスネットワーク（ＲＡＮ）（ＮＧ－ＲＡＮ）と第５世代（５Ｇ）コアネットワーク（５ＧＣ）とを備える５Ｇネットワークの一部であり得る。５Ｇネットワークは、新無線（ＮＲ）ネットワークと呼ばれることもあり、ＮＧ－ＲＡＮは、５Ｇ ＲＡＮまたはＮＲ ＲＡＮと呼ばれることがあり、５ＧＣは、ＮＧコアネットワーク（ＮＧＣ）と呼ばれることがある。ＮＧ－ＲＡＮおよび５ＧＣの規格化は、第３世代パートナーシッププロジェクト（３ＧＰＰ（登録商標））において進行中である。基地局１１０は、ＮＲノードＢと呼ばれることがあり、ｇＮＢとも呼ばれる。基地局１１０は、３Ｇ、ロングタームエボリューション（ＬＴＥ）など、他のタイプのネットワークの一部であり得、ノードＢ、発展型ノードＢ、ｅノードＢなどと呼ばれることがある。
[0029]ＲＴＴ測定プロセス中に、ＲＴＴ測定のための信号を受信および送信するためにＵＥ１０２内の様々なハードウェア要素が必要である。たとえば、ＵＥ１０２は、受信機（ＲＸ）位相ロックループ（ＰＬＬ）１０４および送信機（ＴＸ）ＰＬＬ１０５、受信機（ＲＸ）アナログデジタル変換器（ＡＤＣ）１０６および送信機（ＴＸ）デジタルアナログ変換器（ＤＡＣ）１０７を含む。ＵＥ１０２は、１つまたは複数の基準クロック１０８、ならびに、ＲＴＴ測定中にハードウェア遅延の適切な較正を保証するために使用され得る説明される他の必要なハードウェア要素をさらに含む。基地局１１０は、ＲＴＴ測定のための信号を受信および送信するために同じまたは同様の構成要素を含み得る。
[0030]図１が、ＲＴＴ測定のための１つの一般的な例示的なプロセスを提供するが、当技術分野でよく知られている他の同様のプロセスを使用して、ＲＴＴ測定値が作り出され得ることを理解されたい。たとえば、基地局１１０自体が、ＲＴＴ測定を使用してＵＥ１０２までの推定距離を決定し得、ＲＴＴ測定とは対照的に、ロケーションサーバ１１２までの推定距離を提供し得る。さらに、ＵＥ１０２は、基地局１１０とは対照的に、ＲＴＴ測定を決定し得、たとえば、ＵＥ１０２は、段階１においてＲＴＴ測定信号１２２を送信し、段階３において基地局１１０からＲＴＴ応答信号１２４を受信するであろう。ＵＥ１０２は、ＲＴＴ測定を使用してＵＥ１０２と基地局１１０との間の推定距離を決定し得、ＵＥ１０２の推定位置を決定し得る。代替的に、ＵＥ１０２は、ロケーションサーバ１１２と通信し得、ロケーションサーバは、ＵＥ１０２の推定距離および／または推定位置を決定し得る。
[0031]ＵＥ１０２と基地局１１０との間の距離を決定することは、それら２つの間の無線周波数（ＲＦ）信号の時間情報を活用することを伴う。段階３において遅延がない、すなわち、段階１においてＲＴＴ測定信号１２２を受信することと、ＲＴＴ応答信号１２４を送信することとの間に遅延がないと仮定すると、信号を送ることと確認応答を受信することとの間の総時間は、信号の移動の時間に関係し、信号が見通し線（ＬＯＳ：line of sight）であると仮定すると、信号速度、すなわち、光速で乗算することによって、エンティティ間の距離に容易に変換され得る。しかしながら、実際には、処理遅延は、ＵＥ１０２と基地局１１０の両方に存在し、これはＲＴＴ測定に影響を及ぼす。較正を通して、処理遅延は、ＵＥの位置をより正確に推定するために、決定され、ＲＴＴ測定から削除され得る。
[0032]図２は、第１のエンティティ２０２によって始動され、第２のエンティティ２０４によって受信される、ワイヤレスプローブ要求および応答中に生じる、ＲＴＴ測定内の例示的なタイミングを示す図である。例として、第１のエンティティ２０２は、基地局１１０など、基地局であり得、第２のエンティティ２０４は、ＵＥ１０２など、ＵＥであり得るが、所望される場合、第１のエンティティ２０２はＵＥであり得、第２のエンティティ２０４は基地局であり得る。一態様では、ＲＴＴ応答は、確認応答パケット（ＡＣＫ）の形態をとり得るが、任意のタイプの応答パケットが使用され得る。
[0033]図示のように、第２のエンティティ２０４に関するＲＴＴを測定するために、第１のエンティティ２０２は、第２のエンティティ２０４に有向プローブ要求（directed probe request）、たとえば、ダウンリンクＲＴＴ基準信号を送り、第１のエンティティ２０２タイムライン上に示されているようにプローブ要求パケットが送られた時間（タイムスタンプ）（ｔTX Ｐａｃｋｅｔ）を記録し得る。第１のエンティティ２０２から第２のエンティティ２０４までの伝搬時間ｔpの後に、第２のエンティティ２０４は、パケットを受信することになる。第２のエンティティ２０４は、次いで、有向プローブ要求を処理し得、第２のエンティティ２０４タイムライン上に示されているように、いくらかの処理時間、たとえば、処理遅延の後に、第１のエンティティ２０２に確認応答（ＡＣＫ）、たとえば、アップリンクＲＴＴ基準信号を返送し得る。第２の伝搬時間ｔpの後に、第１のエンティティ２０２は、第１のエンティティ２０２タイムライン上に示されているように、ＡＣＫパケットが受信された時間（タイムスタンプ）（ｔRX ＡＣＫ）を記録し得る。ＡＣＫパケットを受信することとＡＣＫパケットにタイムスタンプを付けることとの間に、第１のエンティティ２０２においていくらかの処理遅延もあり得ることを理解されたい。第１のエンティティ２０２、あるいは第２のエンティティ２０４またはロケーションサーバなどの他のエンティティは、総ＲＴＴを時間差ｔRXＡＣＫ－ｔTXＰａｃｋｅｔとして決定し得る。純ＲＴＴ、すなわち、二方向伝搬時間（２＊ｔp）は、総ＲＴＴと処理遅延との間の差に基づいて決定され得る。したがって、処理遅延を較正することは、重要である。
[0034]図２に示されているように、処理遅延は、第２のエンティティ２０４内のハードウェア（ＨＷ）によって引き起こされる遅延を含む。その上、矢印２０６によって示されているように、ハードウェアによって引き起こされる遅延量は、可変であり得る。第１のエンティティ２０２は、同様に、ハードウェアによって引き起こされる処理遅延を受ける。現在、ラウンドトリップ時間に基づく位置推定は、ハードウェア遅延の変動が無視できると見なされるほど十分に粗い。しかしながら、たとえば、ＦＲ２、ＦＲ４などのｍｍＷａｖｅキャリア周波数における広帯域波形に基づく５Ｇモバイル規格下で考えられているように、より正確な位置推定が所望される場合、たとえば、第２のエンティティ２０４と第１のエンティティ２０２の両方における、ハードウェア遅延の変動は、もはや無視できず、適切に較正または制御されなければならない。たとえば、５Ｇ Ｒｅｌ１７ ３ＧＰＰ規格下で現在考えられている位置推定要件は、１ナノ秒以下の電気的遅延を推定するハードウェア較正プロシージャにつながる。
[0035]ハードウェア遅延の変動の１つの原因は、ＵＥ１０２による信号の受信および送信のタイミングを制御する、図１に示されているＲＸ ＰＬＬ１０４とＴＸ ＰＬＬ１０５と（または、基地局１１０における信号の受信および送信のタイミングを制御する同様の構成要素）の間の同期の欠如によるものである。
[0036]図３は、例として、ＲＸ ＰＬＬ１０４およびＴＸ ＰＬＬ１０５によってそれぞれ作り出されたＲＸベースバンド信号とＴＸベースバンド信号とを示すタイミング図である。ＲＸベースバンド信号とＴＸベースバンド信号とは、同じ周波数を有するものとして示されているが、それらが、異なる周波数を有し得ることを理解されたい。ＲＸ ＰＬＬおよびＴＸ ＰＬＬが定常状態条件にあると、ＲＸベースバンド波形およびＴＸベースバンド波形は固定の位相関係を有する。たとえば、ＲＸベースバンド信号、すなわち、ＲＸ波形、およびＴＸベースバンド信号、すなわち、ＴＸ波形は、以下のように説明され得る。
Figure 2022543394000002
[0037]ＲＸ信号とＴＸ信号との間の位相差δΦは、差φRX－φTXである。この位相差δΦは、受信クロックと送信クロックとが不整合になる（misaligned）ことを引き起こし、したがって、ＲＴＴ測定プロセス中のＵＥ１０２におけるおよび基地局１１０におけるハードウェア遅延の１つの発生源である。
[0038]ＴＸ波形とＲＸ波形との間の位相差δΦは、ＲＸ ＰＬＬおよびＴＸ ＰＬＬが定常状態条件にあるままである限り、一定のままであることになる。しかしながら、ＲＸ ＰＬＬ、ＴＸ ＰＬＬ、またはその両方の過渡時間（transient time）中に、位相差δΦは、一定のままでなく、次の過渡時間が生じるまでＴＸ波形とＲＸ波形との間の得られた位相差δΦをロックするＰＬＬの定常状態条件が生じるまで、±１８０°ほどだけ変化し得る。５０ＭＨｚのベースバンド周波数において、そのような不確実性は、±１０ナノ秒ほどだけランダム遅延変動をもたらすことがある。ＲＸ ＰＬＬとＴＸ ＰＬＬのうちの１つまたは複数が、たとえば、スタートアップまたはリセットにおける、過渡時間を経るときはいつでも、ベースバンド波形間の位相差δΦが変化することになる。したがって、ＴＸ波形とＲＸ波形との間の位相差δΦによって引き起こされるハードウェア遅延は、可変であり、処理遅延較正における誤差の発生源である。
[0039]したがって、ＲＴＴ測定における処理遅延を正確に決定し、削除するために、ＲＸ ＰＬＬおよびＴＸ ＰＬＬの位相較正が、ＲＸ波形とＴＸ波形との間の可変位相差δΦに対処するために望ましい。
[0040]ＲＴＴ測定中のハードウェア遅延の別の発生源は、図１に示されている、ＲＸ ＡＤＣ１０６とＴＸ ＤＡＣ１０７との間の同期の欠如によるものである。ＲＸ ＡＤＣ１０６とＴＸ ＤＡＣ１０７との間の同期の欠如は、サイクルスリップ誤差を生じる。ＲＴＴ測定における処理遅延を正確に決定し、削除するために、ＲＸ ＡＤＣ１０６とＴＸ ＤＡＣ１０７と（または、基地局１１０中の同様の構成要素）の間の同期の欠如に対処することが、望ましい。
[0041]図４は、例として、図１に示されているＲＸ ＡＤＣ１０６とＴＸ ＤＡＣ１０７との間の同期の欠如により生じ得るサイクルスリップ誤差を示すグラフである。ＲＸ ＡＤＣ１０６とＴＸ ＤＡＣ１０７との間のサイクルスリップは、これらのシステムが不合理なサンプリングクロック比において非同期的に動作することによるものである。たとえば、ＲＸ ＡＤＣ１０６のＮ個のクロックサイクルごとに、ＴＸ ＤＡＣ１０７のＭ個のクロックサイクルがあり得る。周波数ドリフトおよび不合理なクロック比により、時々、ＲＸ ＡＤＣ１０６のＮ個のサイクルごとにＴＸ ＤＡＣ１０７のＭ＋１個のサイクルまたはＭ－１個のサイクルがあることになり、その結果、ロケーション測位誤差を作り出すことになるサイクルスリップ誤差を生じる。
[0042]図５は、図１中のＵＥ１０２に示されているＲＸ ＰＬＬ１０４またはＴＸ ＰＬＬ１０５であり得、あるいは図１中の基地局１１０における同様のＲＸ ＰＬＬまたはＴＸ ＰＬＬであり得る、ＰＬＬ５００を示す図である。ＰＬＬ５００は、デジタル制御水晶発振器（ＤＣＸＯ）であり得る基準クロック（ＲＥＦＣＬＫ）５０２からクロック信号を受信する。クロック信号は、基準分割器５０４によって割られる。ＰＬＬ５００は、時間デジタル変換器（ＴＤＣ）であり得る位相周波数検出器（ＰＦＤ）５０６を含む。また、ＰＦＤ５０６は、フィードバック分割器（feedback divider）５１６からフィードバック信号を受信し、基準クロックとフィードバック信号との間の時間間隔、たとえば、誤差を表す出力信号を提供する。ローパスフィルタとして動作し得るデジタルループフィルタ５０８が、ＰＦＤ５０６から出力信号を受信する。デジタルループフィルタ５０８の出力は、デジタル制御発振器（ＤＣＯ）モデル５１０回路によって受信され、ＤＣＯモデル５１０回路は、デジタルアナログ変換器（ＤＡＣ）５１２と出力信号ＶＣＯを作り出す電圧制御発振器（ＶＣＯ）５１４とを含むものとして示されている。ＤＣＯモデル５１０からの出力信号ＶＣＯはまた、フィードバック分割器５１６によって割られ、フィードバックループ中のＰＦＤ５０６に提供される。フィードバック分割器５１６は、周波数制御ワード（ＦＣＷ）に応答してΣΔ変調器５１８によって制御され得る。
[0043]デジタルおよび分数ＰＬＬが、所望の出力周波数を選択するために、たとえば、基準分割器５０４およびフィードバック分割器５１６において、様々な分割率（divider ratio）を使用する。分割率は、プログラム可能であり、精細な周波数分解能を提供するために、ΣΔ変調器５１８など、ΣΔ変調器によって駆動される。しかしながら、ＰＬＬのためにすべてのチャネル中心周波数およびループフィルタ帯域幅についての位相遅延を較正することは、実際的でない。したがって、シングルポイント較正が望ましい。一定であり、たとえば、スタートアップまたはリセットにおける、過渡時間の後にさえ変動しない位相差δΦを達成するために、複数のＰＬＬ間の位相同期が使用され得る。
[0044]ＰＬＬ５００など、デジタルＰＬＬ内の多くの信号遅延は、パワーアップ状態中など、過渡時間中に、予測可能であり、不確実性または変動の対象でない。たとえば、ＰＦＤ５０６は、受信された基準クロックに常に整合された位相で、信号を出力する。デジタルループフィルタ５０８からのフィルタ遅延は、固定であり、予測可能である。フィードバック分割器５１６によって作り出された位相遅延は、分割率とともに変動し、これは知られている。しかしながら、ＤＣＯモデル５１０からの位相遅延は、ＤＡＣ５１２の初期状態とともに変動し、したがって、ＰＬＬの信号遅延における不確実性の発生源である。
[0045]図５に示されているように、位相補正信号が、デジタルループフィルタ５０８および／またはΣΔ変調器５１８に提供され得る。位相補正信号は、ＰＬＬ５００によって作り出された出力ＶＣＯの位相が、別のＰＬＬによって作り出された出力ＶＣＯに対して一定であることを保証するために使用され得る。位相補正信号は、必要に応じて遅延を導入するためにデジタルループフィルタ５０８の応答を変更する。遅延は、たとえば、デジタルループフィルタの係数を再計算することによって、または追加の時間遅延をオン／オフに切り替えることによって導入され得る。位相補正信号が、ΣΔ変調器５１８に提供された場合、位相補正信号は、ΣΔ変調器５１８が、必要に応じて遅延を導入するためにフィードバック分割器５１６を調整することを引き起こし得る。
[0046]図６は、ＵＥ１０２中のまたは基地局１１０中のＲＸ ＰＬＬおよびＴＸ ＰＬＬに提供されるべき位相補正信号を生成する位相整合推定回路（phase match estimation circuit）６００を示す図である。位相整合推定回路６００は、基準クロックの２つのサンプリングされたバージョン間の位相遅延／時間遅延を決定し、たとえば、基準クロックは、ＲＸ ＰＬＬとＴＸ ＰＬＬとによって同時にサンプリングされ、シングルポイント離散フーリエ変換（ＤＦＴ）が計算される。
[0047]図示のように、第１のアームでは、第１の差動ＡＤＣドライバ６０２が、基準クロック信号ならびにＲＸ ＰＬＬからの出力信号ＶＣＯからの周波数サンプリング（Ｆｓ）を受信する。回転子回路（rotator circuit）６０４が、差動ＡＤＣドライバ６０２からの出力信号を回転させ、これは、次いで、平均化回路６０６を用いて平均化される。得られた信号は、入力Ａとして位相推定回路６２０に提供される。位相整合推定回路６００は、サンプリングされた基準クロックのＤＦＴを計算するために、高速フーリエ変換（ＦＦＴ）を使用し得る。重要なＦＦＴビンが、基準クロック周波数に位置する。回転子回路６０４を用いてデータを回転させることによって、当該のビンは、ＤＣまで移動される。平均化回路６０６は、周波数領域中のサンプリングされた基準クロックの振幅と位相との窓掛けされた平均（windowed average）を計算する。位相情報は、位相推定回路６２０中のＡＤＣ（図示せず）のためにサンプリングクロックの位相遅延をキャプチャする。同様に、第２のアームでは、第２の差動ＡＤＣドライバ６１２が、基準クロック信号ならびにＴＸ ＰＬＬからの出力信号ＶＣＯからの周波数サンプリング（Ｆｓ）を受信する。回転子回路６１４が、差動ＡＤＣドライバ６１２からの出力信号を回転させ、これは、次いで、平均化回路６１６を用いて平均化される。得られた信号は、入力Ｂとして位相推定回路６２０に提供される。位相推定回路６２０は、入力Ａと入力Ｂとを受信し、２つの入力、ＡとＢとの間の位相差を計算するために複素数除算（complex number division）を実施する。次いで、位相差情報は、２つのＰＬＬに送られるべき位相補正信号を計算するために使用される。位相補正信号は、たとえば、ＰＬＬのデジタルループフィルタ５０８に適用される必要がある群遅延、または、たとえば、ΣΔ変調器５１８およびフィードバック分割器５１６における、デジタル分割器に適用されることを必要とされる時間遅延を計算することによって、位相差から導出され得る。
[0048]図７は、ＵＥ１０２など、ＵＥ、または基地局１１０など、基地局中にあり得る、ＲＸ ＰＬＬ７０２およびＴＸ ＰＬＬ７０４における位相遅延補正を示すブロック図を示す。図示のように、基準クロック７０６が、基準クロック信号を、ＲＸ ＰＬＬ７０２およびＴＸ ＰＬＬ７０４、ならびに位相整合推定回路７０８に提供する。ＲＸ ＰＬＬ７０２およびＴＸ ＰＬＬ７０４は、図５に示されているＰＬＬ５００と同様であり得る。ＲＸ ＰＬＬ７０２およびＴＸ ＰＬＬ７０４の一方または両方が、位相整合推定回路７０８から位相補正信号を受信し、送信機ＰＬＬおよび受信機ＰＬＬが定常状態条件を達成するたびに、ＴＸ波形（ＴＸ ＶＣＯ）とＲＸ波形（ＲＸ ＶＣＯ）とが同じ位相関係を有するように、位相補正信号に基づいてＴＸ波形とＲＸ波形との間の位相関係を調整し得る。図７は、ＲＸ ＰＬＬ７０２とＴＸ ＰＬＬ７０４の両方が、位相補正信号を受信し、それぞれ、ＲＸ ＶＣＯ信号とＴＸ ＶＣＯ信号とを作り出すことを示す。位相整合推定回路７０８は、図６に示されている位相整合推定回路６００と同様であり得、基準クロック信号を受信することに加えて、本明細書で説明されるように、ＲＸ ＶＣＯ信号とＴＸ ＶＣＯ信号とを受信し、位相補正信号を作り出し得る。
[0049]位相整合推定回路７０８を使用して、ＲＸ ＰＬＬ７０２およびＴＸ ＰＬＬ７０４によって作り出されたＲＸ ＶＣＯ信号およびＴＸ ＶＣＯ信号は、一定であり、たとえば、ＲＸ ＰＬＬ７０２およびＴＸ ＰＬＬ７０４の一方または両方のスタートアップまたはリセットにおける、過渡時間の後にさえ変動しない、ＴＸ波形とＲＸ波形との間の位相差δΦを有することを保証する。
[0050]図８は、ＵＥ１０２など、ＵＥ、または基地局１１０など、基地局中にあり得る、ＴＸ ＤＡＣ８０２とＲＸ ＡＤＣ８０４との間の同期を示すブロック図である。従来、ＴＸ ＤＡＣおよびＲＸ ＡＤＣは、パワーダウン節約、たとえば、ＴＸとＲＸの両方が待機中にオンであることが不要であることがある、ＴＸがスパー（spurs）を回避するための可変サンプリングクロックの使用、ＴＸ ＤＡＣクロックとＲＸ ＡＤＣクロックとの間の異なる位相雑音要件などを含む、様々な理由で別個のクロックを使用する。しかしながら、図８に示されているように、ＴＸ ＤＡＣ８０２とＲＸ ＡＤＣ８０４とは両方とも、同じデジタル基準クロック８０６を使用する。ＴＸ ＤＡＣ８０２は、サンプルクロックをＮで割る分割器８０８をクロック信号が通過した後にクロック信号を受信し、ＲＸ ＡＤＣ８０４は、サンプルクロックをＭで割る第２の分割器８１０をクロック信号が通過した後にクロック信号を受信する。ＴＸとＲＸのサンプリングクロック比（Ｎ／Ｍ）は、有理数である。サンプリングクロック比が有理数（Ｎ／Ｍ）である、ＴＸ ＤＡＣ８０２とＲＸ ＡＤＣ８０４の両方について同じクロック８０６を使用することは、ＴＸ ＤＡＣ８０２とＲＸ ＡＤＣ８０４のクロック同期が、図４に示されているものなど、サイクルスリップ誤差を防ぐことを可能にする。
[0051]図９は、例として、デジタクロック信号ＣＬＫ、ならびに、クロック信号が分割器８０８によってＮ、ここでＮ＝２である、で割られた後に、ＴＸ ＤＡＣ８０２によって受信されたサンプルクロック信号ＴＸ ＣＬＫと、クロック信号が分割器８０８によってＭ、ここでＭ＝３である、で割られた後に、ＲＸ ＡＤＣ８０４によって受信されたサンプルクロック信号ＲＸ ＣＬＫとを示すタイミング図を示している。わかり得るように、有理数であるサンプリングクロック比（Ｎ／Ｍ＝２／３）の場合、ＴＸ ＤＡＣ８０２についての２つのＴＸ ＣＬＫサイクルごとに、ＲＸ ＡＤＣ８０４についての厳密に３つのＲＸ ＣＬＫサイクルがあり、それにより、サイクルスリップ誤差を回避する。
[0052]図１０は、ＴＸ ＤＡＣ８０２とＲＸ ＡＤＣ８０４との間のクロック同期の別の実装形態を示すブロック図である。図１０に示されているシステムは、指定された要素が同じであるように、図８に示されているシステムと同様である。しかしながら、図１０に示されているように、デジタルクロック１００６は、たとえば、図６および図７に示されているものなど、位相整合推定回路から位相補正信号を受信し得る。位相補正信号は、ＴＸ ＤＡＣ８０２およびＲＸ ＡＤＣ８０４がＴＸ ＰＬＬ７０４およびＲＸ ＰＬＬ７０２によって作り出されたＴＸ ＶＣＯ信号およびＲＸ ＶＣＯ信号と整合されたクロック信号を受信するようにデジタルクロック１００６を制御し、それにより、可変ハードウェア遅延の別の考えられる発生源をなくし得る。
[0053]図１１は、ワイヤレスネットワーク中のエンティティの較正の例示的な方法１１００を示し、エンティティは、ＵＥ１０２など、モバイルデバイス、または基地局１１０など、基地局のうちの１つである。ブロック１１０２において示されているように、第１のクロック信号が、基準クロックから、送信機（ＴＸ）波形を生成するＴＸ位相ロックループ（ＰＬＬ）、たとえば、ＴＸ ＰＬＬ７０４に提供される。ブロック１１０４において、第２のクロック信号が、基準クロックから、受信機（ＲＸ）波形を生成するＲＸ ＰＬＬ、たとえば、ＲＸ ＰＬＬ７０２に提供される。ブロック１１０６において、送信機ＰＬＬおよび受信機ＰＬＬによって受信される位相補正信号が生成される。ブロック１１０８において、送信機ＰＬＬおよび受信機ＰＬＬが定常状態条件を達成するたびに、ＴＸ波形とＲＸ波形とが同じ位相関係を有するように、位相補正信号に基づいてＴＸ波形とＲＸ波形との間の位相関係が調整される。
[0054]いくつかの実装形態では、位相補正信号は、基準クロックから第３のクロック信号を受信することと、ＴＸ波形を受信することと、ＲＸ波形を受信することと、ＴＸ波形とＲＸ波形との間の位相関係を決定することと、ＴＸ波形とＲＸ波形との間の位相関係に基づいて位相補正信号を生成することとによって生成され得る。
[0055]いくつかの実装形態では、ＴＸ波形とＲＸ波形との間の位相関係は、ＴＸ波形における位相遅延を変更するために位相補正信号に基づいて、送信機ＰＬＬ中の、送信機ループフィルタ、または送信機フィードバック分割器を制御する送信機ΣΔ変調器のうちの少なくとも１つを調整することと、ＲＸ波形における位相遅延を変更するために位相補正信号に基づいて、受信機ＰＬＬ中の、受信機ループフィルタ、または受信機フィードバック分割器を制御する受信機ΣΔ変調器のうちの１つを調整することとによって、位相補正信号に基づいて調整される。
[0056]いくつかの実装形態では、方法は、デジタル基準サンプリングクロックからの第３のクロック信号を送信機デジタルアナログ変換器に提供することと、デジタル基準サンプリングクロックからの第４のクロック信号を受信機アナログデジタル変換器に提供することとをさらに含み得、ここにおいて、第３のクロック信号と第４のクロック信号との比が有理数である。たとえば、方法は、デジタル基準サンプリングクロックからのクロック信号をＮで割ることによって第３のクロック信号を生成することと、ここにおいて、Ｎが整数である、デジタル基準サンプリングクロックからのクロック信号をＭで割ることによって第４のクロック信号を生成することと、ここにおいて、Ｍが整数であり、ここにおいて、比Ｎ／Ｍが有理数である、をさらに含み得る。さらに、クロック信号は、位相補正信号に基づいてデジタル基準サンプリングクロックから作り出され得る。
[0057]本明細書で説明される方法は、適用例に応じて様々な手段によって実装され得る。たとえば、これらの方法は、ハードウェア、ファームウェア、ソフトウェア、またはそれらの任意の組合せで実装され得る。ハードウェア実装の場合、１つまたは複数のプロセッサは、１つまたは複数の特定用途向け集積回路（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）、デジタル信号処理デバイス（ＤＳＰＤ）、プログラマブル論理デバイス（ＰＬＤ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プロセッサ、コントローラ、マイクロコントローラ、マイクロプロセッサ、電子デバイス、本明細書で説明される機能を実施するように設計された他の電子ユニット、またはそれらの組合せの内部に実装され得る。
[0058]ファームウェアおよび／またはソフトウェアを伴う実装形態の場合、方法は、本明細書で説明される別個の機能を実施するモジュール（たとえば、プロシージャ、関数など）を用いて実装され得る。命令を有形に実施するいかなる機械可読媒体も、本明細書で説明される方法を実装する際に使用され得る。たとえば、ソフトウェアコードは、メモリに記憶され、１つまたは複数のプロセッサによって実行され、１つまたは複数のプロセッサに、本明細書で開示される技法を実施するようにプログラムされた専用コンピュータとして動作させ得る。メモリは、１つまたはプロセッサ内に、または１つまたは複数のプロセッサの外部に実装され得る。本明細書で使用される「メモリ」という用語は、長期メモリ、短期メモリ、揮発性メモリ、不揮発性メモリ、または他のメモリのいずれかのタイプを指し、メモリの特定のタイプまたはメモリの数、あるいはメモリが記憶される媒体のタイプに限定されるべきではない。
[0059]ファームウェアおよび／またはソフトウェアで実装される場合、実施される機能は、１つまたは複数の命令またはコードとして非一時的コンピュータ可読記憶媒体上に記憶され得る。記憶媒体の例は、データ構造で符号化されたコンピュータ可読媒体と、コンピュータプログラムで符号化されたコンピュータ可読媒体とを含む。コンピュータ可読媒体は、物理的コンピュータ記憶媒体を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ（登録商標）、ＣＤ－ＲＯＭまたは他の光ディスク（disk）ストレージ、磁気ディスク（disk）ストレージ、半導体ストレージ、または他の記憶デバイス、あるいは、命令またはデータ構造の形態で所望のプログラムコードを記憶するために使用され得、コンピュータによってアクセスされ得る任意の他の媒体を備えることができ、本明細書で使用されるディスク（disk）およびディスク（disc）は、コンパクトディスク（disc）（ＣＤ）、レーザーディスク（登録商標）（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）およびＢｌｕ－ｒａｙ（登録商標）ディスク（disc）を含み、ここで、ディスク（disk）は、通常、データを磁気的に再生し、ディスク（disc）は、データをレーザーで光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含まれるべきである。
[0060]コンピュータ可読記憶媒体上での記憶に加えて、命令および／またはデータは、通信装置中に含まれる伝送媒体上の信号として与えられ得る。たとえば、装置は、命令およびデータを示す信号を有する送受信機を含み得る。命令およびデータは、非一時的コンピュータ可読媒体、たとえばメモリ上に記憶され、１つまたは複数のプロセッサに、本明細書で開示される技法を実施するようにプログラムされた専用コンピュータとして動作させるように構成される。すなわち、通信装置は、開示される機能を実施するための情報を示す信号をもつ伝送媒体を含む。第１の時間において、通信装置中に含まれる伝送媒体は、開示される機能を実施するための情報の第１の部分を含み得るが、第２の時間において、通信装置中に含まれる伝送媒体は、開示される機能を実施するための情報の第２の部分を含み得る。
[0061]したがって、モバイルデバイスまたは基地局など、ワイヤレスネットワーク中のエンティティが、基準クロックからの第１のクロック信号を、送信機（ＴＸ）波形を生成するＴＸ位相ロックループ（ＰＬＬ）に提供するための手段を含み得、これは、たとえば、図７に示されている、基準クロック７０６およびＴＸ ＰＬＬ７０４であり得る。基準クロックからの第２のクロック信号を、ＲＸ波形を生成する受信機ＰＬＬに提供するための手段が、図７に示されている、たとえば、基準クロック７０６およびＲＸ ＰＬＬ７０２であり得る。送信機ＰＬＬおよび受信機ＰＬＬによって受信される位相補正信号を生成するための手段が、たとえば、図６に示されている位相整合推定回路６００または図７に示されている位相整合推定回路７０８であり得る。送信機ＰＬＬおよび受信機ＰＬＬが定常状態条件を達成するたびに、ＴＸ波形とＲＸ波形とが同じ位相関係を有するように、位相補正信号に基づいてＴＸ波形とＲＸ波形との間の位相関係を調整するための手段が、たとえば、図５に示されているＰＬＬ５００中のデジタルループフィルタ５０８および／またはΣΔ変調器５１８であり得る。
[0062]いくつかの実装形態では、位相補正信号を生成するための手段は、基準クロックからの第３のクロック信号を受信するための手段と、これは、たとえば、図６に示されている基準クロック（ＲＥＦＣＬＣＫ）であり得る、ＴＸ波形を受信するための手段と、これは、たとえば、図６中のＦｓ＝Ｔｘ ＶＣＯであり得る、ＲＸ波形を受信するための手段と、これは、たとえば、図６中のＦｓ＝Ｒｘ ＶＣＯであり得る、ＴＸ波形とＲＸ波形との間の位相関係を決定するための手段と、これは、たとえば、図６中の位相推定回路６２０であり得る、ＴＸ波形とＲＸ波形との間の位相関係に基づいて位相補正信号を生成するための手段と、これは、たとえば、図６中の位相推定回路６２０であり得る、を含み得る。
[0063]いくつかの実装形態では、位相補正信号に基づいてＴＸ波形とＲＸ波形との間の位相関係を調整するための手段は、ＴＸ波形における位相遅延を変更するために位相補正信号に基づいて、送信機ＰＬＬ中の、送信機ループフィルタ、または送信機フィードバック分割器を制御する送信機ΣΔ変調器のうちの少なくとも１つを調整するための手段と、これは、たとえば、図５に示されているＰＬＬ５００中のデジタルループフィルタ５０８および／またはΣΔ変調器５１８の位相補正信号入力であり得る、ＲＸ波形における位相遅延を変更するために位相補正信号に基づいて、受信機ＰＬＬ中の、受信機ループフィルタ、または受信機フィードバック分割器を制御する受信機ΣΔ変調器のうちの１つを調整するための手段と、これは、たとえば、図５に示されているＰＬＬ５００中のデジタルループフィルタ５０８および／またはΣΔ変調器５１８の位相補正信号入力であり得る、を含み得る。
[0064]いくつかの実装形態では、エンティティは、デジタル基準サンプリングクロックからの第４のクロック信号を送信機デジタルアナログ変換器に提供するための手段をさらに含み得、これは、たとえば、図８に示されているデジタルクロック８０６とＴＸ ＤＡＣ８０２との間の接続であり得る。デジタル基準サンプリングクロックからの第５のクロック信号を受信機アナログデジタル変換器に提供するための手段が、たとえば、図８に示されているデジタルクロック８０６とＲＸ ＡＤＣ８０４との間の接続であり得る。第４のクロック信号と第５のクロック信号との比は、有理数であり得る。一実装形態では、エンティティは、デジタル基準サンプリングクロックからのクロック信号をＮで割ることによって第４のクロック信号を生成するための手段と、ここにおいて、Ｎは整数である、これは、たとえば、図８に示されている分割器８０８であり得る、デジタル基準サンプリングクロックからのクロック信号をＭで割ることによって第５のクロック信号を生成するための手段と、ここにおいて、Ｍが整数であり、ここにおいて、比Ｎ／Ｍが有理数である、これは、たとえば、図８に示されている分割器８０８であり得る、をさらに含み得る。
[0065]一実装形態では、エンティティは、位相補正信号に基づいてデジタル基準サンプリングクロックからクロック信号を作り出すための手段、これは、たとえば、図１０に示されているデジタルクロック１００６への位相補正信号入力であり得る、をさらに含み得る。上記の開示は本開示の例示的な態様を示しているが、添付の特許請求の範囲によって定義された本開示の範囲から逸脱することなく、本明細書において様々な変更および修正が行われ得ることに留意されたい。本明細書で説明された本開示の態様による方法クレームの機能、ステップおよび／またはアクションは、特定の順序で実施される必要がない。さらに、本開示の要素は、単数形で説明または請求されていることがあるが、単数形に限定することが明示的に述べられていない限り、複数形が企図される。

Claims (24)

  1. ワイヤレスネットワーク中のエンティティであって、前記エンティティはモバイルデバイスまたは基地局のうちの１つであり、
    基準クロックから第１のクロック信号を受信し、送信機（ＴＸ）波形を生成するように構成された送信機（ＴＸ）位相ロックループ（ＰＬＬ）と、
    前記基準クロックから第２のクロック信号を受信し、受信機（ＲＸ）波形を生成するように構成された受信機（ＲＸ）位相ロックループ（ＰＬＬ）と、
    を備え、
    前記送信機ＰＬＬおよび前記受信機ＰＬＬの一方または両方は、位相補正信号を受信することと、前記送信機ＰＬＬおよび前記受信機ＰＬＬが定常状態条件を達成するたびに、前記ＴＸ波形と前記ＲＸ波形とが同じ位相関係を有するように、前記位相補正信号に基づいて前記ＴＸ波形と前記ＲＸ波形との間の位相関係を調整することと、を行うように構成された、
    エンティティ。
  2. 前記基準クロックからの第３のクロック信号と、前記ＴＸ波形と、前記ＲＸ波形とを受信するように構成された位相整合推定回路をさらに備え、
    前記位相整合推定回路は、前記ＴＸ波形と前記ＲＸ波形との間の前記位相関係を決定することと、前記基準クロックと前記ＴＸ波形との間の位相関係を作り出すために前記位相補正信号を生成することと、を行うように構成された、請求項１に記載のエンティティ。
  3. 前記送信機ＰＬＬ中の、送信機ループフィルタ、または送信機フィードバック分割器を制御する送信機ΣΔ変調器のうちの１つは、前記位相補正信号を受信し、前記ＴＸ波形における位相遅延を調整するように構成され、
    前記受信機ＰＬＬ中の、受信機ループフィルタ、または受信機フィードバック分割器を制御する受信機ΣΔ変調器のうちの１つは、前記位相補正信号を受信し、前記ＲＸ波形における位相遅延を調整するように構成された、請求項１に記載のエンティティ。
  4. デジタル基準サンプリングクロックから第３のクロック信号を受信するように構成された送信機デジタルアナログ変換器と、
    前記デジタル基準サンプリングクロックから第４のクロック信号を受信するように構成された受信機アナログデジタル変換器と、
    をさらに備え、
    前記第１のクロック信号と前記第２のクロック信号との比が有理数である、請求項１に記載のエンティティ。
  5. 前記送信機デジタルアナログ変換器によって受信される前記第３のクロック信号を作り出すために、前記デジタル基準サンプリングクロックからのクロック信号をＮで割る、前記デジタル基準サンプリングクロックに結合された第１の周波数分割器と、ここにおいて、Ｎが整数である、
    前記受信機アナログデジタル変換器によって受信される前記第４のクロック信号を作り出すために、前記デジタル基準サンプリングクロックからの前記クロック信号をＭで割る、前記デジタル基準サンプリングクロックに結合された第２の周波数分割器と、ここにおいて、Ｍが整数であり、比Ｎ／Ｍが有理数である、
    をさらに備える、請求項４に記載のエンティティ。
  6. 前記デジタルクロックは、前記位相補正信号を受信し、前記位相補正信号に基づいてデジタルクロック信号を作り出すように構成された、請求項４に記載のエンティティ。
  7. ワイヤレスネットワーク中のエンティティの較正の方法であって、前記エンティティがモバイルデバイスまたは基地局のうちの１つであり、
    基準クロックからの第１のクロック信号を、送信機（ＴＸ）波形を生成する送信機（ＴＸ）位相ロックループ（ＰＬＬ）に提供することと、
    前記基準クロックからの第２のクロック信号を、受信機（ＲＸ）波形を生成する受信機（ＲＸ）ＰＬＬに提供することと、
    前記送信機ＰＬＬおよび前記受信機ＰＬＬによって受信される位相補正信号を生成することと、
    前記送信機ＰＬＬおよび前記受信機ＰＬＬが定常状態条件を達成するたびに、前記ＴＸ波形と前記ＲＸ波形とが同じ位相関係を有するように、前記位相補正信号に基づいて前記ＴＸ波形と前記ＲＸ波形との間の位相関係を調整することと、
    を備える、方法。
  8. 前記位相補正信号を生成することは、
    前記基準クロックから第３のクロック信号を受信することと、
    前記ＴＸ波形を受信することと、
    前記ＲＸ波形を受信することと、
    前記ＴＸ波形と前記ＲＸ波形との間の位相関係を決定することと、
    前記ＴＸ波形と前記ＲＸ波形との間の前記位相関係に基づいて前記位相補正信号を生成することと、
    を備える、請求項７に記載の方法。
  9. 前記位相補正信号に基づいて前記ＴＸ波形と前記ＲＸ波形との間の前記位相関係を調整することは、
    前記ＴＸ波形における位相遅延を変更するために、前記位相補正信号に基づいて、前記送信機ＰＬＬ中の、送信機ループフィルタ、または送信機フィードバック分割器を制御する送信機ΣΔ変調器のうちの少なくとも１つを調整することと、
    前記ＲＸ波形における位相遅延を変更するために、前記位相補正信号に基づいて、前記受信機ＰＬＬ中の、受信機ループフィルタ、または受信機フィードバック分割器を制御する受信機ΣΔ変調器のうちの１つを調整することと、
    を備える、請求項７に記載の方法。
  10. デジタル基準サンプリングクロックからの第３のクロック信号を送信機デジタルアナログ変換器に提供することと、
    前記デジタル基準サンプリングクロックからの第４のクロック信号を受信機アナログデジタル変換器に提供することと、
    をさらに備え、
    前記第３のクロック信号と前記第４のクロック信号との比は有理数である、
    請求項７に記載の方法。
  11. 前記デジタル基準サンプリングクロックからのクロック信号をＮで割ることによって、前記第３のクロック信号を生成することと、ここにおいて、Ｎが整数である、
    前記デジタル基準サンプリングクロックからの前記クロック信号をＭで割ることによって、前記第４のクロック信号を生成することと、ここにおいて、Ｍが整数であり、比Ｎ／Ｍが有理数である、
    をさらに備える、請求項１０に記載の方法。
  12. 前記位相補正信号に基づいて、前記デジタル基準サンプリングクロックから前記クロック信号を作り出すことをさらに備える、請求項１０に記載の方法。
  13. ワイヤレスネットワーク中のエンティティであって、前記エンティティがモバイルデバイスまたは基地局のうちの１つであり、
    基準クロックからの第１のクロック信号を、送信機（ＴＸ）波形を生成する送信機（ＴＸ）位相ロックループ（ＰＬＬ）に提供するための手段と、
    前記基準クロックからの第２のクロック信号を、受信機（ＲＸ）波形を生成する受信機（ＲＸ）ＰＬＬに提供するための手段と、
    前記送信機ＰＬＬおよび前記受信機ＰＬＬによって受信される位相補正信号を生成するための手段と、
    前記送信機ＰＬＬおよび前記受信機ＰＬＬが定常状態条件を達成するたびに、前記ＴＸ波形と前記ＲＸ波形とが同じ位相関係を有するように、前記位相補正信号に基づいて前記ＴＸ波形と前記ＲＸ波形との間の位相関係を調整するための手段と、
    を備える、エンティティ。
  14. 前記位相補正信号を生成するための前記手段は、
    前記基準クロックから第３のクロック信号を受信するための手段と、
    前記ＴＸ波形を受信するための手段と、
    前記ＲＸ波形を受信するための手段と、
    前記ＴＸ波形と前記ＲＸ波形との間の位相関係を決定するための手段と、
    前記ＴＸ波形と前記ＲＸ波形との間の前記位相関係に基づいて前記位相補正信号を生成するための手段と、
    を備える、請求項１３に記載のエンティティ。
  15. 前記位相補正信号に基づいて前記ＴＸ波形と前記ＲＸ波形との間の前記位相関係を調整するための前記手段は、
    前記ＴＸ波形における位相遅延を変更するために、前記位相補正信号に基づいて、前記送信機ＰＬＬ中の、送信機ループフィルタ、または送信機フィードバック分割器を制御する送信機ΣΔ変調器のうちの少なくとも１つを調整するための手段と、
    前記ＲＸ波形における位相遅延を変更するために、前記位相補正信号に基づいて、前記受信機ＰＬＬ中の、受信機ループフィルタ、または受信機フィードバック分割器を制御する受信機ΣΔ変調器のうちの１つを調整するための手段と、
    を備える、請求項１３に記載のエンティティ。
  16. デジタル基準サンプリングクロックからの第３のクロック信号を送信機デジタルアナログ変換器に提供するための手段と、
    前記デジタル基準サンプリングクロックからの第４のクロック信号を受信機アナログデジタル変換器に提供するための手段と、
    をさらに備え、
    前記第３のクロック信号と前記第４のクロック信号との比は有理数である、
    請求項１３に記載のエンティティ。
  17. 前記デジタル基準サンプリングクロックからのクロック信号をＮで割ることによって、前記第３のクロック信号を生成するための手段と、ここにおいて、Ｎが整数である、
    前記デジタル基準サンプリングクロックからの前記クロック信号をＭで割ることによって、前記第４のクロック信号を生成するための手段と、ここにおいて、Ｍが整数であり、比Ｎ／Ｍが有理数である、
    をさらに備える、請求項１６に記載のエンティティ。
  18. 前記位相補正信号に基づいて、前記デジタル基準サンプリングクロックからの前記クロック信号を作り出すための手段をさらに備える、請求項１６に記載のエンティティ。
  19. その上に記憶されたプログラムコードを含む非一時的記憶媒体であって、前記プログラムコードは、ワイヤレスネットワーク中のエンティティ中の少なくとも１つのプロセッサを制御するように動作可能であり、前記エンティティはモバイルデバイスまたは基地局のうちの１つであり、
    ここにおいて、第１のクロック信号が、基準クロックから、送信機（ＴＸ）波形を生成する送信機（ＴＸ）位相ロックループ（ＰＬＬ）に提供され、第２のクロック信号が、前記基準クロックから、受信機（ＲＸ）波形を生成する受信機（ＲＸ）ＰＬＬに提供され、
    前記送信機ＰＬＬおよび前記受信機ＰＬＬによって受信される位相補正信号を生成するためのプログラムコードと、
    前記送信機ＰＬＬおよび前記受信機ＰＬＬが定常状態条件を達成するたびに、前記ＴＸ波形と前記ＲＸ波形とが同じ位相関係を有するように、前記位相補正信号に基づいて前記ＴＸ波形と前記ＲＸ波形との間の位相関係を調整するためのプログラムコードと、
    を備える、非一時的記憶媒体。
  20. 前記位相補正信号を生成するための前記プログラムコードは、
    前記基準クロックから第３のクロック信号を受信するためのプログラムコードと、
    前記ＴＸ波形を受信するためのプログラムコードと、
    前記ＲＸ波形を受信するためのプログラムコードと、
    前記ＴＸ波形と前記ＲＸ波形との間の位相関係を決定するためのプログラムコードと、
    前記ＴＸ波形と前記ＲＸ波形との間の前記位相関係に基づいて前記位相補正信号を生成するためのプログラムコードと、
    を備える、請求項１９に記載の非一時的記憶媒体。
  21. 前記位相補正信号に基づいて前記ＴＸ波形と前記ＲＸ波形との間の前記位相関係を調整するための前記プログラムコードは、
    前記ＴＸ波形における位相遅延を変更するために、前記位相補正信号に基づいて、前記送信機ＰＬＬ中の、送信機ループフィルタ、または送信機フィードバック分割器を制御する送信機ΣΔ変調器のうちの少なくとも１つを調整するためのプログラムコードと、
    前記ＲＸ波形における位相遅延を変更するために、前記位相補正信号に基づいて、前記受信機ＰＬＬ中の、受信機ループフィルタ、または受信機フィードバック分割器を制御する受信機ΣΔ変調器のうちの１つを調整するためのプログラムコードと、
    を備える、請求項１９に記載の非一時的記憶媒体。
  22. デジタル基準サンプリングクロックからの第３のクロック信号を送信機デジタルアナログ変換器に提供するためのプログラムコードと、
    前記デジタル基準サンプリングクロックからの第４のクロック信号を受信機アナログデジタル変換器に提供するためのプログラムコードと、
    をさらに備え、
    前記第３のクロック信号と前記第４のクロック信号との比は有理数である、
    請求項１９に記載の非一時的記憶媒体。
  23. 前記デジタル基準サンプリングクロックからのクロック信号をＮで割ることによって、前記第３のクロック信号を生成するためのプログラムコードと、ここにおいて、Ｎが整数である、
    前記デジタル基準サンプリングクロックからの前記クロック信号をＭで割ることによって、前記第４のクロック信号を生成するためのプログラムコードと、ここにおいて、Ｍが整数であり、比Ｎ／Ｍが有理数である、
    をさらに備える、請求項２２に記載の非一時的記憶媒体。
  24. 前記位相補正信号に基づいて、前記デジタル基準サンプリングクロックからの前記クロック信号を作り出すためのプログラムコードをさらに備える、請求項２２に記載の非一時的記憶媒体。
JP2022506671A 2019-08-08 2020-07-08 ラウンドトリップ遅延推定のための位相同期 Pending JP2022543394A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962884634P 2019-08-08 2019-08-08
US62/884,634 2019-08-08
US16/683,162 US10931498B1 (en) 2019-08-08 2019-11-13 Phase synchronization for round trip delay estimation
US16/683,162 2019-11-13
PCT/US2020/041233 WO2021025820A1 (en) 2019-08-08 2020-07-08 Phase synchronization for round trip delay estimation

Publications (2)

Publication Number Publication Date
JP2022543394A true JP2022543394A (ja) 2022-10-12
JPWO2021025820A5 JPWO2021025820A5 (ja) 2023-06-19

Family

ID=74499513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022506671A Pending JP2022543394A (ja) 2019-08-08 2020-07-08 ラウンドトリップ遅延推定のための位相同期

Country Status (8)

Country Link
US (1) US10931498B1 (ja)
EP (1) EP4010985A1 (ja)
JP (1) JP2022543394A (ja)
KR (1) KR20220041100A (ja)
CN (1) CN114175510A (ja)
BR (1) BR112022001880A2 (ja)
TW (1) TW202110124A (ja)
WO (1) WO2021025820A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4078814A1 (en) 2019-12-20 2022-10-26 Telefonaktiebolaget LM Ericsson (publ) Multiple pll system with common and difference mode loop filters
US11070214B1 (en) * 2020-10-14 2021-07-20 Mellanox Technologies Denmark Aps Test circuit for a digital phase-locked loop
TWI793003B (zh) * 2022-05-05 2023-02-11 創意電子股份有限公司 消除相位雜訊之影響的校正系統與包含其的類比至數位轉換裝置
WO2023232254A1 (en) * 2022-06-02 2023-12-07 Telefonaktiebolaget Lm Ericsson (Publ) Multiple pll system with pairwise phase difference regulation
US20240106623A1 (en) * 2022-09-23 2024-03-28 Qualcomm Incorporated Phase tracking and correction architecture

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5794119A (en) * 1995-11-21 1998-08-11 Stanford Telecommunications, Inc. Subscriber frequency control system and method in point-to-multipoint RF communication system
US7996704B2 (en) * 2007-08-21 2011-08-09 Richwave Technology Corp. Asynchronous first in first out interface and operation method thereof
US7869782B2 (en) * 2007-12-14 2011-01-11 Broadcom Corporation Multi-mode transmit and receive PLL
US8009786B2 (en) * 2008-02-26 2011-08-30 Broadcom Corporation Method for agile region and band conscious frequency planning for wireless transceivers
US8452241B2 (en) * 2008-04-04 2013-05-28 Broadcom Corporation Enhanced granularity operational parameters adjustment of components and modules in a multi-band, multi-standard communication device
EP2408108A1 (en) * 2010-07-14 2012-01-18 Telefonaktiebolaget L M Ericsson AB (Publ) Clocking scheme for a wireless communication device
US8415999B2 (en) 2010-07-28 2013-04-09 International Business Machines Corporation High frequency quadrature PLL circuit and method
JP5787849B2 (ja) 2012-08-29 2015-09-30 三菱電機株式会社 周波数シンセサイザ
US9225507B1 (en) 2013-06-04 2015-12-29 Pmc-Sierra Us, Inc. System and method for synchronizing local oscillators
EP3272016A1 (en) * 2015-03-20 2018-01-24 Telefonaktiebolaget LM Ericsson (publ) Fractional plls with low correlation
US9531323B1 (en) * 2015-06-24 2016-12-27 Qualcomm Incorporated Low-power balanced crystal oscillator
US10935631B2 (en) * 2018-04-24 2021-03-02 Navico Holding As Radar transceiver with a switched local oscillator

Also Published As

Publication number Publication date
WO2021025820A1 (en) 2021-02-11
US10931498B1 (en) 2021-02-23
CN114175510A (zh) 2022-03-11
EP4010985A1 (en) 2022-06-15
BR112022001880A2 (pt) 2022-03-29
US20210044472A1 (en) 2021-02-11
TW202110124A (zh) 2021-03-01
KR20220041100A (ko) 2022-03-31

Similar Documents

Publication Publication Date Title
US10931498B1 (en) Phase synchronization for round trip delay estimation
US9042917B2 (en) Positioning for WLANS and other wireless networks
JP7267463B2 (ja) 情報を決定するための方法および装置
JP5726402B2 (ja) Ｗｌａｎ及び他の無線ネットワークの位置測定方法
US20130203447A1 (en) Lte user equipment positioning system and method
US11382058B2 (en) Systems and methods for location by a mobile device in a fifth generation wireless network
WO2020123817A1 (en) Systems and methods for super low latency location service for wireless networks
USRE48505E1 (en) Autonomous transmit chain delay measurements
KR20150113000A (ko) 와이파이 레인징을 위한 주파수 오프셋 보상
EP3394632A1 (en) Broadcast time-of-departure (tod) frame format
US10897686B2 (en) Determining a time calibration value for a user equipment
TW202203691A (zh) 報告與參考訊號相關的一致性以支持用戶設備定位
WO2014159790A1 (en) Wireless access point synchronization
US20110279312A1 (en) Generating Accurate Time Assistance Data for An LTE Network
TW202203670A (zh) 用於寬頻定位的位置輔助資料
US20230384443A1 (en) Enhanced sidelink-aided hybrid network positioning
Palamà et al. From experiments to insights: A journey in 5G new radio localization
US20230319765A1 (en) Systems and methods for no positioning update using physical layer transmissions
CN117546541A (zh) 用于利用唤醒信号(wus)配置进行定位增强的装置和方法
WO2023004694A1 (zh) 一种参考信号到达时间估计方法、装置及芯片
US20240072958A1 (en) Energy saving rf sensing in a communication network
CN113067655B (zh) 用于时钟同步的方法、设备、装置以及计算机存储介质
CN118202267A (zh) 用于配置的时间窗口错误报告的系统和方法
CN117119582A (zh) 用于定位的方法和装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20230104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230609

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240702