JPWO2020105129A1 - 中継装置、通信システム、通信方法、および通信プログラム - Google Patents

中継装置、通信システム、通信方法、および通信プログラム Download PDF

Info

Publication number
JPWO2020105129A1
JPWO2020105129A1 JP2019530501A JP2019530501A JPWO2020105129A1 JP WO2020105129 A1 JPWO2020105129 A1 JP WO2020105129A1 JP 2019530501 A JP2019530501 A JP 2019530501A JP 2019530501 A JP2019530501 A JP 2019530501A JP WO2020105129 A1 JPWO2020105129 A1 JP WO2020105129A1
Authority
JP
Japan
Prior art keywords
communication
frame
identifier
relay device
acquired
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019530501A
Other languages
English (en)
Inventor
大介 長川
大介 長川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2020105129A1 publication Critical patent/JPWO2020105129A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

中継装置(210)は、通信周期において、第1の通信と前記第1の通信より優先度が低い第2の通信とを行う通信システムに含まれる。中継装置(210)は、通信種別を表す通信識別子を含む通信フレーム(30)を前記第1の通信と前記第2の通信とのいずれかで中継する。メモリは、前記通信識別子と、前記通信識別子により識別される通信種別の通信が第1の通信で行われるか第2の通信で行われるかを表す優先情報とを対応付けた通信種別情報(218)を記憶する。判定部(211)は、通信フレーム(30)を取得し、取得した通信フレーム(30)に含まれる通信識別子と通信種別情報(218)とに基づいて、取得した通信フレーム(30)が、第1のフレームであるか第2のフレームであるかを判定する。

Description

本発明は、中継装置、通信システム、通信方法、および通信プログラムに関する。
FA(Factory Automation)ネットワークでは、制御通信といった高優先通信と、低優先通信とが混在する。そして、FAネットワークでは、高優先通信と低優先通信とが混在する場合でも、高優先通信のリアルタイム性を保証することが要求される。近年、イーサネット(登録商標)上での高優先通信のリアルタイム性を保証する手法として、時分割プロトコルIEEE 802.1Qbvが提案されている。以下の説明において、高優先通信で通信されるフレームを高優先フレームとし、低優先通信で通信されるフレームを低優先フレームとする。
IEEE 802.1Qbvでは、例えば、VLAN(Virtual Local Area Network)といった識別子を追加することにより、高優先フレームと低優先フレームとを識別する。また、例えば、送信元アドレスあるいは宛先アドレスに特定のアドレスを使用することにより、高優先フレームと低優先フレームとを識別する。このように、IEEE 802.1Qbvでは、高優先フレームと低優先フレームとを識別することにより、高優先フレームを予め設定されたタイミングで送信する。
特許文献1には、フレームのペイロード内の識別子で高優先フレームを識別する方法が開示されている。ペイロードとは、フレームからヘッダおよびフッタを除いた領域である。
特開2007−028631号公報
既設システムでは、すでに、識別子、あるいは、送信元アドレスおよび宛先アドレスに使用するアドレスが決まっている。このため、既設システムにIEEE 802.1Qbvを組み合わせて使用する場合、高優先フレームを識別するために、識別子、あるいは、送信元アドレスおよび宛先アドレスをそのまま使用することはできない。また、特許文献1の技術であっても、既存システムに組み合わせることは難しい。
本発明は、既設システムに変更を加えることなく、高優先通信のリアルタイム性を保証することを目的とする。
本発明に係る中継装置は、通信周期において、第1の通信と前記第1の通信より優先度が低い第2の通信とを行う通信システムに含まれる中継装置であって、通信種別を表す通信識別子を含む通信フレームを前記第1の通信と前記第2の通信とのいずれかで中継する中継装置において、
前記通信識別子と、前記通信識別子により識別される通信種別の通信が第1の通信で行われるか第2の通信で行われるかを表す優先情報とを対応付けた通信種別情報を記憶するメモリと、
通信フレームを取得し、取得した通信フレームに含まれる通信識別子と前記通信種別情報とに基づいて、前記取得した通信フレームが、前記第1の通信で通信する第1のフレームであるか、前記第2の通信で通信する第2のフレームであるかを判定する判定部と
を備えた。
本発明に係る通信システムによれば、通信フレームに含まれる通信識別子を用いて、通信フレームが、高優先フレームである第1のフレームか、低優先フレームである第2のフレームかを判定することができる。したがって、本発明に係る通信システムによれば、既設システムに変更を加えることなく、高優先通信のリアルタイム性を保証することができるという効果を奏する。
実施の形態1に係る通信システムのネットワーク構成図の一例。 実施の形態1に係る通信種別情報の一例を示す図。 実施の形態1において、通信フレームの通信識別子に図2に示す通信種別情報に対応する値が設定されていた場合の通信シーケンスの一例。 実施の形態1に係る末端装置の機能構成図。 実施の形態1に係る中継装置の機能構成図。 実施の形態1の係る通信システムの末端装置および中継装置のハードウェア構成の一例。 実施の形態1に係る末端装置の高優先送信部の動作を示すフロー図。 実施の形態1に係る末端装置の低優先送信部の動作を示すフロー図。 実施の形態1に係る中継装置の判定部の動作を示すフロー図。 実施の形態1に係る中継装置の高優先フレームバッファ部の動作を示すフロー図。 実施の形態1に係る中継装置の低優先フレームバッファ部の動作を示すフロー図。 実施の形態1に係る中継装置の参照バッファ切替部の動作を示すフロー図。 実施の形態1に係る末端装置の高優先受信部の動作を示すフロー図。 実施の形態1に係る末端装置の低優先受信部の動作を示すフロー図。
以下、本発明の実施の形態について、図を用いて説明する。なお、各図中、同一または相当する部分には、同一符号を付している。実施の形態の説明において、同一または相当する部分については、説明を適宜省略または簡略化する。
実施の形態1.
***構成の説明***
図1は、本実施の形態に係る通信システム500のネットワーク構成図の一例である。
通信システム500は、通信周期において、高優先通信と高優先通信より優先度が低い低優先通信とを行う。ここで、高優先通信は、第1の通信の例である。また、低優先通信は、第1の通信より優先度が低い第2の通信の例である。また、末端装置100と中継装置210とは、通信システム500に含まれる。
通信システム500は、少なくとも1つの末端装置100と、少なくとも1つの中継装置210とを備える。また、中継装置210には通信装置220が接続されている。
末端装置100と中継装置210との各々は、通信フレーム30の送受信を行う。通信フレーム30には、高優先フレーム31と低優先フレーム32とが含まれる。
高優先フレーム31は、例えば、制御通信といった高優先通信で送受信される通信フレーム30である。高優先フレーム31は、第1の通信で通信する第1のフレームの例である。
また、低優先フレーム32は、例えば、センサデータあるいは計測データといった各種データの送受信といった低優先通信で送受信される通信フレーム30である。低優先フレーム32は、第2の通信で通信する第2のフレームの例である。
図1の通信システム500では、両端に配置された2つの末端装置100を備える。そして、2つの末端装置100の間に複数の中継装置210が配置されている。
中継装置210は、通信種別を表す通信識別子を含む通信フレーム30を、第1の通信である高優先通信と、第2の通信である低優先通信とのいずれかで中継する。中継装置210は、通信フレーム30を中継する際、通信フレーム30の通信識別子により、通信フレーム30が高優先フレーム31か低優先フレーム32かを判別する。そして、中継装置210は、所定のタイミングごとに高優先フレーム31と低優先フレーム32を区別して送信する。
図2は、本実施の形態に係る通信種別情報218の一例を示す図である。
通信種別情報218では、通信識別子311と優先情報321が対応付けられている。優先情報321とは、通信識別子311により識別される通信種別の通信が第1の通信510である高優先通信511で行われるか、第2の通信520である低優先通信521で行われるかを表す。
通信識別子311は、通信種別として、例えば、通信のプロトコルの種別を表す。具体的には、通信システム500が、イーサネット(登録商標)により通信するネットワークである場合、通信識別子311は、イーサネット(登録商標)により通信される通信フレームに含まれるイーサタイプである。イーサタイプは、イーサネット(登録商標)フレームのヘッダ領域に存在し、通信種別を示す。
また、通信種別情報218では、通信識別子311と開始オフセット33とが対応付けられている。開始オフセット33により、通信識別子311により識別される通信種別の通信を開始する時点が、通信周期の開始時からのオフセットで表される。
図2では、通信フレーム30の通信識別子311、すなわちイーサタイプに設定される情報の一例を示している。図2では、10msの通信周期35に対して、タイムスロットの番号を表すTS番号34と、タイムスロットの開始オフセット33と、通信可能な通信種別を表す通信識別子311とが設定されている。優先情報321は、通信識別子311により表される通信種別に対して、予め定められている。すなわち、通信識別子311により、通信フレーム30が高優先フレーム31であるか低優先フレーム32であるかが判定される。
図3は、本実施の形態において、通信フレーム30の通信識別子311、すなわちイーサタイプに、図2に示す通信種別情報218に対応する値が設定されていた場合の通信シーケンスの一例を示している。
図3において、マスタM1は、図1の末端装置100の例である。スレーブS1とスレーブS2の各々は、図1の中継装置210および通信装置220の例である。スレーブS3は、図1の末端装置100の例である。図3の通信シーケンスでは、通信周期のタイムスロットTS1からTS4まで高優先通信が行われ、第1のフレーム310である高優先フレーム31が通信される。タイムスロットTS0で低優先通信が行われ、第2のフレーム320である低優先フレーム32が通信される。
図4は、本実施の形態に係る末端装置100の機能構成図である。
末端装置100は、機能要素として、高優先送信部101と高優先受信部102と低優先送信部103と低優先受信部104とポート105を備える。
高優先送信部101は、任意のタイミングで、高優先通信を示すイーサタイプ(以下、高優先イーサタイプ)を付与した高優先フレーム31をポート105から送信する。高優先送信部101は、高優先フレーム送信機能ともいう。
高優先受信部102は、ポート105から受信した高優先フレーム31を解釈する。高優先受信部102は、高優先フレーム受信機能ともいう。
低優先送信部103は、任意のタイミングで高優先イーサタイプ以外のイーサタイプ(以下、低優先イーサタイプ)を付与した低優先フレーム32をポート105から送信する。低優先送信部103は、低優先フレーム送信機能ともいう。
低優先受信部104は、ポート105から受信した低優先フレーム32を解釈する。低優先受信部104は、低優先フレーム受信機能ともいう。
ポート105は、中継装置210との通信フレーム30の送受信を行う。
図5は、本実施の形態に係る中継装置210の機能構成図である。
中継装置210は、機能要素として、判定部211と高優先フレームバッファ部212と低優先フレームバッファ部213と参照バッファ切替部214とポート215,216,217と通信種別情報218を備える。
判定部211は、通信フレーム30を取得し、取得した通信フレームに含まれる通信識別子311と通信種別情報218とに基づいて、取得した通信フレーム30が、高優先フレーム31であるか、低優先フレーム32であるかを判定する。判定部211は、各ポートで受信した通信フレーム30のイーサタイプが高優先イーサタイプの場合、高優先フレーム31として、高優先フレームバッファ部212に書き込む。また、判定部211は、各ポートで受信した通信フレーム30のイーサタイプが低優先イーサタイプの場合、低優先フレーム32として、低優先フレームバッファ部213に書き込む。判定部211は、イーサタイプ判別分岐機能ともいう。
高優先フレームバッファ部212は、判定部211から高優先フレーム31を書き込まれたとき、書き込まれた高優先フレーム31を記録する。また、高優先フレームバッファ部212は、参照バッファ切替部214により高優先フレーム31が読み出されたとき、読み出された高優先フレーム31の記録を消去する。高優先フレームバッファ部212は、高優先フレームバッファ機能ともいう。高優先フレームバッファ部212は、複数の場合がある。高優先フレームバッファ部212は、第1のフレーム310を記憶する第1のフレームバッファ部301の例である。
低優先フレームバッファ部213は、判定部211から低優先フレーム32を書き込まれたとき、書き込まれた低優先フレーム32を記録する。また、低優先フレームバッファ部213は、参照バッファ切替部214により低優先フレーム32が読み出されたとき、読み出された低優先フレーム32の記録を消去する。低優先フレームバッファ部213は、低優先フレームバッファ機能ともいう。低優先フレームバッファ部213は、第2のフレーム320を記憶する第2のフレームバッファ部302の例である。
参照バッファ切替部214は、予め設定された高優先フレーム31の送信タイミングになったとき、低優先フレームバッファ部213からの低優先フレーム32の読み出しを中止し、高優先フレームバッファ部212から高優先フレーム31の読み出しを開始する。そして、参照バッファ切替部214は、読みだした高優先フレーム31を各ポートに送信する。
また、参照バッファ切替部214は、予め設定された低優先フレーム32の送信タイミングになったとき、高優先フレームバッファ部212から高優先フレーム31の読み出しを中止し、低優先フレームバッファ部213から低優先フレーム32の読み出しを開始する。そして、参照バッファ切替部214は、読みだした低優先フレーム32を各ポートに送信する。参照バッファ切替部214は、参照バッファ切替機能ともいう。
各ポート215,216,217は、隣接する末端装置100、中継装置210、あるいは、通信装置220と接続され、通信フレーム30の送受信を行う。
図6は、本実施の形態の係る通信システム500の末端装置100および中継装置210のハードウェア構成の一例を示す図である。
以下において、末端装置100および中継装置210の各々を、通信システム500の各装置と呼ぶ。
通信システム500の各装置は、コンピュータである。通信システム500の各装置は、プロセッサ910を備えるとともに、メモリ921、補助記憶装置922、入力インタフェース930、出力インタフェース940、および通信装置950といった他のハードウェアを備える。プロセッサ910は、信号線を介して他のハードウェアと接続され、これら他のハードウェアを制御する。
末端装置100における高優先送信部101と高優先受信部102と低優先送信部103と低優先受信部104の機能は、ソフトウェアにより実現される。
中継装置210における判定部211と高優先フレームバッファ部212と低優先フレームバッファ部213と参照バッファ切替部214の機能は、ソフトウェアにより実現される。通信種別情報218は、メモリ921に備えられる。
プロセッサ910は、通信プログラムを実行する装置である。通信プログラムは、通信システム500の各装置の機能を実現するプログラムである。
プロセッサ910は、演算処理を行うIC(Integrated Circuit)である。プロセッサ910の具体例は、CPU、DSP(Digital Signal Processor)、GPU(Graphics Processing Unit)である。
メモリ921は、データを一時的に記憶する記憶装置である。メモリ921の具体例は、SRAM(Static Random Access Memory)、あるいはDRAM(Dynamic Random Access Memory)である。
補助記憶装置922は、データを保管する記憶装置である。補助記憶装置922の具体例は、HDDである。また、補助記憶装置922は、SD(登録商標)メモリカード、CF、NANDフラッシュ、フレキシブルディスク、光ディスク、コンパクトディスク、ブルーレイ(登録商標)ディスク、DVDといった可搬記憶媒体であってもよい。なお、HDDは、Hard Disk Driveの略語である。SD(登録商標)は、Secure Digitalの略語である。CFは、CompactFlash(登録商標)の略語である。DVDは、Digital Versatile Diskの略語である。
入力インタフェース930は、マウス、キーボード、あるいはタッチパネルといった入力装置と接続されるポートである。入力インタフェース930は、具体的には、USB(Universal Serial Bus)端子である。なお、入力インタフェース930は、LAN(Local Area Network)と接続されるポートであってもよい。
出力インタフェース940は、ディスプレイといった出力機器のケーブルが接続されるポートである。出力インタフェース940は、具体的には、USB端子またはHDMI(登録商標)(High Definition Multimedia Interface)端子である。ディスプレイは、具体的には、LCD(Liquid Crystal Display)である。
通信装置950は、レシーバとトランスミッタを有する。通信装置950は、LAN、インターネット、あるいは電話回線といった通信網に接続している。通信装置950は、具体的には、通信チップまたはNIC(Network Interface Card)である。ポート105,215,216,217は、通信装置950の例である。
通信プログラムは、プロセッサ910に読み込まれ、プロセッサ910によって実行される。メモリ921には、通信プログラムだけでなく、OS(Operating System)も記憶されている。プロセッサ910は、OSを実行しながら、通信プログラムを実行する。通信プログラムおよびOSは、補助記憶装置922に記憶されていてもよい。補助記憶装置922に記憶されている通信プログラムおよびOSは、メモリ921にロードされ、プロセッサ910によって実行される。なお、通信プログラムの一部または全部がOSに組み込まれていてもよい。
通信システム500は、プロセッサ910を代替する複数のプロセッサを備えていてもよい。これら複数のプロセッサは、通信プログラムの実行を分担する。それぞれのプロセッサは、プロセッサ910と同じように、通信プログラムを実行する装置である。
通信プログラムにより利用、処理または出力されるデータ、情報、信号値および変数値は、メモリ921、補助記憶装置922、または、プロセッサ910内のレジスタあるいはキャッシュメモリに記憶される。
通信システム500の各装置の各部の「部」を「処理」、「手順」あるいは「工程」に読み替えてもよい。また、通信システム500の各装置の各部を「処理」に読み替えた場合の「処理」を「プログラム」、「プログラムプロダクト」または「プログラムを記録したコンピュータ読取可能な記憶媒体」に読み替えてもよい。
通信プログラムは、上記の各部の「部」を「処理」、「手順」あるいは「工程」に読み替えた各処理、各手順あるいは各工程を、コンピュータに実行させる。また、通信方法は、通信システム500が通信プログラムを実行することにより行われる方法である。
通信プログラムは、コンピュータ読取可能な記録媒体に格納されて提供されてもよい。また、通信プログラムは、プログラムプロダクトとして提供されてもよい。
***動作の説明***
図7から図14を用いて、本実施の形態に係る末端装置100および中継装置210の動作について説明する。
図7は、本実施の形態に係る末端装置100の高優先送信部101の動作を示すフロー図である。図8は、本実施の形態に係る末端装置100の低優先送信部103の動作を示すフロー図である。
図7に示すように、末端装置100の高優先送信部101は、任意のタイミングで、高優先イーサタイプを付与した高優先フレーム31をポートから送信する(ステップS101)。また、図8に示すように、末端装置100の低優先送信部103は、任意のタイミングで、低優先イーサタイプを付与した低優先フレーム32をポートから送信する(ステップS103)。
図9は、本実施の形態に係る中継装置210の判定部211の動作を示すフロー図である。
まず、判定部211の動作の概要について説明する。
判定部211は、通信フレーム30を取得する。判定部211は、取得した通信フレーム30に含まれる通信識別子311と通信種別情報218とに基づいて、取得した通信フレーム30が、高優先フレーム31であるか低優先フレーム32であるかを判定する。
判定部211は、取得した通信フレーム30が高優先フレーム31であると判定すると、取得した通信フレーム30を高優先フレームバッファ部212に書き込む。判定部211は、取得した通信フレーム30が低優先フレーム32であると判定すると、取得した通信フレーム30を低優先フレームバッファ部213に書き込む。
ステップS111において、判定部211は、通信種別情報218を用いて、各ポートで受信した通信フレーム30のイーサタイプを判定する。
通信フレーム30のイーサタイプが高優先イーサタイプの場合、ステップS112に進む。通信フレーム30のイーサタイプが高優先イーサタイプでない場合、ステップS113に進む。
ステップS112において、判定部211は、通信フレーム30を高優先フレームバッファ部212に書き込む。
ステップS113において、判定部211は、通信フレーム30のイーサタイプが低優先イーサタイプかを判定する。
通信フレーム30のイーサタイプが低優先イーサタイプの場合、ステップS114に進む。通信フレーム30のイーサタイプが低優先イーサタイプでない場合、ステップS111に戻る。
ステップS114において、判定部211は、通信フレーム30を低優先フレームバッファ部213に書き込む。
なお、判定部211では、中継不要なフレームを高優先フレームバッファ部212と低優先フレームバッファ部213のいずれにも書き込まず、破棄してもよい。中継不要なフレームを破棄することで、通信量削減の効果がある。中継不要なフレームとは、例えば、宛先が中継装置のフレーム、あるいは、パリティ等でデータの不正が明らかなフレームである。
また、中継装置210は、リアルタイム性を保証したい高優先イーサタイプの数だけ高優先フレームバッファ部を備えてもよい。これにより、異なるイーサタイプを持つ高優先フレームのリアルタイム性が独立して保証されるという効果がある。
図10は、本実施の形態に係る中継装置210の高優先フレームバッファ部212の動作を示すフロー図である。
ステップS121において、高優先フレームバッファ部212は、判定部211により高優先フレームが書き込まれたかを判定する。
高優先フレームが書き込まれた場合、ステップS122に進む。高優先フレームが書き込まれていない場合、ステップS123に進む。
ステップS122において、高優先フレームバッファ部212は、書き込まれた高優先フレームを記録する。
ステップS123において、高優先フレームバッファ部212は、参照バッファ切替部214により高優先フレームが読み出されたかを判定する。
高優先フレームが読み出された場合、ステップS124に進む。高優先フレームが読み出されていない場合、ステップS121に戻る。
ステップS124において、高優先フレームバッファ部212は、読み出された高優先フレームの記録を消去する。
図11は、本実施の形態に係る中継装置210の低優先フレームバッファ部213の動作を示すフロー図である。
ステップS131において、低優先フレームバッファ部213は、判定部211により低優先フレームが書き込まれたかを判定する。
低優先フレームが書き込まれた場合、ステップS132に進む。低優先フレームが書き込まれていない場合、ステップS133に進む。
ステップS132において、低優先フレームバッファ部213は、書き込まれた低優先フレームを記録する。
ステップS133において、低優先フレームバッファ部213は、参照バッファ切替部214により低優先フレームが読み出されたかを判定する。
低優先フレームが読み出された場合、ステップS134に進む。低優先フレームが読み出されていない場合、ステップS131に戻る。
ステップS134において、低優先フレームバッファ部213は、読み出された低優先フレームの記録を消去する。
図12は、本実施の形態に係る中継装置210の参照バッファ切替部214の動作を示すフロー図である。
まず、参照バッファ切替部214の動作の概要について説明する。
参照バッファ切替部214は、通信種別情報218に含まれる開始オフセット33を用いて、高優先通信511を行う時間帯か低優先通信521を行う時間帯かを判定する。参照バッファ切替部214は、判定した結果に基づいて、通信フレーム30を読み出すフレームバッファ部を切り替える。
ステップS141において、参照バッファ切替部214は、高優先フレームの送信タイミングになったかを判定する。高優先フレームの送信タイミングは、予め設定されている。
高優先フレームの送信タイミングになった場合、ステップS142に進む。高優先フレームの送信タイミングになっていない場合、ステップS143に進む。
ステップS142において、参照バッファ切替部214は、高優先フレーム送信処理を行う。高優先フレーム送信処理は以下の手順で行われる。
(1)参照バッファ切替部214は、低優先フレームバッファ部213からの低優先フレーム32の読み出しを中止する。(2)参照バッファ切替部214は、高優先フレームバッファ部212から高優先フレーム31の読み出しを開始する。(3)参照バッファ切替部214は、読みだした高優先フレーム31を各ポートに送信する。
ステップS143において、参照バッファ切替部214は、低優先フレームの送信タイミングになったかを判定する。低優先フレームの送信タイミングは、予め設定されている。
低優先フレームの送信タイミングになった場合、ステップS144に進む。低優先フレームの送信タイミングになっていない場合、ステップS141に戻る。
ステップS144において、参照バッファ切替部214は、低優先フレーム送信処理を行う。低優先フレーム送信処理は以下の手順で行われる。
(1)参照バッファ切替部214は、高優先フレームバッファ部212からの高優先フレーム31の読み出しを中止する。(2)参照バッファ切替部214は、低優先フレームバッファ部213から低優先フレーム32の読み出しを開始する。(3)参照バッファ切替部214は、読みだした低優先フレーム32を各ポートに送信する。
なお、参照バッファ切替部214は、通信量削減のため、宛先アドレスから送信すべきポートを絞り込んで通信フレームを送信する機能を有してもよい。
図13は、本実施の形態に係る末端装置100の高優先受信部102の動作を示すフロー図である。図14は、本実施の形態に係る末端装置100の低優先受信部104の動作を示すフロー図である。
図13に示すように、末端装置100の高優先受信部102は、中継装置210で予め設定されたタイミングで、高優先イーサタイプが付与された高優先フレーム31をポートから受信する。高優先受信部102は、受信した高優先フレーム31を解釈する(ステップS102)。また、図14に示すように、末端装置100の低優先受信部104は、中継装置210で予め設定されたタイミングで、低優先イーサタイプが付与された低優先フレーム32をポートから受信する。低優先受信部104は、受信した低優先フレーム32を解釈する(ステップS104)。
***他の構成***
<変形例1>
本実施の形態では、末端装置100における高優先送信部101と高優先受信部102と低優先送信部103と低優先受信部104の機能は、ソフトウェアにより実現される。また、中継装置210における判定部211と高優先フレームバッファ部212と低優先フレームバッファ部213と参照バッファ切替部214の機能は、ソフトウェアにより実現される。すなわち通信システム500の各装置の機能は、ソフトウェアにより実現される。
変形例として、通信システム500の各装置の機能がハードウェアで実現されてもよい。この場合、通信システム500は、プロセッサ910に替えて、電子回路を備えている。すなわち、通信システム500の各装置は、電子回路、メモリ921、補助記憶装置922、入力インタフェース930、出力インタフェース940、および通信装置950を備える。
電子回路は、通信システム500の各装置の機能を実現する専用の電子回路である。
電子回路は、具体的には、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ロジックIC、GA、ASIC、または、FPGAである。GAは、Gate Arrayの略語である。ASICは、Application Specific Integrated Circuitの略語である。FPGAは、Field−Programmable Gate Arrayの略語である。
通信システム500の各装置の機能は、1つの電子回路で実現されてもよいし、複数の電子回路に分散して実現されてもよい。
別の変形例として、通信システム500の各装置の機能の一部が電子回路で実現され、残りの機能がソフトウェアで実現されてもよい。
プロセッサと電子回路の各々は、プロセッシングサーキットリとも呼ばれる。つまり、通信システム500において、通信システム500の各装置の機能は、プロセッシングサーキットリにより実現される。
***本実施の形態の効果の説明***
通常、多くのFAネットワークの高優先フレームでは特定のイーサタイプを使用することに着目し、本実施の形態に係る通信システム500では、イーサタイプを用いて高優先フレームを識別する。これにより、本実施の形態に係る通信システム500によれば、既設システムですでに決まっている識別子、あるいは、送信元アドレスおよび宛先アドレスをそのまま使用しても、高優先通信のリアルタイム性を保証することができる。特に、FAネットワークのように、高優先フレームに特定のイーサタイプを使用するネットワークでは効果が顕著となる。
本実施の形態に係る通信システム500では、FAネットワークでは、イーサタイプごとに必要とされる通信時間が事前に計算済みであることが多い。このため、本実施の形態に係る通信システム500よれば、異なるイーサタイプを持つ高優先通信が混在する場合でも、送信タイミングの設計が容易になる。
本実施の形態に係る通信システム500では、通信識別子がペイロード内ではなくヘッダに設定されている。このため、本実施の形態に係る通信システム500によれば、通信識別子の有無を特定する必要がなく、通信識別子、すなわちイーサタイプのみを参照すればよいので、処理が軽減される。
本実施の形態に係る通信システム500では、通信識別子、すなわちイーサタイプにより高優先フレームを判定しているので、中継装置に接続される通信装置に複数種類のプロトコルが混在する場合でも、高優先通信のリアルタイム性を保証することができる。
以上の実施の形態1では、通信システム500の各装置の各部を独立した機能ブロックとして説明した。しかし、通信システム500の各装置の構成は、上述した実施の形態のような構成でなくてもよい。通信システム500の各装置の機能ブロックは、上述した実施の形態で説明した機能を実現することができれば、どのような構成でもよい。また、通信システム500の各装置は、1つの装置でなく、複数の装置から構成されたシステムでもよい。
また、実施の形態1のうち、複数の部分を組み合わせて実施しても構わない。あるいは、この実施の形態のうち、1つの部分を実施しても構わない。その他、この実施の形態を、全体としてあるいは部分的に、どのように組み合わせて実施しても構わない。
すなわち、実施の形態1では、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
なお、上述した実施の形態は、本質的に好ましい例示であって、本発明の範囲、本発明の適用物の範囲、および本発明の用途の範囲を制限することを意図するものではない。上述した実施の形態は、必要に応じて種々の変更が可能である。
30 通信フレーム、31 高優先フレーム、32 低優先フレーム、33 開始オフセット、34 TS番号、35 通信周期、100 末端装置、101 高優先送信部、102 高優先受信部、103 低優先送信部、104 低優先受信部、105,215,216,217 ポート、210 中継装置、211 判定部、212 高優先フレームバッファ部、213 低優先フレームバッファ部、214 参照バッファ切替部、218 通信種別情報、220 通信装置、301 第1のフレームバッファ部、302 第2のフレームバッファ部、310 第1のフレーム、311 通信識別子、320 第2のフレーム、321 優先情報、500 通信システム、510 第1の通信、511 高優先通信、520 第2の通信、521 低優先通信、910 プロセッサ、921 メモリ、922 補助記憶装置、930 入力インタフェース、940 出力インタフェース、950 通信装置。

Claims (9)

  1. 通信周期において、第1の通信と前記第1の通信より優先度が低い第2の通信とを行う通信システムに含まれる中継装置であって、通信種別を表す通信識別子を含む通信フレームを前記第1の通信と前記第2の通信とのいずれかで中継する中継装置において、
    前記通信識別子と、前記通信識別子により識別される通信種別の通信が第1の通信で行われるか第2の通信で行われるかを表す優先情報とを対応付けた通信種別情報を記憶するメモリと、
    通信フレームを取得し、取得した通信フレームに含まれる通信識別子と前記通信種別情報とに基づいて、前記取得した通信フレームが、前記第1の通信で通信する第1のフレームであるか、前記第2の通信で通信する第2のフレームであるかを判定する判定部とを備えた中継装置。
  2. 前記通信種別情報は、
    前記通信種別として通信のプロトコルの種別を表す前記通信識別子を含む請求項1に記載の中継装置。
  3. 前記中継装置は、
    前記第1のフレームを記憶する第1のフレームバッファ部と、
    前記第2のフレームを記憶する第2のフレームバッファ部と
    を備え、
    前記判定部は、
    前記取得した通信フレームが前記第1のフレームであると判定すると、前記取得した通信フレームを前記第1のフレームバッファ部に書き込み、前記取得した通信フレームが前記第2のフレームであると判定すると、前記取得した通信フレームを前記第2のフレームバッファ部に書き込む請求項1または2に記載の中継装置。
  4. 前記通信種別情報は、
    前記通信識別子と、前記通信識別子により識別される通信種別の通信を開始する時点を前記通信周期の開始時からのオフセットで表した開始オフセットとが対応づけられており、
    前記中継装置は、
    前記通信種別情報に含まれる前記開始オフセットを用いて、前記第1の通信を行う時間帯か第2の通信を行う時間帯かを判定し、判定した結果に基づいて、通信フレームを読み出すフレームバッファ部を切り替える参照バッファ切替部を備えた請求項3に記載の中継装置。
  5. 前記通信識別子は、通信フレームのヘッダに設定される請求項1から請求項4のいずれか1項に記載の中継装置。
  6. 前記通信システムは、イーサネット(登録商標)により通信するネットワークであり、
    前記通信識別子は、イーサネット(登録商標)により通信される通信フレームに含まれるイーサタイプである請求項1から請求項5のいずれか1項に記載の中継装置。
  7. 通信周期において、第1の通信と前記第1の通信より優先度が低い第2の通信とを行う通信システムにおいて、
    通信種別を表す通信識別子を含む通信フレームを前記第1の通信と前記第2の通信とのいずれかで中継する中継装置を備え、
    前記中継装置は、
    前記通信識別子と、前記通信識別子により識別される通信種別の通信が第1の通信で行われるか第2の通信で行われるかを表す優先情報とを対応付けた通信種別情報を記憶するメモリと、
    通信フレームを取得し、取得した通信フレームに含まれる通信識別子と前記通信種別情報とに基づいて、前記取得した通信フレームが、前記第1の通信で通信する第1のフレームであるか、前記第2の通信で通信する第2のフレームであるかを判定する判定部と
    を備えた通信システム。
  8. 通信周期において、第1の通信と前記第1の通信より優先度が低い第2の通信とを行う通信システムに含まれる中継装置であって、通信種別を表す通信識別子を含む通信フレームを前記第1の通信と前記第2の通信とのいずれかで中継する中継装置の通信方法において、
    メモリは、前記通信識別子と、前記通信識別子により識別される通信種別の通信が第1の通信で行われるか第2の通信で行われるかを表す優先情報とを対応付けた通信種別情報を記憶し、
    判定部は、通信フレームを取得し、取得した通信フレームに含まれる通信識別子と前記通信種別情報とに基づいて、前記取得した通信フレームが、前記第1の通信で通信する第1のフレームであるか、前記第2の通信で通信する第2のフレームであるかを判定する通信方法。
  9. 通信周期において、第1の通信と前記第1の通信より優先度が低い第2の通信とを行う通信システムに含まれる中継装置であって、通信種別を表す通信識別子を含む通信フレームを前記第1の通信と前記第2の通信とのいずれかで中継する中継装置の通信プログラムにおいて、
    前記中継装置は、
    前記通信識別子と、前記通信識別子により識別される通信種別の通信が第1の通信で行われるか第2の通信で行われるかを表す優先情報とを対応付けた通信種別情報を記憶するメモリを備え、
    通信フレームを取得し、取得した通信フレームに含まれる通信識別子と前記通信種別情報とに基づいて、前記取得した通信フレームが、前記第1の通信で通信する第1のフレームであるか、前記第2の通信で通信する第2のフレームであるかを判定する判定処理をコンピュータである前記中継装置に実行させる通信プログラム。
JP2019530501A 2018-11-20 2018-11-20 中継装置、通信システム、通信方法、および通信プログラム Pending JPWO2020105129A1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/042904 WO2020105129A1 (ja) 2018-11-20 2018-11-20 中継装置、通信システム、通信方法、および通信プログラム

Publications (1)

Publication Number Publication Date
JPWO2020105129A1 true JPWO2020105129A1 (ja) 2021-02-15

Family

ID=70773361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019530501A Pending JPWO2020105129A1 (ja) 2018-11-20 2018-11-20 中継装置、通信システム、通信方法、および通信プログラム

Country Status (2)

Country Link
JP (1) JPWO2020105129A1 (ja)
WO (1) WO2020105129A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023012892A (ja) * 2021-07-14 2023-01-26 株式会社オートネットワーク技術研究所 中継装置、通信システム及び処理方法
JP7066080B1 (ja) * 2021-08-26 2022-05-12 三菱電機株式会社 通信制御装置、通信制御方法及びプログラム

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1132050A (ja) * 1997-07-09 1999-02-02 Hitachi Ltd Atm交換装置における優先制御キュー制御方法
JP2006295871A (ja) * 2005-03-16 2006-10-26 Sony Computer Entertainment Inc 通信端末装置
JP2007324886A (ja) * 2006-05-31 2007-12-13 Mitsubishi Electric Corp 可変長フレームバッファ装置
JP2009100044A (ja) * 2007-10-12 2009-05-07 Panasonic Corp 通信方法、通信装置、及び通信システム、
WO2016012894A2 (en) * 2014-07-22 2016-01-28 Koninklijke Philips N.V. Signal carrier for contactless lighting system and lighting system including signal carrier
JP2016201586A (ja) * 2015-04-07 2016-12-01 アズビル株式会社 経路分岐器および電圧分岐回路
JP2016208148A (ja) * 2015-04-17 2016-12-08 住友電気工業株式会社 無線リソース割当の検証方法、路側通信機、及び検証用通信機
JP2018157428A (ja) * 2017-03-17 2018-10-04 株式会社東芝 無線アクセスシステム、無線機及び無線通信方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1132050A (ja) * 1997-07-09 1999-02-02 Hitachi Ltd Atm交換装置における優先制御キュー制御方法
JP2006295871A (ja) * 2005-03-16 2006-10-26 Sony Computer Entertainment Inc 通信端末装置
JP2007324886A (ja) * 2006-05-31 2007-12-13 Mitsubishi Electric Corp 可変長フレームバッファ装置
JP2009100044A (ja) * 2007-10-12 2009-05-07 Panasonic Corp 通信方法、通信装置、及び通信システム、
WO2016012894A2 (en) * 2014-07-22 2016-01-28 Koninklijke Philips N.V. Signal carrier for contactless lighting system and lighting system including signal carrier
JP2016201586A (ja) * 2015-04-07 2016-12-01 アズビル株式会社 経路分岐器および電圧分岐回路
JP2016208148A (ja) * 2015-04-17 2016-12-08 住友電気工業株式会社 無線リソース割当の検証方法、路側通信機、及び検証用通信機
JP2018157428A (ja) * 2017-03-17 2018-10-04 株式会社東芝 無線アクセスシステム、無線機及び無線通信方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
三次 祐輔 他: "屋内高速電力線通信(PLC)に適したネットワーク協調型 TCPレート制御手法に関する研究", 電子情報通信学会技術研究報告(信学技報), vol. 第109巻、第188号, JPN6019025637, 3 September 2009 (2009-09-03), pages 25 - 30, ISSN: 0004070280 *
藤川 雅朗: "マルチメディアに負けないLAN/WAN構築法 Part3 ネットワーク制御で乗り越える", 日経コミュニケーション, JPN6019025635, 18 March 1996 (1996-03-18), pages 94 - 100, ISSN: 0004070279 *

Also Published As

Publication number Publication date
WO2020105129A1 (ja) 2020-05-28

Similar Documents

Publication Publication Date Title
US20100142418A1 (en) Data communication system, data communication request device, and data communication response device
JP6600518B2 (ja) バスシステム
CN107526534B (zh) 管理存储设备的输入输出(i/o)的方法和设备
WO2011065354A1 (ja) バスモニタ回路及びバスモニタ方法
JPWO2020105129A1 (ja) 中継装置、通信システム、通信方法、および通信プログラム
US20180349300A1 (en) Hardware queue manager with water marking
US8199648B2 (en) Flow control in a variable latency system
JP2008107937A (ja) バスリピータ
CN113439419A (zh) 一种基于PCIe的数据传输方法、装置及系统
US11137965B2 (en) Information processing apparatus for controlling transmission of information while varying transmission intervals
US10372655B1 (en) Memory-mapped state bus for integrated circuit
US20080147906A1 (en) DMA Transferring System, DMA Controller, and DMA Transferring Method
WO2023030128A1 (zh) 通信方法、装置、电子设备、存储介质及片上系统
US20220263757A1 (en) Information processing apparatus, computer-readable recording medium having stored therein information processing program, and method for processing information
KR101109600B1 (ko) 직접 메모리 접근 제어를 이용한 데이터 전송 방법 및 그장치
JP7431848B2 (ja) 車両制御装置及びデータ転送制御方法
JP7107277B2 (ja) 中継装置
US8643655B2 (en) Method and system for communicating with external device through processing unit in graphics system
US7373541B1 (en) Alignment signal control apparatus and method for operating the same
US20120036217A1 (en) Data conversion device and data conversion method
KR100737904B1 (ko) 마스터/슬레이브 디바이스간의 인터페이스 장치 및 그 방법
JP5334173B2 (ja) データ転送システム及びリトライ制御方法
WO2021214945A1 (ja) 通信制御装置、通信制御方法、および、通信制御プログラム
KR20100063219A (ko) 시스템 온 칩에서 비트 단위의 데이터 쓰기 방법 및 장치
JP6217206B2 (ja) 通信制御装置、画像処理装置、転送制御プログラム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190606

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190606

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190606

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191030

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191126