JPWO2020049396A5 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JPWO2020049396A5 JPWO2020049396A5 JP2020540868A JP2020540868A JPWO2020049396A5 JP WO2020049396 A5 JPWO2020049396 A5 JP WO2020049396A5 JP 2020540868 A JP2020540868 A JP 2020540868A JP 2020540868 A JP2020540868 A JP 2020540868A JP WO2020049396 A5 JPWO2020049396 A5 JP WO2020049396A5
- Authority
- JP
- Japan
- Prior art keywords
- oxide semiconductor
- film
- forming
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims 21
- 238000004519 manufacturing process Methods 0.000 title claims 7
- 239000004020 conductor Substances 0.000 claims 6
- 238000000034 method Methods 0.000 claims 6
- 239000012212 insulator Substances 0.000 claims 5
- 238000009832 plasma treatment Methods 0.000 claims 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
Claims (6)
- 第1の酸化物半導体膜を成膜し、
前記第1の酸化物半導体膜上に第1の導電膜を成膜し、
前記第1の酸化物半導体膜、および前記第1の導電膜の一部を除去し、第1の酸化物半導体、および第1の導電体の積層構造を形成し、
前記第1の酸化物半導体、および前記第1の導電体上に第1の絶縁膜を成膜した後、前記第1の絶縁膜を平坦化することで、第1の絶縁体を形成し、
前記第1の絶縁体、および前記第1の導電体の一部を除去することにより、第2の導電体、および第3の導電体を形成し、かつ、前記第1の酸化物半導体の一部が露出する開口を形成し、
前記第1の酸化物半導体の露出した領域に接して、第2の酸化物半導体膜を成膜し、
前記第2の酸化物半導体膜上に第2の絶縁膜を成膜し、
前記第2の絶縁膜を成膜した後、マイクロ波励起プラズマ処理を行い、
前記第2の絶縁膜上に第2の導電膜を成膜し、
前記第2の導電膜、前記第2の絶縁膜、前記第2の酸化物半導体膜の一部を除去し、前記第1の絶縁体を露出することで、第2の導電体、第2の絶縁体、および第2の酸化物半導体を形成する半導体装置の作製方法。 - 請求項1において、
前記マイクロ波励起プラズマ処理は、酸素を含む雰囲気下で行う半導体装置の作製方法。 - 請求項1または請求項2において、
前記マイクロ波励起プラズマ処理は、圧力が133Pa以上で行う半導体装置の作製方法。 - 請求項1または請求項2において、
前記マイクロ波励起プラズマ処理は、圧力が400Pa以上で行う半導体装置の作製方法。 - 請求項1乃至請求項4のいずれか一において、
前記第2の絶縁体は、成膜装置で100℃以上の加熱処理を行った後、前記成膜装置にて大気開放することなく、成膜する半導体装置の作製方法。 - 請求項5において、
前記第1の酸化物半導体、および前記第2の酸化物半導体は、In-Ga-Zn酸化物である半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2024016821A JP2024045444A (ja) | 2018-09-05 | 2024-02-07 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018166305 | 2018-09-05 | ||
JP2018166305 | 2018-09-05 | ||
PCT/IB2019/057133 WO2020049396A1 (ja) | 2018-09-05 | 2019-08-26 | 半導体装置、および半導体装置の作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2024016821A Division JP2024045444A (ja) | 2018-09-05 | 2024-02-07 | 半導体装置の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020049396A1 JPWO2020049396A1 (ja) | 2021-08-26 |
JPWO2020049396A5 true JPWO2020049396A5 (ja) | 2022-08-31 |
Family
ID=69721813
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020540868A Withdrawn JPWO2020049396A1 (ja) | 2018-09-05 | 2019-08-26 | 半導体装置、および半導体装置の作製方法 |
JP2024016821A Pending JP2024045444A (ja) | 2018-09-05 | 2024-02-07 | 半導体装置の作製方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2024016821A Pending JP2024045444A (ja) | 2018-09-05 | 2024-02-07 | 半導体装置の作製方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11929426B2 (ja) |
JP (2) | JPWO2020049396A1 (ja) |
WO (1) | WO2020049396A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230050353A (ko) * | 2020-08-19 | 2023-04-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 절연막의 개질 방법 및 반도체 장치의 제작 방법 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9190525B2 (en) * | 2012-07-06 | 2015-11-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including oxide semiconductor layer |
TWI666770B (zh) | 2013-12-19 | 2019-07-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
US9882061B2 (en) * | 2015-03-17 | 2018-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
SG10201701689UA (en) | 2016-03-18 | 2017-10-30 | Semiconductor Energy Lab | Semiconductor device, semiconductor wafer, and electronic device |
WO2017182910A1 (ja) | 2016-04-22 | 2017-10-26 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
JP6968567B2 (ja) | 2016-04-22 | 2021-11-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2019
- 2019-08-26 JP JP2020540868A patent/JPWO2020049396A1/ja not_active Withdrawn
- 2019-08-26 US US17/270,492 patent/US11929426B2/en active Active
- 2019-08-26 WO PCT/IB2019/057133 patent/WO2020049396A1/ja active Application Filing
-
2024
- 2024-02-07 JP JP2024016821A patent/JP2024045444A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016197741A5 (ja) | ||
JP2012023356A5 (ja) | ||
JP2015188079A5 (ja) | ||
JP2017147443A5 (ja) | ||
JP2013021305A5 (ja) | ||
JP2010123936A5 (ja) | ||
JP2016139777A5 (ja) | 半導体装置および半導体装置の作製方法 | |
JP2014132646A5 (ja) | 半導体装置及びその作製方法 | |
JP2016039328A5 (ja) | ||
JP2012216796A5 (ja) | ||
JP2015135953A5 (ja) | ||
JP2011035387A5 (ja) | 半導体装置の作製方法 | |
JP2010123937A5 (ja) | ||
JP2015073092A5 (ja) | 半導体装置の作製方法 | |
JP2012160714A5 (ja) | 半導体装置の作製方法 | |
JP2013149955A5 (ja) | 半導体装置の作製方法 | |
JP2013254946A5 (ja) | 配線の形成方法および半導体装置の作製方法 | |
JP2012160716A5 (ja) | ||
JP2017076785A5 (ja) | ||
JP2016066792A5 (ja) | ||
JP2013065840A5 (ja) | ||
JP2013175717A5 (ja) | ||
JP2015195371A5 (ja) | トランジスタの作製方法 | |
JP2017191934A5 (ja) | ||
JP2017079330A5 (ja) |