JPWO2020045563A1 - Semiconductor package and semiconductor device equipped with it - Google Patents

Semiconductor package and semiconductor device equipped with it Download PDF

Info

Publication number
JPWO2020045563A1
JPWO2020045563A1 JP2020539587A JP2020539587A JPWO2020045563A1 JP WO2020045563 A1 JPWO2020045563 A1 JP WO2020045563A1 JP 2020539587 A JP2020539587 A JP 2020539587A JP 2020539587 A JP2020539587 A JP 2020539587A JP WO2020045563 A1 JPWO2020045563 A1 JP WO2020045563A1
Authority
JP
Japan
Prior art keywords
frame
metal substrate
semiconductor package
thermal expansion
coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020539587A
Other languages
Japanese (ja)
Inventor
なつ美 浜園
なつ美 浜園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2020045563A1 publication Critical patent/JPWO2020045563A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本開示の実施形態に係る半導体パッケージは、金属基板と、第１枠体と、第２枠体とを備えている。金属基板は、上面と下面と側面と上面に位置する実装領域とを有する。第１枠体は、上面と下面と内側面とを有するとともに金属基板を囲むように配置されている。第２枠体は、第１枠体の上面および金属基板の上面に亘って位置するとともに実装領域を囲むように配置されている。金属基板の下面は金属基板の上面よりも大きく、第１枠体の内側面は金属基板の側面に沿って位置している。The semiconductor package according to the embodiment of the present disclosure includes a metal substrate, a first frame body, and a second frame body. The metal substrate has an upper surface, a lower surface, and a mounting area located on the side surface and the upper surface. The first frame has an upper surface, a lower surface, and an inner side surface, and is arranged so as to surround the metal substrate. The second frame is located over the upper surface of the first frame and the upper surface of the metal substrate, and is arranged so as to surround the mounting area. The lower surface of the metal substrate is larger than the upper surface of the metal substrate, and the inner side surface of the first frame is located along the side surface of the metal substrate.

Description

本開示は、半導体素子が実装される半導体パッケージおよびこれを用いた半導体装置に関する。 The present disclosure relates to a semiconductor package on which a semiconductor element is mounted and a semiconductor device using the same.

近年、高周波の信号で作動する半導体素子等を収容する半導体パッケージが知られている。このような半導体素子等は、作動する際に熱が生じる。この熱を外部に放熱させるために、半導体素子等を実装する基板を金属基板にして放熱性を向上させた半導体パッケージが開示されている（特開２００２−９３９３１号公報参照）。 In recent years, a semiconductor package containing a semiconductor element or the like that operates with a high-frequency signal has been known. Such a semiconductor element or the like generates heat when it operates. In order to dissipate this heat to the outside, a semiconductor package in which a substrate on which a semiconductor element or the like is mounted is made of a metal substrate to improve heat dissipation is disclosed (see JP-A-2002-93331).

特開２００２−９３９３１号公報では、第１の金属板と、第２の金属板と、リング状セラミック枠板とを備えた高周波用セラミックパッケージが開示されている。第１の金属板の側面は第２の金属板の内壁と接合材を介して接合している。 Japanese Unexamined Patent Publication No. 2002-93331 discloses a high-frequency ceramic package including a first metal plate, a second metal plate, and a ring-shaped ceramic frame plate. The side surface of the first metal plate is joined to the inner wall of the second metal plate via a joining material.

しかしながら、特許文献１に開示された技術では、実装領域を有する第１の金属板を第２の金属板が囲むことによって、第１の金属板の熱膨張が抑えられるため、実装領域が凹に反る場合もあれば、凸に反る場合もあった。 However, in the technique disclosed in Patent Document 1, the mounting region is concave because the thermal expansion of the first metal plate is suppressed by surrounding the first metal plate having the mounting region with the second metal plate. In some cases, it warped, and in other cases, it warped convexly.

本開示の一実施形態に係る半導体パッケージは、金属基板と、第１枠体と、第２枠体とを備えている。金属基板は、上面と下面と側面と上面に位置する実装領域とを有する。第１枠体は、上面と下面と内側面とを有するとともに金属基板を囲むように配置されている。第２枠体は、第１枠体の上面および金属基板の上面に亘って位置するとともに実装領域を囲むように配置されている。金属基板の下面は金属基板の上面よりも大きく、第１枠体の内側面は金属基板の側面に沿って位置している。 The semiconductor package according to the embodiment of the present disclosure includes a metal substrate, a first frame body, and a second frame body. The metal substrate has an upper surface, a lower surface, and a mounting area located on the side surface and the upper surface. The first frame has an upper surface, a lower surface, and an inner side surface, and is arranged so as to surround the metal substrate. The second frame is located over the upper surface of the first frame and the upper surface of the metal substrate, and is arranged so as to surround the mounting area. The lower surface of the metal substrate is larger than the upper surface of the metal substrate, and the inner side surface of the first frame is located along the side surface of the metal substrate.

本開示の一実施形態に係る半導体装置は、上述した半導体パッケージと、半導体素子と、蓋体とを備えている。半導体素子は、実装領域に実装されている。蓋体は、半導体素子を覆うとともに、枠体の上面に位置している。 The semiconductor device according to the embodiment of the present disclosure includes the above-mentioned semiconductor package, a semiconductor element, and a lid. The semiconductor element is mounted in the mounting area. The lid covers the semiconductor element and is located on the upper surface of the frame.

本開示の実施形態に係る半導体パッケージを示す上面からの斜視図である。It is a perspective view from the upper surface which shows the semiconductor package which concerns on embodiment of this disclosure. 本開示の実施形態に係る半導体パッケージを示す下面からの斜視図である。It is a perspective view from the lower surface which shows the semiconductor package which concerns on embodiment of this disclosure. 本開示の実施形態に係る半導体パッケージを示す上面からの平面図である。It is a top view which shows the semiconductor package which concerns on embodiment of this disclosure. 本開示の実施形態に係る半導体パッケージを示す下面からの平面図である。It is a top view from the lower surface which shows the semiconductor package which concerns on embodiment of this disclosure. 本開示の実施形態に係る半導体パッケージを示す側面図である。It is a side view which shows the semiconductor package which concerns on embodiment of this disclosure. 図３に示した本開示の実施形態に係る半導体パッケージにおけるＡ−Ａ線での断面図である。FIG. 3 is a cross-sectional view taken along the line AA of the semiconductor package according to the embodiment of the present disclosure shown in FIG. 本開示の実施形態に係る半導体パッケージにおける断面図である。It is sectional drawing in the semiconductor package which concerns on embodiment of this disclosure. 本開示の実施形態に係る半導体パッケージにおける断面図である。It is sectional drawing in the semiconductor package which concerns on embodiment of this disclosure. 本開示の実施形態係る半導体パッケージを示す上面からの分解斜視図である。It is an exploded perspective view from the upper surface which shows the semiconductor package which concerns on embodiment of this disclosure. 本開示の実施形態に係る半導体パッケージを示す下面からの分解斜視図である。It is an exploded perspective view from the lower surface which shows the semiconductor package which concerns on embodiment of this disclosure. 本開示の実施形態に係る半導体装置を示す上面からの斜視図である。It is a perspective view from the upper surface which shows the semiconductor device which concerns on embodiment of this disclosure.

以下、各実施形態の半導体パッケージおよびこれを備えた半導体装置について、図面を用いて詳細に説明する。 Hereinafter, the semiconductor package of each embodiment and the semiconductor device including the semiconductor package will be described in detail with reference to the drawings.

＜半導体パッケージの構成＞
上述したように、図１乃至図９は、本開示の実施形態に係る半導体パッケージ１を示す。これらの図において、本開示の実施形態に係る半導体パッケージ１は、金属基板２と、第１枠体３１と、第２枠体３２とを備えている。<Structure of semiconductor package>
As described above, FIGS. 1 to 9 show the semiconductor package 1 according to the embodiment of the present disclosure. In these figures, the semiconductor package 1 according to the embodiment of the present disclosure includes a metal substrate 2, a first frame body 31, and a second frame body 32.

図１に示すように、本開示の一実施形態における金属基板２は、上面２ａと、下面２ｂと、側面２ｃと、上面２ａに半導体素子４が実装される実装領域２１を有している。また金属基板２は、例えば矩形状である。 As shown in FIG. 1, the metal substrate 2 according to the embodiment of the present disclosure has a mounting region 21 on which the semiconductor element 4 is mounted on the upper surface 2a, the lower surface 2b, the side surface 2c, and the upper surface 2a. The metal substrate 2 has, for example, a rectangular shape.

なお、本開示の一実施形態において実装領域２１とは、金属基板２を平面視した場合に半導体素子４と重なり合う領域を意味している。金属基板２の大きさとしては、例えば１０ｍｍ×１０ｍｍ〜５０ｍｍ×５０ｍｍである。また、金属基板２の厚みとしては、例えば、０．５ｍｍ〜５ｍｍに設定することができる。 In one embodiment of the present disclosure, the mounting region 21 means a region that overlaps with the semiconductor element 4 when the metal substrate 2 is viewed in a plan view. The size of the metal substrate 2 is, for example, 10 mm × 10 mm to 50 mm × 50 mm. The thickness of the metal substrate 2 can be set to, for example, 0.5 mm to 5 mm.

金属基板２は、例えば金属材料を含んでいる。該金属材料としては、半導体素子４の使用時および実装時に生じる熱を外部に放熱させるため、熱伝導率の大きい材料が用いられるのがよい。金属材料としては、例えば、銅である。このとき、銅を含むあるいは銅からなる金属基板２の熱膨張係数は、例えば１６×１０-6／Ｋである。また、金属材料としては、アルミニウム、銀、鉄、ニッケル、クロム、コバルト、モリブデンおよびタングステン、あるいはこれらの金属を含む合金や、ダイヤモンド、カーボンなどを分散させた材料を用いることができる。このような金属材料のインゴットに圧延加工法、打ち抜き加工法、プレス加工、切削加工のような金属加工法を施すことによって金属基板２を構成する金属部材を作製することができる。The metal substrate 2 contains, for example, a metal material. As the metal material, a material having a high thermal conductivity is preferably used in order to dissipate heat generated during use and mounting of the semiconductor element 4 to the outside. The metal material is, for example, copper. At this time, the coefficient of thermal expansion of the metal substrate 2 containing or made of copper is, for example, 16 × 10 -6 / K. Further, as the metal material, aluminum, silver, iron, nickel, chromium, cobalt, molybdenum and tungsten, alloys containing these metals, diamond, carbon and the like dispersed can be used. A metal member constituting the metal substrate 2 can be manufactured by subjecting such a metal material ingot to a metal processing method such as a rolling method, a punching method, a pressing process, or a cutting process.

第１枠体３１は、上面３１ａと、下面３１ｂと、内側面３１ｃとを有しており、図４に示すように、金属基板２を囲むように配置されている。第１枠体３１は、金属基板２の側面２ｃと間を空けて、金属基板２の側面２ｃに沿って位置している。また、第１枠体３１の内側面３１ａは、金属基板２の側面２ｃと向かい合っている。第１枠体３１は、平面視において、第２枠体３２と重なって位置している。また、第１枠体３１は、金属基板２と間を空けて位置しており、その間に接合材が位置していてもよい。第１枠体３１は、第２枠体３２と重なっており、外縁および内縁が矩形状である枠状であってもよい。第１枠体３１は、銀−銅ロウやはんだ、樹脂接合材等の接合材を介して金属基板２の側面２ｃに接合されている。 The first frame body 31 has an upper surface 31a, a lower surface 31b, and an inner side surface 31c, and is arranged so as to surround the metal substrate 2 as shown in FIG. The first frame body 31 is located along the side surface 2c of the metal substrate 2 with a gap from the side surface 2c of the metal substrate 2. Further, the inner side surface 31a of the first frame body 31 faces the side surface 2c of the metal substrate 2. The first frame body 31 is positioned so as to overlap the second frame body 32 in a plan view. Further, the first frame body 31 may be located at a distance from the metal substrate 2, and the joining material may be located between the first frame body 31. The first frame body 31 overlaps with the second frame body 32, and may have a frame shape in which the outer edge and the inner edge are rectangular. The first frame 31 is joined to the side surface 2c of the metal substrate 2 via a joining material such as silver-copper brazing, solder, or a resin joining material.

第１枠体３１は、剛性が高く、後述する第２枠体３２の熱膨張係数と同等の熱膨張係数を有するものが良く、例えば、セラミック材料を用いることができる。セラミック材料としては、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体等である。また、第１枠体３１の材料としては、他にも、金属基板２と同様に、金属材料を用いることができる。金属材料としては、例えば、モリブデンのような金属材料、あるいは鉄、銅、ニッケル、クロム、コバルト、モリブデンおよびタングステンのような金属材料からなる合金、例えばＦｅ−Ｎｉ−Ｃｏ等を用いることができる。なお、このとき、第１枠体３１の材料としては、金属基板２の熱膨張係数よりも小さい熱膨張係数を有する材料を用いるのがよい。その結果、第１枠体３１の熱膨張係数は、金属基板２の熱膨張係数よりも小さいのがよい。このことによって、金属基板２の側面２ｃ側から金属基板２の熱膨張を押さえることができるため、金属基板２の熱膨張を低減することができる。なお、第１枠体３１の材料として、後述する第２枠体３２の熱膨張係数と同等の熱膨張係数を有する材料を選定する理由は、上下方向の枠体、つまり、第１枠体３１および第２枠体３２の熱膨張係数差に起因する反りを低減するためである。また、第１枠体３１の材料として剛性の高い材料を用いれば、変形を生じにくくすることができる。 The first frame 31 has high rigidity and preferably has a coefficient of thermal expansion equivalent to the coefficient of thermal expansion of the second frame 32, which will be described later. For example, a ceramic material can be used. Examples of the ceramic material include an aluminum oxide-based sintered body and an aluminum nitride-based sintered body. Further, as the material of the first frame 31, a metal material can be used as in the case of the metal substrate 2. As the metal material, for example, a metal material such as molybdenum or an alloy composed of a metal material such as iron, copper, nickel, chromium, cobalt, molybdenum and tungsten, for example, Fe-Ni-Co and the like can be used. At this time, as the material of the first frame 31, it is preferable to use a material having a coefficient of thermal expansion smaller than the coefficient of thermal expansion of the metal substrate 2. As a result, the coefficient of thermal expansion of the first frame 31 is preferably smaller than the coefficient of thermal expansion of the metal substrate 2. As a result, the thermal expansion of the metal substrate 2 can be suppressed from the side surface 2c side of the metal substrate 2, so that the thermal expansion of the metal substrate 2 can be reduced. The reason for selecting a material having a coefficient of thermal expansion equivalent to the coefficient of thermal expansion of the second frame 32, which will be described later, as the material of the first frame 31 is the frame in the vertical direction, that is, the first frame 31. This is to reduce the warpage caused by the difference in the coefficient of thermal expansion of the second frame body 32. Further, if a material having high rigidity is used as the material of the first frame body 31, deformation can be made less likely to occur.

また、第１枠体３１の内壁（内側面３１ｃ）が金属基板２の側面２ｃに接合材を介して接合されず、第１枠体３１の内側面３１ｃと金属基板２の側面２ｃとは接触していてもよい。このとき、接触しているのは一部で第１枠体３１の内壁と金属基板２の側面２ｃとの間に、わずかに隙間が空いている箇所がある。第１枠体３１の内壁と金属基板２の側面２ｃとが接合されている場合と比較して、接合されずに接触している場合には、金属基板２が熱膨張して、第１枠体３１を押したとしても、接合材で固定されていないため、熱膨張係数差に起因して接合材および第１枠体３１にクラックが生じるおそれを低減させることができる。このことによって、半導体パッケージ１は、金属基板２と第１枠体３１の熱膨張係数差によって、第１枠体３１の内壁の周囲に生じる応力を低減することができる。その結果、本開示の実施形態に係る半導体パッケージ１は、第１枠体３１に生じるクラックや割れを低減することができ、半導体パッケージが破損することを低減させることができる。 Further, the inner wall (inner side surface 31c) of the first frame body 31 is not joined to the side surface 2c of the metal substrate 2 via a joining material, and the inner side surface 31c of the first frame body 31 and the side surface 2c of the metal substrate 2 come into contact with each other. You may be doing it. At this time, there is a part where there is a slight gap between the inner wall of the first frame 31 and the side surface 2c of the metal substrate 2. Compared with the case where the inner wall of the first frame 31 and the side surface 2c of the metal substrate 2 are joined, when they are in contact without being joined, the metal substrate 2 thermally expands and the first frame Even if the body 31 is pushed, since it is not fixed by the joining material, it is possible to reduce the possibility that the joining material and the first frame 31 are cracked due to the difference in the coefficient of thermal expansion. As a result, the semiconductor package 1 can reduce the stress generated around the inner wall of the first frame 31 due to the difference in the coefficient of thermal expansion between the metal substrate 2 and the first frame 31. As a result, the semiconductor package 1 according to the embodiment of the present disclosure can reduce cracks and cracks generated in the first frame 31, and can reduce damage to the semiconductor package.

第１枠体３１は、枠状であり、平面視における外縁の大きさが、たとえば１０ｍｍ×１０ｍｍ〜５０ｍｍ×５０ｍｍ、内縁の大きさが５ｍｍ×５ｍｍ〜４９ｍｍ×４９ｍｍである。また、外縁と内縁との間の寸法で示される第２枠体３２の幅は、たとえば１ｍｍ〜５ｍｍである。また、第１枠体３１の厚みは、０．５ｍｍ〜５．０ｍｍである。第１枠体３１の厚みは、金属基板２の厚みより大きくてもよい。このことによって金属基板２の側面２ｃを覆うように位置させることができるため、金属基板２の熱膨張による変形を低減させることができる。 The first frame body 31 has a frame shape, and the size of the outer edge in a plan view is, for example, 10 mm × 10 mm to 50 mm × 50 mm, and the size of the inner edge is 5 mm × 5 mm to 49 mm × 49 mm. The width of the second frame 32, which is indicated by the dimension between the outer edge and the inner edge, is, for example, 1 mm to 5 mm. The thickness of the first frame 31 is 0.5 mm to 5.0 mm. The thickness of the first frame 31 may be larger than the thickness of the metal substrate 2. As a result, the metal substrate 2 can be positioned so as to cover the side surface 2c, so that the deformation of the metal substrate 2 due to thermal expansion can be reduced.

また、第１枠体３１の内壁が金属基板２の側面２ｃと接触している場合には、金属基板２の水平方向の熱膨張を金属基板２の側面２ｃから低減させることができる。その結果、本開示の実施形態に係る半導体パッケージ１は、金属基板２の熱膨張に伴って生じる金属基板２の変形や反りを低減させることができるとともに、実装領域２１の平坦性を保ちやすくすることができる。また、第１枠体３１は、内壁が金属基板２の側面２ｃと接触していることによって、半導体素子４等からの熱を、直接金属基板２から第１枠体３１に逃がすことができるため、金属基板２の放熱性を向上させることができる。また、金属基板２の熱膨張を低減させることができる。その結果、実装領域２１を平坦に保ちやすくすることができる。 Further, when the inner wall of the first frame 31 is in contact with the side surface 2c of the metal substrate 2, the horizontal thermal expansion of the metal substrate 2 can be reduced from the side surface 2c of the metal substrate 2. As a result, the semiconductor package 1 according to the embodiment of the present disclosure can reduce deformation and warpage of the metal substrate 2 caused by thermal expansion of the metal substrate 2, and can easily maintain the flatness of the mounting region 21. be able to. Further, since the inner wall of the first frame 31 is in contact with the side surface 2c of the metal substrate 2, heat from the semiconductor element 4 or the like can be directly released from the metal substrate 2 to the first frame 31. , The heat dissipation of the metal substrate 2 can be improved. In addition, the thermal expansion of the metal substrate 2 can be reduced. As a result, the mounting area 21 can be easily kept flat.

また、第１枠体３１は、内壁が金属基板２の側面２ｃと銀−銅ロウや金−錫はんだ、樹脂接合材等の接合材で接合されてもよい。その結果、第１枠体３１は、金属基板２の水平方向の熱膨張を金属基板２の側面から低減させることができるとともに、接合材を介して金属基板２の熱を第１枠体３１に逃がすことができる。そのため、金属基板２および第２枠体３２を介した半導体パッケージ１の放熱性を向上することができる。 Further, the inner wall of the first frame 31 may be joined to the side surface 2c of the metal substrate 2 with a joining material such as silver-copper brazing, gold-tin solder, or a resin joining material. As a result, the first frame 31 can reduce the horizontal thermal expansion of the metal substrate 2 from the side surface of the metal substrate 2, and the heat of the metal substrate 2 is transferred to the first frame 31 via the bonding material. You can escape. Therefore, the heat dissipation of the semiconductor package 1 via the metal substrate 2 and the second frame 32 can be improved.

第２枠体３２は、第１枠体３１の上面３１ａおよび金属基板２の上面２ａに亘って位置するとともに、金属基板２の実装領域２１を取り囲んで配置されている。第２枠体３２は、平面視において、外縁および内縁が矩形状であり、４つの側壁によって構成されている。第２枠体３２は、後述する銀−銅ロウやはんだ等の接合材を介して金属基板２の上面２ａに接合されている。また、第２枠体３２は、金属基板２と同じ材料を含む、あるいは同じ材料からなっていてもよい。 The second frame 32 is located over the upper surface 31a of the first frame 31 and the upper surface 2a of the metal substrate 2, and is arranged so as to surround the mounting region 21 of the metal substrate 2. The second frame body 32 has a rectangular outer edge and an inner edge in a plan view, and is composed of four side walls. The second frame 32 is joined to the upper surface 2a of the metal substrate 2 via a joining material such as silver-copper brazing or solder, which will be described later. Further, the second frame 32 may contain or be made of the same material as the metal substrate 2.

第２枠体３２は、平面視における外縁の大きさが、たとえば１０ｍｍ×１０ｍｍ〜５０ｍｍ×５０ｍｍ、内縁の大きさが５ｍｍ×５ｍｍ〜４９ｍｍ×４９ｍｍである。また、外縁と内縁との間の寸法で示される第１枠体３１の幅は、たとえば１ｍｍ〜５ｍｍである。また、第２枠体３１の厚みは、０．２ｍｍ〜３．０ｍｍである。また、図５に示すように、平面視において、第２枠体２１の外周と第１枠体３１の外周とは一致していてもよい。このことによって、第１枠体３１または第２枠体３２の一方が突出している場合と比較して、突出部分が割れたり、傷ついたりすることを低減させることができる。また、上下方向の接合性を安定させやすくすることができる。 The size of the outer edge of the second frame 32 in a plan view is, for example, 10 mm × 10 mm to 50 mm × 50 mm, and the size of the inner edge is 5 mm × 5 mm to 49 mm × 49 mm. The width of the first frame 31 indicated by the dimension between the outer edge and the inner edge is, for example, 1 mm to 5 mm. The thickness of the second frame 31 is 0.2 mm to 3.0 mm. Further, as shown in FIG. 5, in a plan view, the outer circumference of the second frame body 21 and the outer circumference of the first frame body 31 may coincide with each other. As a result, it is possible to reduce the possibility that the protruding portion is cracked or damaged as compared with the case where one of the first frame body 31 and the second frame body 32 is projected. In addition, it is possible to easily stabilize the bondability in the vertical direction.

第２枠体３２としては、後述する第１枠体３１の熱膨張係数と同等の熱膨張係数を有するものが良く、また上面に後述したリード端子５を搭載するため、配線の関係より絶縁性の材料を用いる。第２枠体３２の材料としては、例えば、セラミック材料、樹脂材料等を用いることができる。セラミック材料としては、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体等である。なお、このとき、第２枠体３２の材料としては、金属基板２よりも熱膨張係数の小さい材料を用いてもよい。第２枠体３２の熱膨張係数が金属基板２よりも熱膨張係数小さい場合には、上面側から金属基板２を第２枠体３２が押さえることができるため、金属基板２の熱膨張を低減することができる。 The second frame 32 preferably has a coefficient of thermal expansion equivalent to the coefficient of thermal expansion of the first frame 31, which will be described later, and since the lead terminal 5 described later is mounted on the upper surface, it has insulating properties due to wiring. Material is used. As the material of the second frame 32, for example, a ceramic material, a resin material, or the like can be used. Examples of the ceramic material include an aluminum oxide-based sintered body and an aluminum nitride-based sintered body. At this time, as the material of the second frame 32, a material having a coefficient of thermal expansion smaller than that of the metal substrate 2 may be used. When the coefficient of thermal expansion of the second frame 32 is smaller than that of the metal substrate 2, the metal substrate 2 can be pressed by the second frame 32 from the upper surface side, so that the thermal expansion of the metal substrate 2 is reduced. can do.

平面視において、金属基板２の下面２ｂは、金属基板２の上面２ａよりも大きくてもよい。つまり、金属基板２の下面２ｂの面積は、金属基板２の上面２ａの面積よりも大きくてもよい。例えば、金属基板２の側面２ｃが図８に示すように、階段状の形状や、図６に示すように傾斜面の形状を有していてもよい。このことによって、金属基板２の上面２ａに実装された半導体素子４から生じる熱を外部に放熱しやすくすることができる。また、上面側の金属量が、下面側の金属量よりも多いため、熱膨張によって金属基板２が変形した場合であっても、金属基板２は、凸に反るのではなく、凹に反りやすくなる。このため、実装領域２１に半導体素子４を実装する場合に、実装領域２１が凸に反った場合と比較して、実装性を向上させることができる。 In a plan view, the lower surface 2b of the metal substrate 2 may be larger than the upper surface 2a of the metal substrate 2. That is, the area of the lower surface 2b of the metal substrate 2 may be larger than the area of the upper surface 2a of the metal substrate 2. For example, the side surface 2c of the metal substrate 2 may have a stepped shape as shown in FIG. 8 or an inclined surface shape as shown in FIG. As a result, the heat generated from the semiconductor element 4 mounted on the upper surface 2a of the metal substrate 2 can be easily dissipated to the outside. Further, since the amount of metal on the upper surface side is larger than the amount of metal on the lower surface side, even when the metal substrate 2 is deformed by thermal expansion, the metal substrate 2 does not warp convexly but warps concavely. It will be easier. Therefore, when the semiconductor element 4 is mounted in the mounting region 21, the mountability can be improved as compared with the case where the mounting region 21 is warped convexly.

このとき、第１枠体３１の内側面３１ｃは、金属基板２の側面２ｃに沿って位置していてもよい。つまり、金属基板２の側面２ｃが階段状の形状であれば、第１枠体３１の内側面３１ｃも階段状の形状であり、金属基板２の側面２ｃが傾斜面を有していれば、第１枠体３１の内側面３１ｃも傾斜面を有していてもよい。このことによって、金属基板２の熱膨張を低減させる、あるいは第１枠体３１の熱膨張を低減させることができる。 At this time, the inner side surface 31c of the first frame 31 may be located along the side surface 2c of the metal substrate 2. That is, if the side surface 2c of the metal substrate 2 has a stepped shape, the inner side surface 31c of the first frame 31 also has a stepped shape, and if the side surface 2c of the metal substrate 2 has an inclined surface, The inner side surface 31c of the first frame body 31 may also have an inclined surface. As a result, the thermal expansion of the metal substrate 2 can be reduced, or the thermal expansion of the first frame 31 can be reduced.

本開示の実施形態に係る半導体パッケージ１は、上述したような構成であることによって、放熱性を向上させ、実装領域２１が凸に反ることを低減させることができる。つまり、半導体パッケージ１を他の実装基板に実装する場合の実装性を向上させることができる。 Since the semiconductor package 1 according to the embodiment of the present disclosure has the above-described configuration, it is possible to improve heat dissipation and reduce the convex warp of the mounting region 21. That is, it is possible to improve the mountability when the semiconductor package 1 is mounted on another mounting board.

また、図２および図５に示すように、金属基板２の下面２ｂは、第１枠体３１の下面３１ｂよりも下方に位置していてもよい。このことによって、半導体パッケージ１は、金属基板２が外部と接触しやすい状態にあり、半導体装置１０を外部の実装基板に実装する際には、金属基板２が実装基板に接合されやすくなる。その結果、金属基板２を介した半導体パッケージ１の放熱性を向上することができる。つまり、実装領域２１に実装される半導体素子４からの熱が金属基板２から外部の実装基板に放熱されやすくなる。金属基板２の上面２ａには、半導体素子４が実装される。このため、半導体素子４の実装時および使用時には、熱が生じる。つまり、この生じた熱が、金属基板２を通じて外部に逃げる。このとき、金属基板２の下面が外部と接触しやすい状態にあるため、放熱性を向上させることができる。 Further, as shown in FIGS. 2 and 5, the lower surface 2b of the metal substrate 2 may be located below the lower surface 31b of the first frame 31. As a result, in the semiconductor package 1, the metal substrate 2 is in a state of being easily in contact with the outside, and when the semiconductor device 10 is mounted on the external mounting substrate, the metal substrate 2 is easily bonded to the mounting substrate. As a result, the heat dissipation of the semiconductor package 1 via the metal substrate 2 can be improved. That is, the heat from the semiconductor element 4 mounted in the mounting region 21 is easily dissipated from the metal substrate 2 to the external mounting substrate. The semiconductor element 4 is mounted on the upper surface 2a of the metal substrate 2. Therefore, heat is generated when the semiconductor element 4 is mounted and used. That is, the generated heat escapes to the outside through the metal substrate 2. At this time, since the lower surface of the metal substrate 2 is in a state where it easily comes into contact with the outside, heat dissipation can be improved.

接合材は、金属基板２と第１枠体３１との間だけでなく、金属基板２および第２枠体３２の間、第１枠体３１と第２枠体３２との間に位置していてもよい。接合材は、例えば、錫を含んだ銀−銅ロウ、鉛フリーはんだ、金−錫はんだであってもよく、他にも、インジウムやビスマス等を含む接合材等、銀（シンタリング銀）、いわゆる接着剤等であってもよい。 The joining material is located not only between the metal substrate 2 and the first frame body 31, but also between the metal substrate 2 and the second frame body 32, and between the first frame body 31 and the second frame body 32. You may. The bonding material may be, for example, silver-copper brazing containing tin, lead-free solder, gold-tin solder, and other bonding materials containing indium, bismuth, etc., silver (sintering silver), etc. It may be a so-called adhesive or the like.

また、図７に示すように金属基板２の上面２ａは曲面部分を有していてもよい。このとき、該曲面部分は、下に凸の曲面であるのがよい。つまり、図７に示すように、断面視において凹になっている箇所を有していてもよい。このとき、さらに実装領域２１は、曲面部分に位置しているのがよい。このことによって、半導体パッケージ１を他の外部基板に実装する場合の実装性を向上させることができる。また、実装領域２１に半導体素子４を実装する場合に、実装領域２１が凸に反った場合と比較して、実装性を向上させることができる。 Further, as shown in FIG. 7, the upper surface 2a of the metal substrate 2 may have a curved surface portion. At this time, the curved surface portion is preferably a downwardly convex curved surface. That is, as shown in FIG. 7, it may have a concave portion in the cross-sectional view. At this time, the mounting area 21 is preferably located on the curved surface portion. This makes it possible to improve the mountability when the semiconductor package 1 is mounted on another external substrate. Further, when the semiconductor element 4 is mounted in the mounting region 21, the mountability can be improved as compared with the case where the mounting region 21 is warped convexly.

また、金属基板２の側面２ｃが傾斜を有する場合に、第１傾斜角度は、金属基板２の上面２ａおよび下面２ｂを結ぶ垂直線に対して、２２°以上あってもよい。２２°以上あれば、半導体パッケージ１が反ったとしても放熱性を維持することができる。また、第１枠体３１の内側面３１ｃは金属基板２の側面２ｃに沿っている。このため、第１枠体３１の側面３１ｃが傾斜を有する場合に、その傾斜角度を第２傾斜角度とすると、金属基板２の側面２ｃの第１傾斜角度は、第１枠体の前記内側面の第２傾斜角度と実質的に同じであってもよい。つまり、第２傾斜角度は、第１傾斜角度と同様に、金属基板２の上面２ａおよび下面２ｂを結ぶ垂直線に対して、２２°以上あってもよい。２２°以上あれば、半導体パッケージ１が反ったとしても放熱性を維持することができる。 Further, when the side surface 2c of the metal substrate 2 has an inclination, the first inclination angle may be 22 ° or more with respect to the vertical line connecting the upper surface 2a and the lower surface 2b of the metal substrate 2. If the temperature is 22 ° or more, heat dissipation can be maintained even if the semiconductor package 1 is warped. Further, the inner side surface 31c of the first frame 31 is along the side surface 2c of the metal substrate 2. Therefore, when the side surface 31c of the first frame 31 has an inclination and the inclination angle is the second inclination angle, the first inclination angle of the side surface 2c of the metal substrate 2 is the inner surface of the first frame. It may be substantially the same as the second inclination angle of. That is, the second inclination angle may be 22 ° or more with respect to the vertical line connecting the upper surface 2a and the lower surface 2b of the metal substrate 2, similarly to the first inclination angle. If the temperature is 22 ° or more, heat dissipation can be maintained even if the semiconductor package 1 is warped.

また、金属基板２の体積は、第１枠体３１の体積よりも大きくてもよい。このことによって、金属基板２の熱膨張を押さえようとする第１枠体３１の量が多くなるため、金属基板２を押さえる力を大きくすることができる。このため、金属基板２の熱膨張を第１枠体３１が押えることができる。 Further, the volume of the metal substrate 2 may be larger than the volume of the first frame 31. As a result, the amount of the first frame 31 that tries to suppress the thermal expansion of the metal substrate 2 increases, so that the force that presses the metal substrate 2 can be increased. Therefore, the first frame 31 can suppress the thermal expansion of the metal substrate 2.

また、金属基板２の側面２ｃと第１枠体３１の側面３１ｃとの間の接合面は、断面視において曲線を有していてもよい。曲線を有していることにより、接合面積が増え、接合強度が向上する。 Further, the joint surface between the side surface 2c of the metal substrate 2 and the side surface 31c of the first frame 31 may have a curved line in a cross-sectional view. By having a curved line, the joint area is increased and the joint strength is improved.

また、上述した構成を備えていることによって、放熱性を向上させ、実装される半導体素子に割れが生じるのを低減させることができる。また、金属基板２よりも熱膨張係数の小さい第１枠体３１および第２枠体３２で金属基板２を固定することによって、半導体素子４の実装面である実装領域２１が変形するのを低減させることができる。 Further, by having the above-described configuration, it is possible to improve the heat dissipation and reduce the occurrence of cracks in the mounted semiconductor element. Further, by fixing the metal substrate 2 with the first frame 31 and the second frame 32 having a smaller coefficient of thermal expansion than the metal substrate 2, deformation of the mounting region 21 which is the mounting surface of the semiconductor element 4 is reduced. Can be made to.

半導体パッケージ１は、第１枠体３１の熱膨張係数をα、第２枠体３２の熱膨張係数をβ、実装領域２１に直交する方向の第１枠体３１の厚みをＨ１、第２枠体３２の厚みをＨ２とする場合、α≦βかつＨ１≧Ｈ２としてもよい。これにより、本開示の一実施形態に係る半導体パッケージ１は、金属基板２の熱膨張係数および第１枠体３１の熱膨張係数の差と第１枠体３１の熱膨張係数および第２枠体３２の熱膨張係数の差に起因して生じる金属基板２の反りを低減することができる。 In the semiconductor package 1, the coefficient of thermal expansion of the first frame 31 is α, the coefficient of thermal expansion of the second frame 32 is β, the thickness of the first frame 31 in the direction orthogonal to the mounting region 21 is H1, and the second frame. When the thickness of the body 32 is H2, α ≦ β and H1 ≧ H2 may be set. As a result, in the semiconductor package 1 according to the embodiment of the present disclosure, the difference between the coefficient of thermal expansion of the metal substrate 2 and the coefficient of thermal expansion of the first frame 31 and the coefficient of thermal expansion of the first frame 31 and the second frame 31 It is possible to reduce the warp of the metal substrate 2 caused by the difference in the coefficient of thermal expansion of 32.

さらに、第１枠体３１の内壁と金属基板２の側面２ｃとが接触する場合には、金属基板２の熱膨張係数と第１枠体３１の熱膨張係数の差に起因して生じる金属基板２の反りや変形が第１枠体３１によって矯正される。この結果、金属基板２の反りや変形が低減される。 Further, when the inner wall of the first frame 31 and the side surface 2c of the metal substrate 2 come into contact with each other, the metal substrate is generated due to the difference between the coefficient of thermal expansion of the metal substrate 2 and the coefficient of thermal expansion of the first frame 31. The warp and deformation of 2 are corrected by the first frame 31. As a result, the warp and deformation of the metal substrate 2 are reduced.

また、本開示の一実施形態に係る半導体パッケージ１は、第２枠体３２と第１枠体３１とが同じ材料を含んでいてもよく、同じ材料から成っていてもよい。例えば、第２枠体３２および第１枠体３１は、酸化アルミニウム質焼結体からなり、７×１０-6／Ｋの熱膨張係数を有していてもよい。すなわち、第２枠体３２と第１枠体３１とが同じ材料を含んでいることによって、熱膨張係数が同じあるいは近いものになり、金属基板２の熱膨張、熱収縮を拘束する力を上下左右の方向に同等にすることができる。このため、金属基板２の熱膨張係数および第１枠体３１の熱膨張係数の差と第１枠体３１の熱膨張係数および第２枠体３２の熱膨張係数の差に起因して金属基板２が上下左右の方向のどちらかに反ったり、変形したりし難くなる。また、金属基板２の熱膨張、熱収縮を第２枠体３２および第１枠体３１で押さえることにより、金属基板２と第２枠体３２および第１枠体３１とのそれぞれの接合部に生じる応力が偏って生じることを低減させることができる。Further, in the semiconductor package 1 according to the embodiment of the present disclosure, the second frame body 32 and the first frame body 31 may contain the same material, or may be made of the same material. For example, the second frame 32 and the first frame 31 may be made of an aluminum oxide sintered body and have a coefficient of thermal expansion of 7 × 10 -6 / K. That is, since the second frame 32 and the first frame 31 contain the same material, the coefficients of thermal expansion are the same or close to each other, and the force for restraining the thermal expansion and contraction of the metal substrate 2 is increased or decreased. Can be equal in the left and right directions. Therefore, due to the difference between the coefficient of thermal expansion of the metal substrate 2 and the coefficient of thermal expansion of the first frame 31 and the difference between the coefficient of thermal expansion of the first frame 31 and the coefficient of thermal expansion of the second frame 32, the metal substrate It becomes difficult for 2 to warp or deform in either the up, down, left or right direction. Further, by suppressing the thermal expansion and contraction of the metal substrate 2 by the second frame 32 and the first frame 31, the joints between the metal substrate 2 and the second frame 32 and the first frame 31 are formed. It is possible to reduce that the generated stress is unevenly generated.

また、図３に示すように、第２枠体３２の上面にはリード端子５が設けられていてもよい。リード端子５は、銀−銅ロウ、金−錫はんだや樹脂接合材等の接合部材によって第２枠体３２の上面に接合されている。リード端子５は、ボンディングワイヤ等を介して実装領域２１に実装される半導体素子４と電気的に接続されて、外部の実装基板や回路基板、電源等と電気的に接続される。リード端子５は、例えば、鉄、ニッケル、コバルトからなる合金や、鉄、ニッケルからなる合金等から成る。図１に示すように、リード端子５は、第２枠体３２の外縁よりも外側に延びている。 Further, as shown in FIG. 3, a lead terminal 5 may be provided on the upper surface of the second frame body 32. The lead terminal 5 is joined to the upper surface of the second frame 32 by a joining member such as silver-copper brazing, gold-tin solder, or a resin joining material. The lead terminal 5 is electrically connected to the semiconductor element 4 mounted in the mounting region 21 via a bonding wire or the like, and is electrically connected to an external mounting board, circuit board, power supply, or the like. The lead terminal 5 is made of, for example, an alloy made of iron, nickel, cobalt, an alloy made of iron, nickel, or the like. As shown in FIG. 1, the lead terminal 5 extends outward from the outer edge of the second frame body 32.

この結果、電界分布が不安定な状態でリード端子５の周囲に広がることを低減することができる。すなわち、リード端子５は、平面視において、第２枠体３２の外縁よりも外側に張出していることで、半導体パッケージ１の周波数特性を向上することができる。 As a result, it is possible to reduce the spread of the electric field distribution around the lead terminal 5 in an unstable state. That is, the lead terminal 5 projects outward from the outer edge of the second frame 32 in a plan view, so that the frequency characteristics of the semiconductor package 1 can be improved.

＜半導体パッケージの製造方法＞
金属基板２は、例えば金属材料を含んでいる場合には、銅を含んでいる。このとき、金属材料のインゴットに圧延加工法、打ち抜き加工、プレス加工、切削加工のような金属加工法を施すことによって金属基板２を構成する金属部材を作製することができる。<Manufacturing method of semiconductor package>
The metal substrate 2 contains copper, for example, when it contains a metal material. At this time, the metal member constituting the metal substrate 2 can be manufactured by subjecting the ingot of the metal material to a metal processing method such as a rolling process, a punching process, a pressing process, or a cutting process.

なお、第２枠体３２および第１枠体３１は、例えば金属材料からなる場合には、鉄−ニッケル−コバルト合金からなり、打ち抜き加工、プレス加工、切削加工によって枠状に形成される。そして、第２枠体３２は、実装領域２１を囲んで位置するとともに、金属基板２の上面に銀−銅ロウ等で接合される。 The second frame 32 and the first frame 31 are made of, for example, an iron-nickel-cobalt alloy when made of a metal material, and are formed into a frame shape by punching, pressing, and cutting. The second frame 32 is located so as to surround the mounting region 21 and is joined to the upper surface of the metal substrate 2 with silver-copper brazing or the like.

また、第１枠体３１が、例えば酸化アルミニウム焼結体から成る場合には、マグネシア、シリカ、カルシア等の焼結助剤を適当量加えたアルミナ粉末に溶剤を加え、十分に混練し、脱泡させてスラリーを作製する。この後、ドクターブレード法等によってロール状のセラミックグリーンシートを形成して、適当なサイズにカットする。カットして作製したセラミックグリーンシートにリード端子５が接続固定される配線パターン等の信号線路をスクリーン印刷する。この後、配線パターン等が印刷されたセラミックグリーンシートを約１６００℃の還元雰囲気中で焼成して形成する。このとき、焼成前に複数のセラミックグリーンシートを積層してもよい。第１枠体３１は、金属基板２の側面２ｃに接合される。第１枠体３１は、金属基板２の側面２ｃに活性銀ロウ等の接合材によって接合される。 When the first frame 31 is made of, for example, an aluminum oxide sintered body, a solvent is added to alumina powder to which an appropriate amount of a sintering aid such as magnesia, silica, or calcia is added, and the mixture is sufficiently kneaded to remove the first frame. Foam to prepare a slurry. After that, a roll-shaped ceramic green sheet is formed by a doctor blade method or the like, and cut into an appropriate size. A signal line such as a wiring pattern in which the lead terminal 5 is connected and fixed to the ceramic green sheet produced by cutting is screen-printed. After that, a ceramic green sheet on which a wiring pattern or the like is printed is fired in a reducing atmosphere at about 1600 ° C. to form a ceramic green sheet. At this time, a plurality of ceramic green sheets may be laminated before firing. The first frame body 31 is joined to the side surface 2c of the metal substrate 2. The first frame 31 is joined to the side surface 2c of the metal substrate 2 by a joining material such as active silver brazing.

第１枠体３１も第２枠体３２と同様に、作製される。第２枠体３２は、例えば、リード端子５が銀ロウによって上面に接合されるとともに、実装領域２１を取り囲むように銀−銅ロウ等で金属基板２の上面に接合される。 The first frame body 31 is also manufactured in the same manner as the second frame body 32. In the second frame body 32, for example, the lead terminal 5 is joined to the upper surface by silver brazing, and is joined to the upper surface of the metal substrate 2 by silver-copper brazing or the like so as to surround the mounting region 21.

なお、第１枠体３１および第２枠体３２は、例えば金属材料からなる場合には、鉄−ニッケル−コバルト合金からなり、切削加工によって枠状に形成される。そして、第２枠体３２は、実装領域２１を囲んで、リード端子５が樹脂接合材やガラス接合材等の絶縁材料からなる接合材によって接合固定されるとともに、第１枠体３１の上面に銀−銅ロウ等で接合される。 The first frame 31 and the second frame 32 are made of, for example, an iron-nickel-cobalt alloy when made of a metal material, and are formed into a frame shape by cutting. Then, the second frame 32 surrounds the mounting region 21, and the lead terminal 5 is joined and fixed by a joining material made of an insulating material such as a resin joining material or a glass joining material, and is joined and fixed to the upper surface of the first frame 31. Joined with silver-copper brazing or the like.

このとき、図９および図１０に示す分解斜視図を参考にした、それぞれの部品の接合順序は次の通りである。まず、第１工程として、金属基板２、第１枠体３１を準備する。次に、第２工程として、金属基板２と第１枠体３１とを第１接合材を介して、接合し、基板を作製する。次に、第３工程として、金属基板２よりも熱膨張係数の小さい第２枠体３２を準備する。そして、第４工程として、金属基板２の上面２ａに第２接合材を介して第２枠体３２を接合する。このとき、第１接合材は、銀を含んでいてもよく、第２接合材は、錫を含んでいてもよい。また、このとき、第２工程の第１接合材の溶融温度よりも、第４工程の第２接合材の溶融温度の方が低い。 At this time, the joining order of the respective parts is as follows with reference to the exploded perspective views shown in FIGS. 9 and 10. First, as the first step, the metal substrate 2 and the first frame 31 are prepared. Next, as a second step, the metal substrate 2 and the first frame 31 are joined via the first joining material to prepare a substrate. Next, as a third step, a second frame 32 having a coefficient of thermal expansion smaller than that of the metal substrate 2 is prepared. Then, as a fourth step, the second frame 32 is joined to the upper surface 2a of the metal substrate 2 via the second joining material. At this time, the first joining material may contain silver, and the second joining material may contain tin. Further, at this time, the melting temperature of the second bonding material in the fourth step is lower than the melting temperature of the first bonding material in the second step.

以上のようにして、本開示の実施形態に係る半導体パッケージ１を作製することができる。なお、上述した工程順番は指定されない。 As described above, the semiconductor package 1 according to the embodiment of the present disclosure can be manufactured. The above-mentioned process order is not specified.

＜半導体装置の構成＞
次に、本開示の一実施形態に係る半導体装置１０について、図１１を用いて詳細に説明する。図１１に示すように、本実施形態の一実施形態に係る半導体装置１０は、上述した実施形態に代表される半導体パッケージ１と、半導体パッケージ１の実装領域２１に実装された半導体素子４と、半導体素子４を封止する蓋体６とを備えている。<Semiconductor device configuration>
Next, the semiconductor device 10 according to the embodiment of the present disclosure will be described in detail with reference to FIG. As shown in FIG. 11, the semiconductor device 10 according to the embodiment of the present embodiment includes a semiconductor package 1 represented by the above-described embodiment, a semiconductor element 4 mounted in a mounting region 21 of the semiconductor package 1, and a semiconductor device 4. It includes a lid 6 for sealing the semiconductor element 4.

本開示の一実施形態に係る半導体装置１０においては、金属基板２の実装領域２１に半導体素子４が実装されている。半導体素子４は、ボンディングワイヤを介してリード端子５に電気的に接続される。この半導体素子４にリード端子５およびボンディングワイヤを介して外部からの電気信号を入出力することによって半導体素子４から所望の入出力を得ることができる。 In the semiconductor device 10 according to the embodiment of the present disclosure, the semiconductor element 4 is mounted in the mounting region 21 of the metal substrate 2. The semiconductor element 4 is electrically connected to the lead terminal 5 via a bonding wire. A desired input / output can be obtained from the semiconductor element 4 by inputting / outputting an electric signal from the outside to the semiconductor element 4 via the lead terminal 5 and the bonding wire.

蓋体６は、第２枠体３２と接合され、半導体素子４を封止するように設けられている。半導体素子４としては、例えばＩＣ（Integrated Circuit）またはＬＳＩ（Large-Scale Integration）の他、パワーデバイス用の半導体素子等が挙げられる。蓋体６は、第２枠体３２の上面に接合されている。そして、金属基板２、第２枠体３２および蓋体６で囲まれた空間に半導体素子４を封止している。このように半導体素子４を封止することによって、長期間の半導体パッケージ１の使用による半導体素子４の劣化を低減することができる。 The lid 6 is joined to the second frame 32 and is provided so as to seal the semiconductor element 4. Examples of the semiconductor element 4 include IC (Integrated Circuit) or LSI (Large-Scale Integration), as well as semiconductor elements for power devices. The lid body 6 is joined to the upper surface of the second frame body 32. Then, the semiconductor element 4 is sealed in the space surrounded by the metal substrate 2, the second frame 32, and the lid 6. By sealing the semiconductor element 4 in this way, deterioration of the semiconductor element 4 due to the use of the semiconductor package 1 for a long period of time can be reduced.

蓋体６としては、例えば、鉄、銅、ニッケル、クロム、コバルトおよびタングステンのような金属部材、あるいはこれらの金属からなる合金を用いることができる。また、第２枠体３２と蓋体６は、例えばシーム溶接法によって接合することができる。また、第２枠体３２と蓋体６は、例えば、金−錫はんだを用いて接合してもよい。 As the lid 6, for example, a metal member such as iron, copper, nickel, chromium, cobalt and tungsten, or an alloy made of these metals can be used. Further, the second frame body 32 and the lid body 6 can be joined by, for example, a seam welding method. Further, the second frame body 32 and the lid body 6 may be joined by using, for example, gold-tin solder.

以上、各実施形態の半導体パッケージ１およびこれを備えた半導体装置１０について説明してきたが、本開示は上述の実施形態に限定されるものではない。例えば、金属基板２、第２枠体３２および第１枠体３１の角部は丸くなっていてもよい。すなわち、本開示の要旨を逸脱しない範囲内であれば種々の変更および実施形態の組み合わせを施すことは何等差し支えない。 Although the semiconductor package 1 of each embodiment and the semiconductor device 10 provided with the semiconductor package 1 have been described above, the present disclosure is not limited to the above-described embodiment. For example, the corners of the metal substrate 2, the second frame 32, and the first frame 31 may be rounded. That is, various changes and combinations of embodiments may be made without departing from the gist of the present disclosure.

１ 半導体パッケージ
２ 金属基板
２１ 実装領域
２ａ 上面
２ｂ 下面
２ｃ 側面
３１ 第１枠体
３１ａ 上面
３１ｂ 下面
３１ｃ 内側面
３２ 第２枠体
４ 半導体素子
５ リード端子
６ 蓋体
１０ 半導体装置1 Semiconductor package 2 Metal substrate 21 Mounting area 2a Top surface 2b Bottom surface 2c Side surface 31 First frame body 31a Top surface 31b Bottom surface 31c Inner side surface 32 Second frame body 4 Semiconductor element 5 Lead terminal 6 Cover body 10 Semiconductor device

Claims (11)

上面と下面と側面と前記上面に位置する実装領域とを有する金属基板と、
上面と下面と内側面とを有するとともに前記金属基板を囲むように配置された第１枠体と、
該第１枠体の前記上面および前記金属基板の前記上面に亘って位置するとともに前記実装領域を囲むように配置された第２枠体と、
を備えており、
前記金属基板の前記下面は前記金属基板の前記上面よりも大きく、前記第１枠体の前記内側面は前記金属基板の前記側面に沿って位置している半導体パッケージ。A metal substrate having an upper surface, a lower surface, a side surface, and a mounting area located on the upper surface,
A first frame body having an upper surface, a lower surface, and an inner side surface and arranged so as to surround the metal substrate.
A second frame that is located over the upper surface of the first frame and the upper surface of the metal substrate and is arranged so as to surround the mounting region.
Is equipped with
A semiconductor package in which the lower surface of the metal substrate is larger than the upper surface of the metal substrate, and the inner side surface of the first frame is located along the side surface of the metal substrate. 前記第２枠体の熱膨張係数および前記第１枠体の熱膨張係数は、前記金属基板の熱膨張係数よりも小さい請求項１に記載の半導体パッケージ。 The semiconductor package according to claim 1, wherein the coefficient of thermal expansion of the second frame and the coefficient of thermal expansion of the first frame are smaller than the coefficient of thermal expansion of the metal substrate. 前記金属基板の前記側面および前記第１枠体の前記内側面は傾斜している請求項１または請求項２に記載の半導体パッケージ。 The semiconductor package according to claim 1 or 2, wherein the side surface of the metal substrate and the inner surface surface of the first frame are inclined. 前記金属基板の前記側面の第１傾斜角度は、前記第１枠体の前記内側面の第２傾斜角度と実質的に同じである請求項３に記載の半導体パッケージ。 The semiconductor package according to claim 3, wherein the first inclination angle of the side surface of the metal substrate is substantially the same as the second inclination angle of the inner surface of the first frame body. 前記第１傾斜角度は、前記金属基板の上面および下面を結ぶ垂直線に対して、２２°以上である請求項３または４に記載の半導体パッケージ。 The semiconductor package according to claim 3 or 4, wherein the first inclination angle is 22 ° or more with respect to a vertical line connecting the upper surface and the lower surface of the metal substrate. 前記金属基板の前記上面は、下に凸の曲面部分を有している請求項１〜５のいずれか１つに記載の半導体パッケージ。 The semiconductor package according to any one of claims 1 to 5, wherein the upper surface of the metal substrate has a curved surface portion that is convex downward. 前記実装領域は、前記曲面部分に位置している請求項６に記載の半導体パッケージ。 The semiconductor package according to claim 6, wherein the mounting area is located on the curved surface portion. 前記金属基板の体積は、前記第１枠体の体積よりも大きい請求項１〜７のいずれか１つに記載の半導体パッケージ。 The semiconductor package according to any one of claims 1 to 7, wherein the volume of the metal substrate is larger than the volume of the first frame. 前記金属基板の前記下面は、前記第１枠体の前記下面よりも下方に位置している請求項１〜８のいずれか１つに記載の半導体パッケージ。 The semiconductor package according to any one of claims 1 to 8, wherein the lower surface of the metal substrate is located below the lower surface of the first frame. 平面視において、前記第２枠体の外周と前記第１枠体の外周とは一致している請求項１〜９のいずれか１つに記載の半導体パッケージ。 The semiconductor package according to any one of claims 1 to 9, wherein the outer circumference of the second frame and the outer circumference of the first frame match in a plan view. 請求項１〜１０のいずれか１つに記載の半導体パッケージと、
前記半導体パッケージの前記実装領域に実装された半導体素子と、
前記半導体素子を覆うように前記第２枠体に位置した蓋体と、を備えている半導体装置。The semiconductor package according to any one of claims 1 to 10 and
The semiconductor element mounted in the mounting area of the semiconductor package and
A semiconductor device including a lid located on the second frame so as to cover the semiconductor element.
JP2020539587A 2018-08-30 2019-08-29 Semiconductor package and semiconductor device equipped with it Pending JPWO2020045563A1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018161156 2018-08-30
JP2018161156 2018-08-30
PCT/JP2019/033888 WO2020045563A1 (en) 2018-08-30 2019-08-29 Semiconductor package and semiconductor device provided with same

Publications (1)

Publication Number Publication Date
JPWO2020045563A1 true JPWO2020045563A1 (en) 2021-08-12

Family

ID=69643647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020539587A Pending JPWO2020045563A1 (en) 2018-08-30 2019-08-29 Semiconductor package and semiconductor device equipped with it

Country Status (2)

Country Link
JP (1) JPWO2020045563A1 (en)
WO (1) WO2020045563A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63262858A (en) * 1987-04-21 1988-10-31 Nec Corp Semiconductor device
JP2004228415A (en) * 2003-01-24 2004-08-12 Kyocera Corp Package for housing semiconductor device and semiconductor apparatus
JP2005159251A (en) * 2003-10-30 2005-06-16 Kyocera Corp Electronic part housing package, and electronic equipment
WO2014017273A1 (en) * 2012-07-27 2014-01-30 京セラ株式会社 Package for housing semiconductor element, and semiconductor device
WO2018092251A1 (en) * 2016-11-17 2018-05-24 三菱電機株式会社 Semiconductor package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63262858A (en) * 1987-04-21 1988-10-31 Nec Corp Semiconductor device
JP2004228415A (en) * 2003-01-24 2004-08-12 Kyocera Corp Package for housing semiconductor device and semiconductor apparatus
JP2005159251A (en) * 2003-10-30 2005-06-16 Kyocera Corp Electronic part housing package, and electronic equipment
WO2014017273A1 (en) * 2012-07-27 2014-01-30 京セラ株式会社 Package for housing semiconductor element, and semiconductor device
WO2018092251A1 (en) * 2016-11-17 2018-05-24 三菱電機株式会社 Semiconductor package

Also Published As

Publication number Publication date
WO2020045563A1 (en) 2020-03-05

Similar Documents

Publication Publication Date Title
JP5873174B2 (en) Semiconductor element storage package and semiconductor device
JP7019021B2 (en) Manufacturing method of semiconductor package, semiconductor device and semiconductor package
JP6748223B2 (en) Semiconductor package and semiconductor device
JP7075810B2 (en) Electronic component storage packages, electronic devices, and electronic modules
JP6809914B2 (en) Semiconductor packages and semiconductor devices
JPWO2020045563A1 (en) Semiconductor package and semiconductor device equipped with it
JP7160940B2 (en) Packages for storing electronic components and electronic devices
WO2019208577A1 (en) Heat dissipation substrate and electronic device
JP4332037B2 (en) Electronic component storage package and electronic device
JP6769830B2 (en) Semiconductor packages and semiconductor devices
JP4377769B2 (en) Electronic component storage package and electronic device
JP2005101376A (en) Package for housing electronic part, and electronic apparatus
JP2019114639A (en) Semiconductor package and semiconductor device
JP6162520B2 (en) Package for housing semiconductor element and mounting structure including the same
JP2008159975A (en) Package for housing semiconductor element, and method of manufacturing the same
JP2005159251A (en) Electronic part housing package, and electronic equipment
JP2008263184A (en) Structure, and electronic device
JP2009277794A (en) Package for semiconductor element storage
JP2005244146A (en) Electronic-component housing package, electronic device, and mounting structure of electronic device
JP2005079133A (en) Ceramic package
JP4430477B2 (en) High heat dissipation type electronic component storage package
JP5882868B2 (en) Piezoelectric device and method for manufacturing the same
JP2008198809A (en) Method of manufacturing package for housing electronic-component
JP2005101374A (en) Package for semiconductor device, and semiconductor device
JP2014172101A (en) Manufacturing method for ceramic package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210827

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220308

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220906