JPWO2019220267A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JPWO2019220267A1
JPWO2019220267A1 JP2020519205A JP2020519205A JPWO2019220267A1 JP WO2019220267 A1 JPWO2019220267 A1 JP WO2019220267A1 JP 2020519205 A JP2020519205 A JP 2020519205A JP 2020519205 A JP2020519205 A JP 2020519205A JP WO2019220267 A1 JPWO2019220267 A1 JP WO2019220267A1
Authority
JP
Japan
Prior art keywords
light
layer
light emitting
emitting element
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020519205A
Other languages
English (en)
Other versions
JP7326257B2 (ja
Inventor
紘慈 楠
紘慈 楠
洋介 塚本
洋介 塚本
健輔 吉住
健輔 吉住
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2019220267A1 publication Critical patent/JPWO2019220267A1/ja
Priority to JP2023126342A priority Critical patent/JP7476409B2/ja
Application granted granted Critical
Publication of JP7326257B2 publication Critical patent/JP7326257B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

輝度及びコントラストが高く、また消費電力が低い表示装置を提供する。トランジスタと、発光素子と、着色層と、蛍光体層と、第１の電極と、第２の電極と、を有する表示装置とする。発光素子は第１の電極及び第２の電極と電気的に接続され、第１の電極は前記トランジスタと電気的に接続され、第２の電極は第１の電極と同一面上に位置する。着色層は発光素子上に位置し、蛍光体層は発光素子及び着色層の間に位置し、蛍光体層、発光素子及び前記着色層は互いに重なる領域を有する。発光素子は発光ダイオードチップを有し、蛍光体層は発光素子の発光色の補色の光を射出する機能を有する。

Description

本発明の一態様は、表示装置、表示装置の作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様である。また、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は半導体装置を有している場合がある。
近年、表示装置の用途は多様化しており、例えば、携帯情報端末、家庭用のテレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）や、ＰＩＤ（Ｐｕｂｌｉｃ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ）などに表示装置が用いられている。表示装置としては、代表的には有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子や発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の発光素子を備える表示装置、液晶素子を備える表示装置、電気泳動方式などにより表示を行う電子ペーパーなどが挙げられる。また、屋外での使用にも耐えられるよう、表示装置に求められる輝度は年々増加している。
発光素子として小型のＬＥＤ（マイクロＬＥＤともいう）を用い、画素電極の各々に接続するスイッチング素子としてトランジスタを用いるアクティブマトリクス型のマイクロＬＥＤ表示装置が開示されている（特許文献１）。また、画素電極の各々に接続するスイッチング素子として、半導体特性を示す金属酸化物（以下、酸化物半導体ともいう）をチャネル形成領域とするトランジスタを用いるアクティブマトリクス型表示装置が知られている（特許文献２及び特許文献３）。
米国特許公開第２０１７／０１７９０９２号公報 特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
本発明の一態様は、輝度が高い表示装置の提供を課題の一とする。又は、本発明の一態様は、コントラストが高い表示装置の提供を課題の一とする。又は、本発明の一態様は、応答速度が速い表示装置の提供を課題の一とする。又は、本発明の一態様は、消費電力が低い表示装置の提供を課題の一とする。又は、本発明の一態様は、製造コストが低い表示装置の提供を課題の一とする。又は、本発明の一態様は、寿命が長い表示装置の提供を課題の一とする。又は、本発明の一態様は、新規な表示装置の提供を課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
本発明の一態様は、トランジスタと、発光素子と、着色層と、第１の電極と、第２の電極と、を有し、発光素子は、第１の電極及び第２の電極と電気的に接続され、第１の電極は、トランジスタと電気的に接続され、第２の電極は、第１の電極と同一面上に位置し、着色層は、発光素子上に位置し、着色層は、発光素子と重なる領域を有し、発光素子は、発光ダイオードチップを有し、発光素子は、白色光を射出する機能を有する表示装置である。
本発明の一態様は、トランジスタと、発光素子と、着色層と、蛍光体層と、第１の電極と、第２の電極と、を有し、発光素子は、第１の電極及び第２の電極と電気的に接続され、第１の電極は、トランジスタと電気的に接続され、第２の電極は、第１の電極と同一面上に位置し、着色層は、発光素子上に位置し、蛍光体層は、発光素子及び着色層の間に位置し、蛍光体層、発光素子及び着色層は互いに重なる領域を有し、発光素子は、発光ダイオードチップを有し、蛍光体層は、発光素子の発光色の補色の光を射出する蛍光体を有する表示装置である。
前述の表示装置において、さらに遮光層を有し、遮光層は、発光素子と隣接すると好ましい。
前述の表示装置において、発光素子は、青色光を射出する機能を有し、蛍光体層は、黄色光を射出する蛍光体を有すると好ましい。
前述の表示装置において、発光素子は、近紫外光又は紫色光を射出する機能を有し、蛍光体層は、赤色光を射出する蛍光体と、緑色光を射出する蛍光体と、青色光を射出する蛍光体と、を有すると好ましい。
前述の表示装置において、発光素子は、着色層に向けて光を射出する機能を有すると好ましい。
前述の表示装置において、さらに第１のバンプと、第２のバンプと、を有し、第１のバンプは、発光素子の一方の電極と、第１の電極との間に位置し、第２のバンプは、発光素子の他方の電極と、第２の電極との間に位置し、第１のバンプ及び第２のバンプは、銀を有し、第１の電極及び第２の電極は、銀、アルミニウム、チタン、銅のいずれか一以上を有すると好ましい。
前述の表示装置において、トランジスタは、チャネル形成領域に酸化物半導体を有していてもよい。トランジスタは、チャネル形成領域にシリコンを有していてもよい。
本発明の一態様により、輝度が高い表示装置を提供できる。又は、本発明の一態様により、コントラストが高い表示装置を提供できる。又は、本発明の一態様により、応答速度が速い表示装置を提供できる。又は、本発明の一態様により、消費電力が低い表示装置を提供できる。又は、本発明の一態様により、製造コストが低い表示装置を提供できる。又は、本発明の一態様により、寿命が長い表示装置を提供できる。又は、本発明の一態様により、新規な表示装置を提供できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
（Ａ）、（Ｂ）、（Ｃ）表示装置の構成例。 （Ａ）、（Ｂ）、（Ｃ）表示装置の構成例。 （Ａ）、（Ｂ）、（Ｃ）発光素子の構成例。 （Ａ）、（Ｂ）、（Ｃ）発光素子の構成例。 （Ａ）、（Ｂ）、（Ｃ）表示装置の構成例。 （Ａ）、（Ｂ）、（Ｃ）表示装置の上面図。 表示装置の断面図。 表示装置の断面図。 （Ａ）、（Ｂ）、（Ｃ）表示装置の作製方法を説明する図。 （Ａ）、（Ｂ）表示装置の作製方法を説明する図。 表示装置の作製方法を説明する図。 （Ａ）、（Ｂ）表示装置の作製方法を説明する図。 表示装置の断面図。 （Ａ）、（Ｂ）表示装置の作製方法を説明する図。 （Ａ）、（Ｂ）表示装置の作製方法を説明する図。 （Ａ１）、（Ａ２）、（Ｂ１）、（Ｂ２）、（Ｃ１）、（Ｃ２）トランジスタを説明する図。 （Ａ１）、（Ａ２）、（Ｂ１）、（Ｂ２）、（Ｃ１）、（Ｃ２）トランジスタを説明する図。 （Ａ１）、（Ａ２）、（Ｂ１）、（Ｂ２）、（Ｃ１）、（Ｃ２）トランジスタを説明する図。 （Ａ１）、（Ａ２）、（Ｂ１）、（Ｂ２）、（Ｃ１）、（Ｃ２）トランジスタを説明する図。 （Ａ）表示装置のブロック図。（Ｂ）表示装置の回路図。 （Ａ）、（Ｂ）、（Ｃ）表示装置の回路図。 （Ａ）、（Ｃ）、（Ｄ）表示装置の回路図。（Ｂ）表示装置のタイミングチャート。 （Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）情報処理装置を説明する図。 （Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）情報処理装置を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。
トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制御するスイッチング動作などを実現できる。本明細書におけるトランジスタは、ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を含む。
なお、以下では「上」、「下」などの向きを示す表現は、基本的には図面の向きと合わせて用いるものとする。しかしながら、説明を容易にするためなどの目的で、明細書中の「上」または「下」が意味する向きが、図面とは一致しない場合がある。一例としては、積層体等の積層順（または形成順）などを説明する場合に、図面において当該積層体が設けられる側の面（被形成面、支持面、接着面、平坦面など）が当該積層体よりも上側に位置していても、その向きを下、これとは反対の向きを上、などと表現する場合がある。
本明細書等において、表示装置の一態様である表示パネルは表示面に画像等を表示（出力）する機能を有するものである。したがって表示パネルは出力装置の一態様である。
また、本明細書等では、表示パネルの基板に、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）などのコネクターが取り付けられたもの、または基板にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式等によりＩＣが実装されたものを、表示パネルモジュール、表示モジュール、または単に表示パネルなどと呼ぶ場合がある。
（実施の形態１）
本実施の形態では、本発明の一態様の表示装置について説明する。
＜構成例１＞
本発明の一態様である表示装置１０の断面構成の一例を、図１（Ａ）に示す。
表示装置１０は、基板１１と基板１３との間に、機能層１５、発光素子１７、蛍光体層３５、着色層ＣＦＲ、着色層ＣＦＧ、及び着色層ＣＦＢ等を有する。図１（Ａ）において、基板１１側が表示装置１０の表示面側に相当する。
発光素子１７として、例えば、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、ＬＥＤ、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、半導体レーザなどの、自発光性の発光素子を用いることができる。特に、ＬＥＤは輝度及びコントラストが高く、応答速度が速いことから、発光素子１７として好適に用いることができ、輝度及びコントラストが高く、応答速度が速い表示装置１０とすることができる。ＬＥＤは自発光素子であることからバックライトが不要であり、また偏光板も不要であるため、輝度が高く、消費電力が少ない表示装置とすることができる。また、ＬＥＤは発光層が無機材料で構成されることから劣化が少なく、寿命が長い表示装置とすることができる。
機能層１５は、発光素子１７を駆動する回路を含む層である。例えば機能層１５は、トランジスタ、容量素子、配線、電極等により、画素回路が構成されている。また、機能層１５は、電極２１及び電極２３と電気的に接続される。つまり、機能層１５は、電極２１及び電極２３を介して発光素子１７と電気的に接続される。
また、電極２１及び電極２３と、機能層１５との間には、絶縁層２５が設けられている。絶縁層２５に設けられた開口を介して、電極２１及び電極２３と、機能層１５とが電気的に接続されている。これにより、機能層１５と発光素子１７とが電気的に接続されている。
表示装置１０は、電極２１及び電極２３と、基板１１との間に接着層２７を有する。接着層２７により、基板１１と基板１３とが貼り合わされているともいえる。接着層２７は、発光素子１７を封止する封止層としても機能する。このように、表示装置１０は、一対の基板の間に発光素子１７と、発光素子を駆動する機能層１５とを有する。
基板１１の基板１３側には、それぞれ発光素子１７と重なる位置に、着色層ＣＦＲ、着色層ＣＦＧ、及び着色層ＣＦＢが設けられている。着色層ＣＦＲ、着色層ＣＦＧ、及び着色層ＣＦＢは、例えばそれぞれ赤色、緑色、または青色を透過するカラーフィルタとして機能する。着色層ＣＦＲ、着色層ＣＦＧ、及び着色層ＣＦＢに用いることのできる材料としては、金属材料、樹脂材料、顔料又は染料が含まれた樹脂材料などが挙げられる。
着色層ＣＦＲ、着色層ＣＦＧ、及び着色層ＣＦＢと、各発光素子１７との間に蛍光体層３５が設けられている。蛍光体層３５として、蛍光体が混合された有機樹脂層などを用いることができる。蛍光体層３５が有する蛍光体は、発光素子１７が射出する光により励起され、発光素子１７の発光色の補色の光を射出する材料を用いることができる。このような構成とすることにより、蛍光体層３５は白色光を射出できる。
例えば、蛍光体層３５が黄色光を射出する蛍光体を有し、発光素子１７が青色光を射出する構成とすることにより、蛍光体層３５から白色光が射出される。したがって、着色層ＣＦＲが設けられた発光素子１７が発した光は蛍光体層３５及び着色層ＣＦＲを透過し、赤色光２０Ｒとして表示面側に射出される。同様に、着色層ＣＦＧが設けられた発光素子１７が発した光は緑色光２０Ｇとして射出され、着色層ＣＦＢが設けられた発光素子１７が発した光は青色光２０Ｂとして射出される。これにより、１種類の発光素子１７を用いてカラー表示を行うことができる。また、表示装置に用いられる発光素子１７は１種類であるため、製造プロセスを簡略にできる。つまり、本発明の一態様により、低い製造コストで、輝度及びコントラストが高く、応答速度が速く、かつ消費電力が低い表示装置とすることができる。
例えば、蛍光体層３５が赤色光を射出する蛍光体を有し、発光素子１７が青緑色光を射出する構成とすることにより、蛍光体層３５から白色光が射出される構成としてもよい。
また、蛍光体層３５が赤色光を射出する蛍光体、緑色光を射出する蛍光体及び青色光を射出する蛍光体を有し、発光素子１７が近紫外光または紫色光を射出する構成とすることにより、蛍光体層３５から白色光が射出される構成としてもよい。
なお、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色の副画素で１つの色を表現する構成を示したが、本発明の一態様はこれに限られない。色要素としては特に限定はなく、ＲＧＢ以外の色を用いてもよく、例えば、イエロー（Ｙ）、シアン（Ｃ）、マゼンタ（Ｍ）などで構成されてもよい。
また、図１（Ｂ）に示す表示装置１０Ａのように、発光素子１７と隣接するように遮光層３３を設けることが好ましい。遮光層３３は、隣接する発光素子１７の間に設けることが好ましい。隣接する発光素子１７の間に遮光層３３を設ける事で、隣接する画素への光漏れ、画素間の混色を抑制できる。遮光層３３には、顔料、染料、またはカーボンブラックなどを含む樹脂を用いることができる。さらに、発光素子１７の側面が遮光層３３と接することが好ましい。発光素子１７の側面を遮光層３３で覆うことにより、隣接する画素への光漏れ、画素間の混色を抑制できる。なお、図１（Ｂ）では、遮光層３３の上面の高さと、発光素子１７の上面の高さが概略一致する構成を示しているが、本発明の一態様はこれに限られない。遮光層３３の上面の高さが、発光素子１７の上面の高さより低くてもよく、発光素子１７の上面の高さより高くてもよい。遮光層３３の上面の高さが、発光素子１７の上面の高さと概略一致または高くすることにより、隣接する画素への光漏れ、画素間の混色を効率よく抑制できる。
図１（Ｂ）では、発光素子１７と、蛍光体層３５との間に隙間がある場合を示したが、本発明の一態様はこれに限られない。図１（Ｃ）に示す表示装置１０Ｂのように、発光素子１７と、蛍光体層３５とが接していてもよい。このような構成とすることで、着色層ＣＦＲ、着色層ＣＦＧ、及び着色層ＣＦＢと、各発光素子１７との距離が短くなり、隣接する画素への光漏れ、画素間の混色を抑制できる。
また、図２（Ａ）に示す表示装置１０Ｃのように、遮光層３１を設けてもよい。遮光層３１は、隣接する着色層の間に設けられている。また、遮光層３１は、発光素子１７と重なる領域に開口部を有している。遮光層３１は、隣接する発光素子１７からの発光を遮り、隣接する発光素子１７間における混色を抑制する。ここで、着色層ＣＦＲ、着色層ＣＦＧ、及び着色層ＣＦＢそれぞれの端部を、遮光層３１と重なるように設けることにより、光漏れを抑制できる。遮光層３１としては、発光素子１７からの発光を遮る材料を用いることができ、例えば、金属材料、又は、顔料もしくは染料を含む樹脂材料等を用いることができる。
また、図２（Ｂ）に示す表示装置１０Ｄのように、それぞれの着色層は、隣り合う着色層と一部が重なる構成としてもよい。着色層が重なるそれぞれの領域は、遮光層としての機能を有する。なお、図２（Ｂ）では、着色層ＣＦＲの一方の端部が着色層ＣＦＧの一方の端部と重なり、着色層ＣＦＧの他方の端部が着色層ＣＦＢの一方の端部と重なり、着色層ＣＦＢの他方の端部が着色層ＣＦＲの他方の端部と重なる例を示したが、本発明の一態様はこれに限られない。
また、図２（Ｃ）に示す表示装置１０Ｅのように、さらに着色層を含まない画素を形成し、該画素から白色光２０Ｗが射出される構成とすることができる。このような構成とすることで、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｗ（白）の４色の副画素で１つの色を表現できる。この様な構成とすることで、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色の副画素で１つの色を表現する構成より発光素子１７に流す電流を少なくでき、消費電力が低い表示装置とすることができる。
発光素子１７として用いることができる発光ダイオードチップ（以下、ＬＥＤチップとも記す）について、説明する。
ＬＥＤチップは、発光ダイオードを有する。発光ダイオードの構成は特に限定されず、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）接合でもよく、ＰＮ接合又はＰＩＮ接合を有するホモ構造、ヘテロ構造又はダブルヘテロ構造などを用いることができる。また、超格子構造や、量子効果を生ずる薄膜を積層した単一量子井戸構造又は多重量子井戸（ＭＱＷ：Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）構造であってもよい。
ＬＥＤチップの例を、図３（Ａ）及び図３（Ｂ）に示す。図３（Ａ）はＬＥＤチップ５１の断面図、図３（Ｂ）はＬＥＤチップ５１の上面図を示している。ＬＥＤチップ５１は、半導体層８１等を有する。半導体層８１は、ｎ型半導体層７５と、ｎ型半導体層７５上の発光層７７と、発光層７７上のｐ型半導体層７９とを有する。ｐ型半導体層７９の材料としては、発光層７７のバンドギャップエネルギーより大きく、発光層７７へのキャリアの閉じ込めができる材料を用いることができる。また、ＬＥＤチップ５１は、ｎ型半導体層７５上にカソードとして機能する電極８５と、ｐ型半導体層７９上にコンタクト電極として機能する電極８３と、電極８３上にアノードとして機能する電極８７とが設けられる。また、電極８３の上面及び側面が絶縁層８９で覆われていると好ましい。絶縁層８９は、ＬＥＤチップ５１の保護膜として機能する。
発光素子１７に用いることができるＬＥＤチップは、光を射出する領域の面積が１ｍｍ２以下、好ましくは１００００μｍ２以下、より好ましくは３０００μｍ２以下、さらに好ましくは７００μｍ２以下である。なお、本明細書等において、光を射出する領域の面積が１００００μｍ２以下のＬＥＤチップをマイクロＬＥＤと記す場合がある。
半導体層８１の拡大図の例を、図３（Ｃ）に示す。図３（Ｃ）に示すように、ｎ型半導体層７５は、基板７１側のｎ型コンタクト層７５ａと発光層７７側のｎ型クラッド層７５ｂとを有してもよい。ｐ型半導体層７９は、発光層７７側のｐ型クラッド層７９ａとｐ型クラッド層７９ａ上のｐ型コンタクト層７９ｂとを有してもよい。
発光層７７は、障壁層７７ａと井戸層７７ｂとが複数回に渡って積層されたＭＱＷ構造を用いることができる。障壁層７７ａは、井戸層７７ｂよりバンドギャップエネルギーが大きい材料を用いることが好ましい。このような構成とすることで、エネルギーを井戸層７７ｂに閉じ込めることができ、量子効率が向上し、ＬＥＤチップ５１の発光効率を向上させることができる。
フェイスアップ型のＬＥＤチップ５１において電極８３は光を透過する材料を用いることができ、例えば、ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＡＺＯ（Ａｌ２Ｏ３−ＺｎＯ）、Ｉｎ−Ｚｎ酸化物（Ｉｎ２Ｏ３−ＺｎＯ）、ＧＺＯ（ＧｅＯ２−ＺｎＯ）、ＩＣＯ（Ｉｎ２Ｏ３−ＣｅＯ２）等の酸化物を用いることができる。フェイスアップ型のＬＥＤチップ５１では、光が主に電極８７側に射出される。フェイスダウン型のＬＥＤチップ５１において電極８３は光を反射する材料を用いることができ、例えば、銀、アルミニウム、ロジウムなどの金属を用いることができる。フェイスダウン型のＬＥＤチップ５１では、光が主に基板７１側に射出される。
基板７１としては、サファイア単結晶（Ａｌ２Ｏ３）、スピネル単結晶（ＭｇＡｌ２Ｏ４）、ＺｎＯ単結晶、ＬｉＡｌＯ２単結晶、ＬｉＧａＯ２単結晶、ＭｇＯ単結晶等の酸化物単結晶、Ｓｉ単結晶、ＳｉＣ単結晶、ＧａＡｓ単結晶、ＡｌＮ単結晶、ＧａＮ単結晶、ＺｒＢ２等のホウ化物単結晶等を用いることができる。フェイスダウン型のＬＥＤチップ５１において基板７１は光を透過する材料を用いることが好ましく、例えば、サファイア単結晶などを用いることができる。
基板７１とｎ型半導体層７５との間にバッファ層（図示せず）を設けてもよい。バッファ層は、基板７１とｎ型半導体層７５との格子定数の違いを緩和する機能を有する。
発光素子１７として用いることができるＬＥＤチップ５１は、図３（Ａ）に示すような電極８５及び電極８７が同じ面側に配置される水平構造が好ましい。ＬＥＤチップ５１の電極８５及び電極８７が同じ面側に設けられることにより、電極２１及び電極２３との接続が容易となり、電極２１及び電極２３の構造を簡易にすることができる。さらに、発光素子１７として用いることができるＬＥＤチップ５１は、フェイスダウン型が好ましい。フェイスダウン型のＬＥＤチップ５１を用いることにより、ＬＥＤチップ５１から射出される光が効率良く表示装置の表示面側に射出され、輝度が高い表示装置とすることができる。ＬＥＤチップ５１として、市販のＬＥＤチップを用いてもよい。
蛍光体層３５が有する蛍光体としては、蛍光体が表面に印刷または塗装された有機樹脂層、蛍光体が混合された有機樹脂層などを用いることができる。蛍光体層３５は、ＬＥＤチップ５１が射出する光により励起され、ＬＥＤチップ５１の発光色の補色の光を射出する材料を用いることができる。このような構成とすることにより、蛍光体層３５から白色光を射出できる。
例えば、青色光を射出するＬＥＤチップ５１と、青色の補色である黄色光を射出する蛍光体とを用いることにより、蛍光体層３５から白色光が射出される構成とすることができる。青色光の射出が可能なＬＥＤチップ５１としては、１３族窒化物系化合物半導体からなるダイオードが代表的であり、一例としてはＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（ｘは０以上１以下、ｙは０以上１以下、ｘ＋ｙは０以上１以下）の式で表されるＧａＮ系を有するダイオードがある。青色光で励起され、黄色光を射出する蛍光体の代表例としては、Ｙ３Ａｌ５Ｏ１２：Ｃｅ（ＹＡＧ：Ｃｅ）、（Ｂａ，Ｓｒ，Ｍｇ）２ＳｉＯ４：Ｅｕ，Ｍｎ等がある。
例えば、青緑色光を射出するＬＥＤチップ５１と、青緑色の補色である赤色光を射出する蛍光体とを用い、蛍光体層３５から白色光が射出される構成とすることができる。
蛍光体層３５は、複数種類の蛍光体を有してもよく、該蛍光体がそれぞれ異なる色の光を射出する構成とすることもできる。例えば、青色光を射出するＬＥＤチップ５１と、赤色光を射出する蛍光体、緑色光を射出する蛍光体とを用いて、蛍光体層３５から白色光が射出される構成とすることができる。青色光で励起され、赤色光を射出する蛍光体の代表例としては、（Ｃａ，Ｓｒ）Ｓ：Ｅｕ、Ｓｒ２Ｓｉ７Ａｌ３ＯＮ１３：Ｅｕ等がある。青色光で励起され、緑色光を射出する蛍光体の代表例としては、ＳｒＧａ２Ｓ４：Ｅｕ、Ｓｒ３Ｓｉ１３Ａｌ３Ｏ２Ｎ２１：Ｅｕ等がある。
また、近紫外光または紫色光を射出するＬＥＤチップ５１と、赤色光を射出する蛍光体、緑色光を射出する蛍光体及び青色光を射出する蛍光体とを用いて、蛍光体層３５から白色光が射出される構成とすることができる。近紫外光または紫色光で励起され、赤色光を射出する蛍光体の代表例としては、（Ｃａ，Ｓｒ）Ｓ：Ｅｕ、Ｓｒ２Ｓｉ７Ａｌ３ＯＮ１３：Ｅｕ、Ｌａ２Ｏ２Ｓ：Ｅｕ等がある。近紫外光または紫色光で励起され、緑色光を射出する蛍光体の代表例としては、ＳｒＧａ２Ｓ４：Ｅｕ、Ｓｒ３Ｓｉ１３Ａｌ３Ｏ２Ｎ２１：Ｅｕ等がある。近紫外光または紫色光で励起され、青色光を射出する蛍光体の代表例としては、Ｓｒ１０（ＰＯ４）６Ｃｌ２：Ｅｕ、（Ｓｒ，Ｂａ，Ｃａ）１０（ＰＯ４）６Ｃｌ２：Ｅｕ等がある。
なお、近紫外光は発光スペクトルにおいて、波長が２００ｎｍ乃至３８０ｎｍに最大ピークを有する。また、紫色光は発光スペクトルにおいて、波長が３８０ｎｍ乃至４３０ｎｍに最大ピークを有する。また、青色光は発光スペクトルにおいて、波長が４３０ｎｍ乃至４９０ｎｍに最大ピークを有する。また、緑色光は発光スペクトルにおいて、波長が４９０ｎｍ乃至５５０ｎｍに最大ピークを有する。また、黄色光は発光スペクトルにおいて、波長が５５０ｎｍ乃至５９０ｎｍに最大ピークを有する。また、赤色光は発光スペクトルにおいて、波長が６４０ｎｍ乃至７７０ｎｍに最大ピークを有する。
蛍光体層３５が黄色光を射出する蛍光体を有し、青色光を射出するＬＥＤチップ５１を用いる場合、ＬＥＤチップ５１が射出する光は発光スペクトルにおいて、波長が３３０ｎｍ乃至５００ｎｍに最大ピークを有することが好ましく、波長が４３０ｎｍ乃至４９０ｎｍに最大ピークを有することがさらに好ましく、波長が４５０ｎｍ乃至４８０ｎｍに最大ピークを有することがさらに好ましい。これにより、蛍光体を効率よく励起できる。また、ＬＥＤチップ５１が射出する光が発光スペクトルにおいて、４３０ｎｍ乃至４９０ｎｍに最大ピークを有することにより、励起光である青色光と蛍光体からの黄色光とを混色させて白色光とすることができる。更に、ＬＥＤチップ５１が射出する光が４５０ｎｍ乃至４８０ｎｍに最大ピークを有することにより、純度の高い白色とすることができる。
なお、基板１１の外側には各種光学部材を配置してもよい。光学部材としては、光拡散層（拡散フィルムなど）、反射防止層、及び集光フィルム等が挙げられる。また、基板１１の外側には、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜等を配置してもよい。
また、基板１１よりも外側にタッチセンサを設けてもよい。これにより、表示装置１０と当該タッチセンサを含む構成を、タッチパネルとして機能させることができる。
＜構成例２＞
前述の表示装置の異なる構成について説明する。本発明の一態様である表示装置が有する発光素子１７として、ＬＥＤパッケージを用いることができる。
発光素子１７に用いることができるＬＥＤパッケージについて、説明する。
発光素子１７には、砲弾型または表面実装（ＳＭＤ：Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｄｅｖｉｃｅ）型のＬＥＤパッケージのように従来から用いられているＬＥＤパッケージを使うことができる。発光素子１７として、表面実装型のＬＥＤパッケージを用いることが特に好ましい。表面実装型のＬＥＤパッケージの例を、図４（Ａ）及び図４（Ｂ）に示す。図４（Ａ）はＬＥＤパッケージ５０の断面図、図４（Ｂ）はＬＥＤパッケージ５０の上面図を示している。ＬＥＤパッケージ５０は、基板５２上のＬＥＤチップ５１と、電極５５と、電極５７とを有する。ＬＥＤチップ５１は、ワイヤー５９及びワイヤー６１を介して、電極５５及び電極５７と電気的に接続される。また、ＬＥＤチップ５１上に蛍光体６５と、透光性を有する樹脂層６３とを有する。基板５２及びＬＥＤチップ５１は、接着層６７で貼り合わされている。なお、発光素子１７として、市販のＬＥＤパッケージを用いてもよい。
発光素子１７に用いることができるＬＥＤパッケージは、光を射出する領域の面積が１ｍｍ２以下、好ましくは１００００μｍ２以下、より好ましくは３０００μｍ２以下、さらに好ましくは７００μｍ２以下である。なお、本明細書等において、光を射出する領域の面積が１００００μｍ２以下のＬＥＤパッケージをマイクロＬＥＤと記す場合がある。
基板５２には、ガラスエポキシ樹脂基板、ポリイミド基板、セラミック基板、アルミナ基板、窒化アルミニウム基板等を用いることができる。
蛍光体６５は、蛍光体が表面に印刷または塗装された有機樹脂層、蛍光体が混合された有機樹脂層などを用いることができる。蛍光体６５は、ＬＥＤチップ５１が射出する光により励起され、ＬＥＤチップ５１の発光色の補色の光を射出する材料を用いることができる。このような構成とすることにより、ＬＥＤパッケージ５０は白色光を射出できる。蛍光体６５については、前述の蛍光体層３５が有する蛍光体の説明を援用できるため、詳細な説明は省略する。
例えば、青緑色光を射出するＬＥＤチップ５１と、青緑色の補色である赤色光を射出する蛍光体とを用い、ＬＥＤパッケージ５０から白色光が射出される構成とすることができる。
また、近紫外光または紫色光を射出するＬＥＤチップ５１と、赤色光を射出する蛍光体、緑色光を射出する蛍光体及び青色光を射出する蛍光体とを用いて、ＬＥＤパッケージ５０から白色光が射出される構成とすることができる。
ＬＥＤパッケージ５０として、青色光を射出するＬＥＤチップ５１と、黄色光を射出する蛍光体６５とを用いる場合、ＬＥＤチップ５１が射出する光は発光スペクトルにおいて、波長が３３０ｎｍ乃至５００ｎｍに最大ピークを有することが好ましく、波長が４３０ｎｍ乃至４９０ｎｍに最大ピークを有することがさらに好ましく、波長が４５０ｎｍ乃至４８０ｎｍに最大ピークを有することがさらに好ましい。これにより、蛍光体６５を効率よく励起できる。また、ＬＥＤチップ５１が射出する光が発光スペクトルにおいて、４３０ｎｍ乃至４９０ｎｍに最大ピークを有することにより、励起光である青色光と蛍光体６５からの黄色光とを混色させて白色光とすることができる。更に、ＬＥＤチップ５１が射出する光が４５０ｎｍ乃至４８０ｎｍに最大ピークを有することにより、純度の高い白色とすることができる。
樹脂層６３は、透光性を有する有機樹脂で形成する。有機樹脂の種類には特に限定はなく、代表的には、エポキシ樹脂、シリコーン樹脂等の紫外線硬化性樹脂、可視光硬化性樹脂などを適宜用いることができる。なお、図４（Ａ）では樹脂層６３の上面が平坦な形状を示しているが、本発明の一態様はこれに限られない。例えば、樹脂層６３の上面が凸状となっていてもよい。所望の指向性に応じて適宜形状を選択できる。
ワイヤー５９、ワイヤー６１には、金、金を含む合金、銅、または銅を含む合金で形成された金属の細線を用いることができる。
電極５５、電極５７は、ＬＥＤチップ５１が有する電極と電気的に接続する導電層であり、ニッケル、銅、銀、白金、または金から選ばれた一元素、または該元素を５０％以上含む合金材料で形成される。電極５５、電極５７と、ＬＥＤチップ５１の電極とは、熱圧着法または超音波ボンディング法を用いたワイヤーボンディング法により接続されている。
ＬＥＤチップ５１の周囲に、セラミック等からなるリフレクタ５３を配置し、ＬＥＤチップ５１から発せられた光の一部が反射することにより、より多くの光がＬＥＤパッケージ５０から放出されるようにすると好ましい。なお、図４（Ａ）ではリフレクタ５３がテーパー状に上方に広がった形状を示しているが、本発明の一態様はこれに限られない。所望の光の指向性に応じて適宜形状を選択できる。
なお、図４（Ａ）に示すＬＥＤパッケージ５０は、ＬＥＤチップ５１の電極側に光を射出するフェイスアップ型のＬＥＤチップを用いる構成を示したが、本発明の一態様に用いることができるＬＥＤパッケージ５０の構成は特に限定されない。
図４（Ａ）に例示したＬＥＤパッケージと異なる例を図４（Ｃ）に示す。図４（Ｃ）はＬＥＤパッケージ５０の断面図である。上面図は図４（Ｂ）を援用できる。図４（Ｃ）に示すＬＥＤパッケージ５０は、ＬＥＤチップ５１が有する電極と、電極５５及び電極５７とが対向するフリップチップ型のＬＥＤパッケージである。ＬＥＤチップ５１が有する電極と、電極５５及び電極５７とは、導電性のバンプ９０を介して電気的に接続される。図４（Ｃ）に示すＬＥＤパッケージ５０は、ＬＥＤチップ５１の電極の反対側に光を射出するフェイスダウン型のＬＥＤチップを用いる構成を示している。また、図４（Ａ）及び図４（Ｃ）では、垂直構造のＬＥＤチップ５１を示しているが、本発明の一態様はこれに限られない。ＬＥＤパッケージ５０が有するＬＥＤチップ５１は、電極８５及び電極８７がそれぞれ反対側の面に配置される垂直構造であってもよい。
なお、図４ではＬＥＤパッケージ５０が１つのＬＥＤチップ５１を有する例を示しているが、本発明の一態様に用いることができるＬＥＤパッケージ５０の構成はこれに限られない。ＬＥＤパッケージ５０が複数のＬＥＤチップ５１を有してもよい。また、蛍光体６５を有さない構成とすることができる。例えば、赤色光を射出するＬＥＤチップ５１と、緑色光を射出するＬＥＤチップ５１と、緑色光を射出するＬＥＤチップ５１と、を有し、蛍光体６５を有さない構成とすることで、ＬＥＤパッケージ５０から白色光が射出されてもよい。
発光素子１７として、ＬＥＤパッケージ５０を用いる表示装置の構成について説明する。
本発明の一態様である表示装置の断面構成の一例を、図５（Ａ）に示す。図５（Ａ）に示す表示装置１０Ｆは、基板１１と基板１３との間に、機能層１５、発光素子１７、着色層ＣＦＲ、着色層ＣＦＧ、及び着色層ＣＦＢ等を有する。蛍光体層３５及び遮光層３３を有さない点で、図１（Ａ）乃至図１（Ｃ）、及び図２（Ａ）乃至図２（Ｃ）に示した発光素子１７にＬＥＤチップを用いる表示装置と主に相違している。図５（Ａ）において、基板１１側が表示装置１０の表示面側に相当する。
ＬＥＤパッケージ５０はリフレクタ５３を有することで光の指向性が高められており、発光素子１７としてＬＥＤパッケージ５０を用いる構成とする場合、遮光層３３を設けなくても隣接する画素への光漏れ、画素間の混色を抑制できる。また、発光素子１７として白色光を射出するＬＥＤパッケージ５０を用いることで、蛍光体層３５を設けなくともカラー表示を行うことができる。
図５（Ａ）では、着色層ＣＦＲ、着色層ＣＦＧ、及び着色層ＣＦＢと、発光素子１７との間に隙間がある場合を示したが、本発明の一態様はこれに限られない。着色層ＣＦＲ、着色層ＣＦＧ、及び着色層ＣＦＢと、発光素子１７とが接していてもよい。このような構成とすることで、着色層ＣＦＲ、着色層ＣＦＧ、及び着色層ＣＦＢと、各発光素子１７との距離が短くなり、隣接する画素への光漏れ、画素間の混色を抑制できる。
また、図５（Ｂ）に示す表示装置１０Ｇのように、遮光層３１を設けてもよい。遮光層３１は、隣接する着色層の間に設けられている。また、遮光層３１は、発光素子１７と重なる領域に開口部を有している。遮光層３１は、隣接する発光素子１７からの発光を遮り、隣接する発光素子１７間における混色を抑制する。ここで、着色層ＣＦＲ、着色層ＣＦＧ、及び着色層ＣＦＢそれぞれの端部を、遮光層３１と重なるように設けることにより、光漏れを抑制できる。遮光層３１としては、発光素子１７からの発光を遮る材料を用いることができ、例えば、金属材料、又は、顔料もしくは染料を含む樹脂材料等を用いることができる。
また、図５（Ｃ）に示す表示装置１０Ｈのように、それぞれの着色層は、隣り合う着色層と一部が重なる構成としてもよい。着色層が重なるそれぞれの領域は、遮光層としての機能を有する。なお、図５（Ｃ）では、着色層ＣＦＲの一方の端部が着色層ＣＦＧの一方の端部と重なり、着色層ＣＦＧの他方の端部が着色層ＣＦＢの一方の端部と重なり、着色層ＣＦＢの他方の端部が着色層ＣＦＲの他方の端部と重なる例を示したが、本発明の一態様はこれに限られない。
また、さらに着色層を含まない画素を形成し、該画素から白色光が射出される構成とすることができる。このような構成とすることで、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｗ（白）の４色の副画素で１つの色を表現できる。この様な構成とすることで、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色の副画素で１つの色を表現する構成より発光素子１７に流す電流を少なくでき、消費電力が低い表示装置とすることができる。
以上が、構成例についての説明である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施できる。
（実施の形態２）
本実施の形態では、先の実施の形態で例示した表示装置の一例について、詳細を説明する。
＜構成例＞
図６（Ａ）に、表示装置７００の上面図を示す。表示装置７００は、シール材７１２により貼り合された第１の基板７０１と第２の基板７０５を有する。また第１の基板７０１、第２の基板７０５、及びシール材７１２で封止される領域において、第１の基板７０１上に画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６が設けられる。また画素部７０２には、複数の表示素子が設けられる。
また、第１の基板７０１の第２の基板７０５と重ならない部分に、ＦＰＣ７１６が接続されるＦＰＣ端子部７０８が設けられている。ＦＰＣ７１６によって、ＦＰＣ端子部７０８及び信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６のそれぞれに各種信号等が供給される。
ゲートドライバ回路部７０６は、複数設けられていてもよい。また、ゲートドライバ回路部７０６及びソースドライバ回路部７０４は、それぞれ半導体基板等に別途形成され、パッケージされたＩＣチップの形態であってもよい。当該ＩＣチップは、第１の基板７０１上、またはＦＰＣ７１６に実装できる。
画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６が有するトランジスタの構成は特に限定されない。トランジスタの半導体層として、単結晶半導体、多結晶半導体、微結晶半導体、または非晶質半導体などを、単体でまたは組み合わせて用いることができる。半導体材料としては、例えば、シリコンや、ゲルマニウムなどを用いることができる。また、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、酸化物半導体、窒化物半導体などの化合物半導体や、有機半導体などを用いることができる。
半導体層として有機半導体を用いる場合は、芳香環をもつ低分子有機材料やπ電子共役系導電性高分子などを用いることができる。例えば、ルブレン、テトラセン、ペンタセン、ペリレンジイミド、テトラシアノキノジメタン、ポリチオフェン、ポリアセチレン、ポリパラフェニレンビニレンなどを用いることができる。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有すると好ましい。該トランジスタは、オフ電流を低くできる。よって、画像信号等の電気信号の保持時間を長くでき、オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくできるため、消費電力を低減する効果を奏する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成できる。すなわち、シリコンウェハ等により形成された駆動回路を適用しない構成も可能であり、半導体装置の部品点数を削減できる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供できる。
図６（Ｂ）に示す表示装置７００Ａは、第１の基板７０１に換えて、可撓性を有する樹脂層７４３が適用され、フレキシブルディスプレイとして用いることのできる表示装置の例である。
表示装置７００Ａは、画素部７０２が矩形形状でなく、角部が円弧状の形状を有している。また、図６（Ｂ）中の領域Ｐ１に示すように、画素部７０２、及び樹脂層７４３の一部が切りかかれた切欠き部を有する。一対のゲートドライバ回路部７０６は、画素部７０２を挟んで両側に設けられる。またゲートドライバ回路部７０６は、画素部７０２の角部において、円弧状の輪郭に沿って設けられている。
樹脂層７４３は、ＦＰＣ端子部７０８が設けられる部分が突出した形状を有している。また樹脂層７４３のＦＰＣ端子部７０８を含む一部は、図６（Ｂ）中の領域Ｐ２で裏側に折り返すことができる。樹脂層７４３の一部を折り返すことで、ＦＰＣ７１６を画素部７０２の裏側に重ねて配置した状態で、表示装置７００Ａを電気機器に実装することができ、電子機器の省スペース化を図ることができる。
また表示装置７００Ａに接続されるＦＰＣ７１６には、ＩＣ７１７が実装されている。ＩＣ７１７は、例えばソースドライバ回路としての機能を有する。このとき、表示装置７００Ａにおけるソースドライバ回路部７０４は、保護回路、バッファ回路、デマルチプレクサ回路等の少なくとも一を含む構成とすることができる。
図６（Ｃ）に示す表示装置７００Ｂは、大型の画面を有する電子機器に好適に用いることのできる表示装置である。例えばテレビジョン装置、モニタ装置、パーソナルコンピュータ（ノート型またはデスクトップ型を含む）、タブレット端末、デジタルサイネージなどに好適に用いることができる。
表示装置７００Ｂは、複数のソースドライバＩＣ７２１と、一対のゲートドライバ回路部７２２を有する。
複数のソースドライバＩＣ７２１は、それぞれＦＰＣ７２３に取り付けられている。また、複数のＦＰＣ７２３は、一方の端子が基板７０１に、他方の端子がプリント基板７２４にそれぞれ接続されている。ＦＰＣ７２３を折り曲げることで、プリント基板７２４を画素部７０２の裏側に配置して、電気機器に実装することができ、電子機器の省スペース化を図ることができる。
一方、ゲートドライバ回路部７２２は、基板７０１上に形成されている。これにより、狭額縁の電子機器を実現できる。
このような構成とすることで、大型で且つ高解像度の表示装置を実現できる。例えば画面サイズが対角３０インチ以上、４０インチ以上、５０インチ以上、または６０インチ以上の表示装置にも実現できる。また、解像度が４Ｋ２Ｋ、または８Ｋ４Ｋなどといった極めて高解像度の表示装置を実現できる。
＜断面構成例１＞
図７は、それぞれ図６（Ａ）に示す一点鎖線Ｑ−Ｒにおける断面図である。
図６及び図７に示す表示装置は、引き回し配線部７１１と、画素部７０２と、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。引き回し配線部７１１は、信号線７１０を有する。画素部７０２は、トランジスタ７５０及び容量素子７９０を有する。ソースドライバ回路部７０４は、トランジスタ７５２を有する。
図７に示す容量素子７９０は、トランジスタ７５０が有する第１のゲート電極と同一の膜を加工して形成される下部電極と、半導体層と同一の金属酸化物を加工して形成される上部電極と、を有する。上部電極は、トランジスタ７５０のソース領域及びドレイン領域と同様に低抵抗化されている。また、下部電極と上部電極との間には、トランジスタ７５０の第１のゲート絶縁層として機能する絶縁膜の一部が設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体膜として機能する絶縁膜が挟持された積層型の構造である。また、上部電極には、トランジスタのソース電極及びドレイン電極と同一の膜を加工して得られる配線が接続されている。
また、トランジスタ７５０、トランジスタ７５２、及び容量素子７９０上には絶縁層７７０が設けられている。絶縁層７７０は平坦化膜としての機能を有し、絶縁層７７０上に設けられる導電層７７２及び導電層７７４の上面を平坦にすることができる。導電層７７２及び導電層７７４が同一面上に位置し、また導電層７７２及び導電層７７４の上面が平坦であることにより、導電層７７２及び導電層７７４と、発光素子７８２とが容易に電気的に接続することができる。
導電層７７２及び導電層７７４と、発光素子７８２とは、導電性のバンプ７９１及びバンプ７９３を介して電気的に接続される。図７では、発光素子７８２が有する陰極側の電極と陽極側の電極の高さが異なり、それとともにバンプ７９１とバンプ７９３の高さが異なる構成を示している。なお、発光素子７８２が有する陰極側の電極と陽極側の電極の高さが同じの場合は、バンプ７９１とバンプ７９３の高さが概略同じとなる構成とすることができる。
図７に示すように、画素部７０２が有するトランジスタ７５０は、導電層７７２の下に重なるように設けられると好ましい。トランジスタ７５０、特にチャネル形成領域と導電層７７２が重なる領域を有することで、発光素子７８２から発せられる光や、外光がトランジスタ７５０に達するのを抑制でき、トランジスタ７５０の電気特性の変動を抑制できる。
画素部７０２が有するトランジスタ７５０と、ソースドライバ回路部７０４が有するトランジスタ７５２とは、異なる構造のトランジスタを用いてもよい。例えば、いずれか一方にトップゲート型のトランジスタを適用し、他方にボトムゲート型のトランジスタを適用した構成としてもよい。なお、上記ゲートドライバ回路部７０６についてもソースドライバ回路部７０４と同様である。
信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極等と同じ導電膜で形成されている。このとき、銅元素を含む材料等の低抵抗な材料を用いると、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となるため好ましい。
ＦＰＣ端子部７０８は、一部が接続電極として機能する配線７６０、異方性導電膜７８０、及びＦＰＣ７１６を有する。配線７６０は、異方性導電膜７８０を介してＦＰＣ７１６が有する端子と電気的に接続される。ここでは、配線７６０は、トランジスタ７５０、７５２のソース電極及びドレイン電極等と同じ導電膜で形成されている。
第１の基板７０１及び第２の基板７０５としては、例えばガラス基板、またはプラスチック基板等の可撓性を有する基板を用いることができる。第１の基板７０１に可撓性を有する基板を用いる場合には、第１の基板７０１とトランジスタ７５０等との間に、水や水素に対するバリア性を有する絶縁層を設けることが好ましい。
また、第２の基板７０５側には、遮光層７３８と、着色層７３６と、蛍光体層７９７と、が設けられる。着色層７３６は、発光素子７８２上に設けられる。蛍光体層７９７は、発光素子７８２及び着色層７３６の間に設けられる。また、蛍光体層７９７、発光素子７８２及び着色層７３６は互いに重なる領域を有する。図７に示すように、蛍光体層７９７の端部は発光素子７８２の端部より外側に位置し、着色層７３６の端部は蛍光体層７９７の端部より外側に位置すると好ましい。このような構成とすることで、隣接する画素への光漏れ、画素間の混色を抑制できる。また、隣接する着色層７３６との間に遮光層７３８を設けることで、外光の映り込みを軽減し、コントラストが高い表示装置とすることができる。
例えば、蛍光体層７９７が黄色光を射出する蛍光体を有し、発光素子７８２が青色光を射出する構成とすることにより、蛍光体層７９７から白色光が射出される。赤色を透過する着色層７３６と重なる領域に設けられた発光素子７８２が発した光は、蛍光体層７９７及び着色層７３６を透過し、赤色光として表示面側に射出される。同様に、緑色を透過する着色層７３６と重なる領域に設けられた発光素子７８２が発した光は、緑色光として射出される。青色を透過する着色層７３６と重なる領域に設けられた発光素子７８２が発した光は、青色光として射出される。これにより、１種類の発光素子７８２を用いてカラー表示を行うことができる。また、表示装置に用いられる発光素子７８２は１種類であるため、製造プロセスを簡略にできる。つまり、本発明の一態様により、低い製造コストで、輝度及びコントラストが高く、応答速度が速く、かつ消費電力が低い表示装置とすることができる。
例えば、蛍光体層７９７が赤色光を射出する蛍光体を有し、発光素子７８２が青緑色光を射出する構成とすることにより、蛍光体層７９７から白色光が射出される構成としてもよい。
また、蛍光体層７９７が赤色光を射出する蛍光体、緑色光を射出する蛍光体及び青色光を射出する蛍光体を有し、発光素子７８２が近紫外光または紫色光を射出する構成とすることにより、蛍光体層７９７から白色光が射出される構成としてもよい。
図７に示す表示装置７００は、発光素子７８２を有する。発光素子７８２として、図３に例示した水平構造、かつフェイスダウン型のＬＥＤチップを用いることが好ましい。
また、着色層７３６は発光素子７８２と重なる位置に設けられ、遮光層７３８は着色層７３６の端部と重なる位置、引き回し配線部７１１、及びソースドライバ回路部７０４に設けられている。また、蛍光体層７９７、着色層７３６及び遮光層７３８と、発光素子７８２との間は封止膜７３２で充填されている。
遮光層７９５は、発光素子７８２と隣接するように設けられる。遮光層７９５は、隣接する発光素子７８２の間に設けることが好ましい。隣接する発光素子７８２の間に遮光層７９５を設ける事で、隣接する画素への光漏れ、画素間の混色を抑制できる。遮光層７９５には、顔料、染料、またはカーボンブラックなどを含む樹脂を用いることができる。さらに、発光素子７８２の側面が遮光層７９５と接することが好ましい。発光素子７８２の側面を遮光層７９５で覆うことにより、隣接する画素への光漏れ、画素間の混色を抑制できる。なお、図７では、遮光層７９５の上面の高さと、発光素子７８２の上面の高さが概略一致する構成を示しているが、本発明の一態様はこれに限られない。遮光層７９５の上面の高さが、発光素子７８２の上面の高さより低くてもよく、発光素子７８２の上面の高さより高くてもよい。遮光層７９５の上面の高さが、発光素子７８２の上面の高さと概略一致または高くすることにより、隣接する画素への光漏れ、画素間の混色を効率よく抑制できる。
図８には、フレキシブルディスプレイに好適に適用できる表示装置の構成を示している。図８は、図６（Ｂ）に示した表示装置７００Ａ中の一点鎖線Ｓ−Ｔにおける断面図である。
図８に示す表示装置７００Ａは、図７で示した基板７０１に換えて、支持基板７４５、接着層７４２、樹脂層７４３、及び絶縁層７４４が積層された構成を有する。トランジスタ７５０や容量素子７９０等は、樹脂層７４３上に設けられた絶縁層７４４上に設けられている。
支持基板７４５は、有機樹脂やガラス等を含み、可撓性を有する程度に薄い基板である。樹脂層７４３は、ポリイミドやアクリルなどの有機樹脂を含む層である。絶縁層７４４は、酸化シリコン、酸化窒化シリコン、窒化シリコン等の無機絶縁膜を含む。樹脂層７４３と支持基板７４５とは、接着層７４２によって貼り合わされている。樹脂層７４３は、支持基板７４５よりも薄いことが好ましい。
また、図８に示す表示装置７００Ａは、図７で示した基板７０５に換えて保護層７４０を有する。保護層７４０は、封止膜７３２と貼り合わされている。保護層７４０としては、ガラス基板や樹脂フィルムなどを用いることができる。また、保護層７４０として、散乱板などの光学部材や、タッチセンサパネルなどの入力装置、またはこれらを２つ以上積層した構成を適用してもよい。
また、図８では、折り曲げ可能な領域Ｐ２を示している。領域Ｐ２では、支持基板７４５、接着層７４２のほか、絶縁層７４４等の無機絶縁膜が設けられていない部分を有する。また、領域Ｐ２において、配線７６０を覆って樹脂層７４６が設けられている。折り曲げ可能な領域Ｐ２に無機絶縁膜をできるだけ設けず、且つ、金属または合金を含む導電層と、有機材料を含む層のみを積層した構成とすることで、曲げた際にクラックが生じることを防ぐことができる。また、領域Ｐ２に支持基板７４５を設けないことで、極めて小さい曲率半径で、表示装置７００Ａの一部を曲げることができる。
図７に示した表示装置７００の作製方法の一例について、説明する。図９乃至図１２に示す各図は、表示装置７００の作製方法に係る、工程の各段階における断面概略図である。
なお、表示装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて形成できる。ＣＶＤ法としては、プラズマ化学気相堆積（ＰＥＣＶＤ）法や、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法を使ってもよい。
また、表示装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷等の方法、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等のツール（設備）により形成できる。
また、表示装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いて加工できる。または、遮蔽マスクを用いた成膜方法により、島状の薄膜を形成してもよい。または、ナノインプリント法、サンドブラスト法、リフトオフ法などにより薄膜を加工してもよい。フォトリソグラフィ法としては、例えば以下の２つの方法がある。１つは、加工したい薄膜上に感光性のレジスト材料を塗布し、フォトマスクを介して露光した後、現像することによりレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法である。もう１つは、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法である。
フォトリソグラフィ法において、露光に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる。そのほか、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外光（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ−ｖｉｏｌｅｔ）やＸ線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
薄膜のエッチングには、ドライエッチング法、ウェットエッチング法、サンドブラスト法などを用いることができる。
〈トランジスタ等の形成〉
まず、基板７０１上に導電層３０１、導電層３０３及び導電層３０５を形成する。導電層３０１、導電層３０３及び導電層３０５は、導電膜を成膜した後、レジストマスクを形成し、当該導電膜をエッチングした後にレジストマスクを除去することにより形成できる。
続いて、基板７０１、導電層３０１、導電層３０３及び導電層３０５を覆って絶縁層３１１を形成する。
続いて、半導体層３２１、半導体層３２３及び半導体層３２５を形成する（図９（Ａ））。半導体層３２１、半導体層３２３及び半導体層３２５は、半導体膜を成膜した後、レジストマスクを形成し、当該半導体膜をエッチングした後にレジストマスクを除去することにより形成できる。
続いて、絶縁層３３１、導電層３４１、導電層３５１、絶縁層３３３、導電層３４３及び導電層３５３を形成する。絶縁層３３１及び絶縁層３３３となる絶縁膜、導電層３４１及び導電層３４３となる導電膜、導電層３５１及び導電層３５３となる導電膜を形成した後、レジストマスクを形成し、当該絶縁膜及び導電膜をエッチングした後にレジストマスクを除去することにより形成できる。
続いて、絶縁層３６１及び絶縁層３６３を形成する（図９（Ｂ））。
続いて、絶縁層３６１及び絶縁層３６３に開口を形成し、導電層３７１、導電層３７３ａ、導電層３７３ｂ、導電層３７５、導電層３７７及び配線７６０を形成する。導電層３７１、導電層３７３ａ、導電層３７３ｂ、導電層３７５、導電層３７７及び配線７６０は、導電層３０１等と同様の方法により形成できる。
以上の工程により、信号線７１０、トランジスタ７５０、容量素子７９０及びトランジスタ７５２を形成できる（図９（Ｃ））。続いて、絶縁層３７９を形成する。絶縁層３７９はトランジスタ７５０等の保護膜としての機能を有する。
〈絶縁層７７０の形成〉
続いて、絶縁層７７０を形成する。絶縁層７７０に感光性の材料を用いることで、フォトリソグラフィ法等により開口を形成できる。なお絶縁層７７０として、絶縁膜を成膜した後に、レジストマスクを用いて絶縁膜の一部をエッチングして開口を形成してもよい。絶縁層７７０は、有機絶縁材料を用いると、その上面の平坦性を高めることができるため好ましい。
また、絶縁層７７０として、無機絶縁膜を用いてもよい。絶縁層７７０として、窒化シリコン、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、または窒化酸化アルミニウムなどの無機絶縁材料の層を、単層で、または積層して用いることができる。これにより、絶縁層７７０はトランジスタ７５０等の保護層として機能する。
また、絶縁層７７０を、無機絶縁膜と有機絶縁膜の積層構造としてもよい。
続いて、ＦＰＣ端子部７０８の配線７６０上の絶縁層３７９の一部を除去し、配線７６０を露出させる。
〈導電層７７２、導電層７７４の形成〉
続いて、絶縁層７７０上に導電層７７２及び導電層７７４を形成する（図１０（Ａ））。導電層７７２は、絶縁層７７０が有する開口を介してトランジスタ７５０と電気的に接続される。導電層７７２及び導電層７７４は、導電層３０１等と同様の方法により形成できる。導電層７７２及び導電層７７４は、光に対して反射性の材料を用いると好ましい。例えば、導電層７７２及び導電層７７４として、銀、パラジウム及び銅の合金（ＡＰＣともいう）、アルミニウム、チタン、銅等を含む材料を用いることができる。
続いて、導電層７７２上及び導電層７７４上にそれぞれ、導電性のバンプ７９１及びバンプ７９３を形成する（図１０（Ｂ））。バンプ７９１及びバンプ７９３として、金、銀、錫などの金属、これらの金属を有する合金、導電性樹脂などの異方導電性フィルム、導電性ペーストを用いることができる。バンプ７９１及びバンプ７９３として、例えば、金を好適に用いることができる。バンプ７９１及びバンプ７９３の形成には、印刷法、転写法、吐出法等を用いることができる。
〈発光素子７８２の配置〉
続いて、発光素子７８２を、バンプ７９１及びバンプ７９３上に配置する。発光素子７８２として、図３に例示した水平構造、フェイスダウン型のＬＥＤチップを用いることが好ましい。配置の際、発光素子７８２の陰極側の電極と、陽極側の電極がそれぞれバンプ７９１及びバンプ７９３と接するように発光素子７８２を配置する。バンプ７９１、バンプ７９３、発光素子７８２、導電層７７２及び導電層７７４が圧接され、導電層７７２及び導電層７７４上に発光素子７８２が固定される。それとともに、導電層７７２及び導電層７７４と、発光素子７８２とが電気的に接続される（図１１）。
発光素子７８２の配置には、所定の位置から発光素子７８２を取り上げ、移送し、所定の位置に置くピックアンドプレイス装置を用いることができる。または、発光素子７８２の配置に、ＦＳＡ（Ｆｌｕｉｄｉｃ Ｓｅｌｆ Ａｓｓｅｍｂｌｙ）方式を用いてもよい。ＦＳＡ方式では、導電層７７２上及び導電層７７４と重なる領域に、発光素子７８２と適合する凹状の絶縁層を形成し、液体中で凹部に発光素子７８２を自己整合的に配置させる。本発明の一態様では、発光素子７８２として用いるＬＥＤチップは１種類であることから、複数種類を用いる場合と比較して、発光素子７８１の配置が容易となる。
〈遮光層７９５の形成〉
続いて、絶縁層７７０、発光素子７８２上に遮光層７９５となる遮光膜を形成する（図１１）。遮光膜として、金属材料、顔料または染料を含む樹脂を用い、フォトリソグラフィ法等により形成することができる。この時、発光素子７８２上にも遮光膜が形成されるように、該遮光膜の厚さを調整する。
続いて、遮光層７９５となる遮光膜の一部を除去し、発光素子７８２の上面を露出させる（図１２（Ａ））。遮光膜の除去には、ドライエッチング法などを用いることができる。本発明の一態様では、発光素子７８２として用いるＬＥＤチップは１種類であり、副画素間で発光素子７８２の高さを同じにできることから、容易に各発光素子７８２の上面を一様に露出させることができ、製造コストを抑制できる。つまり、本発明の一態様により、低い製造コストで、輝度及びコントラストが高く、応答速度が速く、かつ消費電力が低い表示装置とすることができる。
〈着色層７３６、蛍光体層７９７の形成〉
続いて、基板７０５上に遮光層７３８及び着色層７３６を形成する。
遮光層７３８には、金属材料または樹脂材料を用いることができる。遮光層７３８に金属材料を用いる場合には、導電膜を成膜した後に、フォトリソグラフィ法等を用いて不要な部分を除去することにより形成できる。また遮光層７３８に金属材料、顔料または染料を含む感光性の樹脂材料を用いた場合は、フォトリソグラフィ法等により形成できる。
着色層７３６には、例えば感光性の樹脂材料を用いることが好ましい。着色層７３６は、基板７０５及び遮光層７３８上に材料を塗布した後、フォトマスクを介して当該材料を露光し、現像処理の後に加熱処理を行うことで、形成できる。
続いて、着色層７３６上に蛍光体層７９７を形成する（図１２（Ｂ））。蛍光体層７９７は、例えば、蛍光体が混合された有機樹脂層などを用いてスクリーン印刷法、ディスペンス法等により形成できる。
〈基板７０１と基板７０５の貼り合せ〉
続いて、基板７０１と基板７０５のいずれか一方、または両方に、これらを接着する接着層を形成する。接着層は、画素が配置されている領域を囲むように形成する。接着層は、例えばスクリーン印刷法、ディスペンス法等により形成できる。接着層としては、熱硬化性樹脂や紫外線硬化樹脂等を用いることができる。また、紫外線により仮硬化した後に、熱を加えることにより硬化する樹脂などを用いてもよい。または、接着層として、紫外線硬化性と熱硬化性の両方を有する樹脂などを用いてもよい。
続いて、基板７０１と基板７０５とを貼り合せ、接着層を硬化して封止膜７３２を形成する。貼り合せは、減圧雰囲気下で行うと基板７０１と基板７０５の間に気泡等が混入することを防ぐことができるため好ましい。
続いて、配線７６０上に異方性導電膜７８０を設ける。異方性導電膜７８０上にＦＰＣ７１６を配置して熱圧着することにより、配線７６０とＦＰＣ７１６とを電気的に接続させる。
以上の工程により、表示装置７００を形成できる（図７）。
＜断面構成例２＞
先に示した表示装置７００と異なる構成例を図１３に示す。図１３は、図７（Ａ）に示す一点鎖線Ｑ−Ｒにおける断面図である。図１３に示す表示装置７００Ｃは、発光素子７８２として図４に例示したＬＥＤパッケージを有し、また遮光層７９５及び蛍光体層７９７を有さない点で、図７に示す表示装置７００と主に相違している。
図１３に示した表示装置７００Ｃの作製方法の一例について、図１４及び図１５を用いて説明する。図１４及び図１５に示す各図は、表示装置７００Ｃの作製方法に係る、工程の各段階における断面概略図である。絶縁層７７０を形成するまでは、前述の表示装置７００の作製方法の説明を援用できるため、詳細な説明は省略する。
〈導電層７７２、導電層７７４の形成〉
絶縁層７７０上に導電層７７２及び導電層７７４を形成する（図１４（Ａ））。導電層７７２は、絶縁層７７０が有する開口を介してトランジスタ７５０と電気的に接続される。導電層７７２及び導電層７７４は、導電層３０１等と同様の方法により形成できる。
続いて、導電層７７２上及び導電層７７４上にそれぞれ、導電性のバンプ７９１及びバンプ７９３を形成する（図１４（Ｂ））。バンプ７９１及びバンプ７９３として、金、銀、錫などの金属、これらの金属を有する合金、導電性樹脂などの異方導電性フィルム、導電性ペーストを用いることができる。バンプ７９１及びバンプ７９３の形成には、印刷法、転写法、吐出法等を用いることができる。
例えば、バンプ７９１及びバンプ７９３として銀ペーストを用い、導電層７７２及び導電層７７４としてＡＰＣ、アルミニウム、チタン、銅のいずれか一以上を用いることができる。このような構成とすることで、発光素子７８２は、導電層７７２及び導電層７７４それぞれと、電気的に良好に接続することができる。
〈発光素子７８２の配置〉
続いて、発光素子７８２を、バンプ７９１及びバンプ７９３上に配置する。発光素子７８２として、図４に例示した表面実装型のＬＥＤパッケージを用いることが好ましい。配置の際、発光素子７８２の陰極側の電極と、陽極側の電極がそれぞれバンプ７９１及びバンプ７９３と接するように発光素子７８２を配置する。バンプ７９１、バンプ７９３、発光素子７８２、導電層７７２及び導電層７７４が圧接され、導電層７７２及び導電層７７４上に発光素子７８２が固定される。それとともに、導電層７７２及び導電層７７４と、発光素子７８２とが電気的に接続される（図１５（Ａ））。
発光素子７８２の配置には、ピックアンドプレイス装置を用いることができる。または、発光素子７８２の配置に、ＦＳＡ方式を用いてもよい。本発明の一態様では、発光素子７８２として用いるＬＥＤチップは１種類であることから、複数種類を用いる場合と比較して、発光素子７８１の配置が容易となる。
〈着色層の形成〉
続いて、基板７０５上に遮光層７３８及び着色層７３６を形成する（図１５（Ｂ））。遮光層７３８及び着色層７３６は、前述の表示装置７００の作製方法の説明を援用できるため、詳細な説明は省略する。
〈基板７０１と基板７０５の貼り合せ〉
続いて、基板７０１と基板７０５のいずれか一方、または両方に、これらを接着する接着層を形成する。基板７０１と基板７０５の貼り合せは、前述の表示装置７００の作製方法の説明を援用できるため、詳細な説明は省略する。
続いて、配線７６０上に異方性導電膜７８０を設ける。異方性導電膜７８０上にＦＰＣ７１６を配置して熱圧着することにより、配線７６０とＦＰＣ７１６とを電気的に接続させる。
以上の工程により、表示装置７００Ｃを形成できる（図１３）。
＜表示装置に入力装置を設ける構成例＞
また、図７、図８及び図１３に示す表示装置に入力装置を設けてもよい。当該入力装置としては、例えば、タッチセンサ等が挙げられる。
例えばセンサの方式としては、静電容量方式、抵抗膜方式、表面弾性波方式、赤外線方式、光学方式、感圧方式など様々な方式を用いることができる。または、これら２つ以上を組み合わせて用いてもよい。
なお、タッチパネルの構成は、入力装置を一対の基板の内側に形成する、所謂インセル型のタッチパネル、入力装置を表示装置７００上に形成する、所謂オンセル型のタッチパネル、または入力装置を表示装置７００に貼り合わせて用いる、所謂アウトセル型のタッチパネルなどがある。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、先の実施の形態に示した表示装置に用いることができるトランジスタの一例について、説明する。
本発明の一態様の表示装置は、ボトムゲート型のトランジスタや、トップゲート型トランジスタなどの様々な形態のトランジスタを用いて作製することができる。よって、既存の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換えることができる。
＜ボトムゲート型トランジスタ＞
図１６（Ａ１）は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタ１８１０のチャネル長方向の断面図である。図１６（Ａ１）において、トランジスタ１８１０は基板１７７１上に形成されている。また、トランジスタ１８１０は、基板１７７１上に絶縁層１７７２を介して電極１７４６を有する。また、電極１７４６上に絶縁層１７２６を介して半導体層１７４２を有する。電極１７４６はゲート電極として機能できる。絶縁層１７２６はゲート絶縁層として機能できる。
また、半導体層１７４２のチャネル形成領域上に絶縁層１７４１を有する。また、半導体層１７４２の一部と接して、絶縁層１７２６上に電極１７４４ａおよび電極１７４４ｂを有する。電極１７４４ａは、ソース電極またはドレイン電極の一方として機能できる。電極１７４４ｂは、ソース電極またはドレイン電極の他方として機能できる。電極１７４４ａの一部、および電極１７４４ｂの一部は、絶縁層１７４１上に形成される。
絶縁層１７４１は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層１７４１を設けることで、電極１７４４ａおよび電極１７４４ｂの形成時に生じる半導体層１７４２の露出を防ぐことができる。よって、電極１７４４ａおよび電極１７４４ｂの形成時に、半導体層１７４２のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。
また、トランジスタ１８１０は、電極１７４４ａ、電極１７４４ｂおよび絶縁層１７４１上に絶縁層１７２８を有し、絶縁層１７２８の上に絶縁層１７２９を有する。
半導体層１７４２に酸化物半導体を用いる場合、電極１７４４ａおよび電極１７４４ｂの、少なくとも半導体層１７４２と接する部分に、半導体層１７４２の一部から酸素を奪い、酸素欠損を生じさせることが可能な材料を用いることが好ましい。半導体層１７４２中の酸素欠損が生じた領域はキャリア濃度が増加し、当該領域はｎ型化し、ｎ型領域（ｎ＋層）となる。したがって、当該領域はソース領域またはドレイン領域として機能することができる。半導体層１７４２に酸化物半導体を用いる場合、半導体層１７４２から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができる。
半導体層１７４２にソース領域およびドレイン領域が形成されることにより、電極１７４４ａおよび電極１７４４ｂと半導体層１７４２の接触抵抗を低減することができる。よって、電界効果移動度や、しきい値電圧などの、トランジスタの電気特性を良好なものとすることができる。
半導体層１７４２にシリコンなどの半導体を用いる場合は、半導体層１７４２と電極１７４４ａの間、および半導体層１７４２と電極１７４４ｂの間に、ｎ型半導体またはｐ型半導体として機能する層を設けることが好ましい。ｎ型半導体またはｐ型半導体として機能する層は、トランジスタのソース領域またはドレイン領域として機能することができる。
絶縁層１７２９は、外部からのトランジスタへの不純物の拡散を防ぐ、または低減する機能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層１７２９を省略することもできる。
図１６（Ａ２）に示すトランジスタ１８１１は、絶縁層１７２９上にバックゲート電極として機能できる電極１７２３を有する点が、トランジスタ１８１０と異なる。電極１７２３は、電極１７４６と同様の材料および方法で形成できる。
一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位（ＧＮＤ電位）や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
また、電極１７４６および電極１７２３は、どちらもゲート電極として機能することができる。よって、絶縁層１７２６、絶縁層１７２８、および絶縁層１７２９は、それぞれがゲート絶縁層として機能することができる。なお、電極１７２３は、絶縁層１７２８と絶縁層１７２９の間に設けてもよい。
なお、電極１７４６または電極１７２３の一方を、「ゲート電極」という場合、他方を「バックゲート電極」という。例えば、トランジスタ１８１１において、電極１７２３を「ゲート電極」と言う場合、電極１７４６を「バックゲート電極」と言う。また、電極１７２３を「ゲート電極」として用いる場合は、トランジスタ１８１１をトップゲート型のトランジスタの一種と考えることができる。また、電極１７４６および電極１７２３のどちらか一方を、「第１のゲート電極」といい、他方を「第２のゲート電極」という場合がある。
半導体層１７４２を挟んで電極１７４６および電極１７２３を設けることで、更には、電極１７４６および電極１７２３を同電位とすることで、半導体層１７４２においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ１８１１のオン電流が大きくなると共に、電界効果移動度が高くなる。
したがって、トランジスタ１８１１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ１８１１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気などに対する電界遮蔽機能）を有する。なお、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。
また、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。
本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、信頼性の良好な半導体装置を実現することができる。
図１６（Ｂ１）は、図１６（Ａ１）とは異なる構成のチャネル保護型のトランジスタ１８２０のチャネル長方向の断面図である。トランジスタ１８２０は、トランジスタ１８１０とほぼ同様の構造を有しているが、絶縁層１７４１が半導体層１７４２の端部を覆っている点が異なる。また、半導体層１７４２と重なる絶縁層１７４１の一部を選択的に除去して形成した開口部において、半導体層１７４２と電極１７４４ａが電気的に接続している。また、半導体層１７４２と重なる絶縁層１７４１の一部を選択的に除去して形成した他の開口部において、半導体層１７４２と電極１７４４ｂが電気的に接続している。絶縁層１７４１の、チャネル形成領域と重なる領域は、チャネル保護層として機能できる。
図１６（Ｂ２）に示すトランジスタ１８２１は、絶縁層１７２９上にバックゲート電極として機能できる電極１７２３を有する点が、トランジスタ１８２０と異なる。
絶縁層１７２９を設けることで、電極１７４４ａおよび電極１７４４ｂの形成時に生じる半導体層１７４２の露出を防ぐことができる。よって、電極１７４４ａおよび電極１７４４ｂの形成時に半導体層１７４２の薄膜化を防ぐことができる。
また、トランジスタ１８２０およびトランジスタ１８２１は、トランジスタ１８１０およびトランジスタ１８１１よりも、電極１７４４ａと電極１７４６の間の距離と、電極１７４４ｂと電極１７４６の間の距離が長くなる。よって、電極１７４４ａと電極１７４６の間に生じる寄生容量を小さくすることができる。また、電極１７４４ｂと電極１７４６の間に生じる寄生容量を小さくすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現できる。
図１６（Ｃ１）に示すトランジスタ１８２５は、ボトムゲート型のトランジスタの１つであるチャネルエッチング型のトランジスタ１８２５のチャネル長方向の断面図である。トランジスタ１８２５は、絶縁層１７４１を用いずに電極１７４４ａおよび電極１７４４ｂを形成する。このため、電極１７４４ａおよび電極１７４４ｂの形成時に露出する半導体層１７４２の一部がエッチングされる場合がある。一方、絶縁層１７４１を設けないため、トランジスタの生産性を高めることができる。
図１６（Ｃ２）に示すトランジスタ１８２６は、絶縁層１７２９上にバックゲート電極として機能できる電極１７２３を有する点が、トランジスタ１８２５と異なる。
図１７（Ａ１）乃至図１７（Ｃ２）にトランジスタ１８１０、１８１１、１８２０、１８２１、１８２５、１８２６のチャネル幅方向の断面図をそれぞれ示す。
図１７（Ｂ２）、図１７（Ｃ２）に示す構造では、ゲート電極とバックゲート電極とが接続され、ゲート電極とバックゲート電極との電位が同電位となる。また、半導体層１７４２は、ゲート電極とバックゲート電極と挟まれている。
ゲート電極およびバックゲート電極のそれぞれのチャネル幅方向の長さは、半導体層１７４２のチャネル幅方向の長さよりも長く、半導体層１７４２のチャネル幅方向全体は、絶縁層１７２６、１７４１、１７２８、１７２９を間に挟んでゲート電極またはバックゲート電極に覆われた構成である。
当該構成とすることで、トランジスタに含まれる半導体層１７４２を、ゲート電極およびバックゲート電極の電界によって電気的に取り囲むことができる。
トランジスタ１８２１またはトランジスタ１８２６のように、ゲート電極およびバックゲート電極の電界によって、チャネル形成領域が形成される半導体層１７４２を電気的に取り囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
Ｓ−ｃｈａｎｎｅｌ構造とすることで、ゲート電極およびバックゲート電極の一方または双方によってチャネルを誘起させるための電界を効果的に半導体層１７４２に印加することができるため、トランジスタの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタを微細化することが可能となる。また、Ｓ−ｃｈａｎｎｅｌ構造とすることで、トランジスタの機械的強度を高めることができる。
＜トップゲート型トランジスタ＞
図１８（Ａ１）に例示するトランジスタ１８４２は、トップゲート型のトランジスタの１つである。トランジスタ１８４２は、絶縁層１７２９を形成した後に電極１７４４ａおよび電極１７４４ｂを形成する点がトランジスタ１８１０やトランジスタ１８２０と異なる。電極１７４４ａおよび電極１７４４ｂは、絶縁層１７２８および絶縁層１７２９に形成した開口部において半導体層１７４２と電気的に接続する。
また、電極１７４６と重ならない絶縁層１７２６の一部を除去し、電極１７４６と残りの絶縁層１７２６をマスクとして用いて不純物を半導体層１７４２に導入することで、半導体層１７４２中に自己整合（セルフアライメント）的に不純物領域を形成できる。トランジスタ１８４２は、絶縁層１７２６が電極１７４６の端部を越えて延伸する領域を有する。半導体層１７４２の絶縁層１７２６を介して不純物が導入された領域の不純物濃度は、絶縁層１７２６を介さずに不純物が導入された領域よりも小さくなる。半導体層１７４２は、電極１７４６と重ならない領域にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域が形成される。
図１８（Ａ２）に示すトランジスタ１８４３は、電極１７２３を有する点がトランジスタ１８４２と異なる。トランジスタ１８４３は、基板１７７１の上に形成された電極１７２３を有する。電極１７２３は、絶縁層１７７２を介して半導体層１７４２と重なる領域を有する。電極１７２３は、バックゲート電極として機能することができる。
また、図１８（Ｂ１）に示すトランジスタ１８４４および図１８（Ｂ２）に示すトランジスタ１８４５のように、電極１７４６と重ならない領域の絶縁層１７２６を全て除去してもよい。また、図１８（Ｃ１）に示すトランジスタ１８４６および図１８（Ｃ２）に示すトランジスタ１８４７のように、絶縁層１７２６を残してもよい。
トランジスタ１８４３乃至トランジスタ１８４７も、電極１７４６を形成した後に、電極１７４６をマスクとして用いて不純物を半導体層１７４２に導入することで、半導体層１７４２中に自己整合的に不純物領域を形成できる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
図１９（Ａ１）乃至図１９（Ｃ２）にトランジスタ１８４２、１８４３、１８４４、１８４５、１８４６、１８４７のチャネル幅方向の断面図をそれぞれ示す。
トランジスタ１８４３、トランジスタ１８４５、およびトランジスタ１８４７は、それぞれ先に説明したＳ−ｃｈａｎｎｅｌ構造である。ただし、これに限定されず、トランジスタ１８４３、トランジスタ１８４５、およびトランジスタ１８４７をＳ−ｃｈａｎｎｅｌ構造としなくてもよい。
以下では、トランジスタのチャネル形成領域に好適に用いることができる金属酸化物について説明する。
トランジスタに用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることができる。代表的には、インジウムを含む金属酸化物などであり、例えば、後述するＣＡＣ−ＯＳなどを用いることができる。
シリコンよりもバンドギャップが広く、且つキャリア密度の小さい金属酸化物を用いたトランジスタは、その低いオフ電流により、トランジスタと直列に接続された容量素子に蓄積した電荷を長期間に亘って保持することが可能である。
半導体層は、例えばインジウム、亜鉛およびＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ−Ｍ−Ｚｎ系酸化物で表記される膜とすることができる。
半導体層を構成する金属酸化物がＩｎ−Ｍ−Ｚｎ系酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
半導体層としては、キャリア密度の低い金属酸化物膜を用いる。例えば、半導体層は、キャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上のキャリア密度の金属酸化物を用いることができる。そのような金属酸化物を、高純度真性または実質的に高純度真性な金属酸化物と呼ぶ。当該金属酸化物は不純物濃度が低く、欠陥準位密度が低いため、安定な特性を有する金属酸化物であるといえる。
なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成の酸化物半導体を用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
半導体層を構成する金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、半導体層において酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、アルカリ金属およびアルカリ土類金属は、金属酸化物と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため半導体層における二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、半導体層を構成する金属酸化物に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている金属酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における二次イオン質量分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
酸化物半導体は、単結晶酸化物半導体と、非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、及び非晶質酸化物半導体などがある。
また、本発明の一態様で開示されるトランジスタの半導体層には、ＣＡＣ−ＯＳ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いてもよい。
なお、本発明の一態様で開示されるトランジスタの半導体層は、上述した非単結晶酸化物半導体またはＣＡＣ−ＯＳを好適に用いることができる。また、非単結晶酸化物半導体としては、ｎｃ−ＯＳまたはＣＡＡＣ−ＯＳを好適に用いることができる。
なお、本発明の一態様では、トランジスタの半導体層として、ＣＡＣ−ＯＳを用いると好ましい。ＣＡＣ−ＯＳを用いることで、トランジスタに高い電気特性または高い信頼性を付与することができる。
なお、半導体層がＣＡＡＣ−ＯＳの領域、多結晶酸化物半導体の領域、ｎｃ−ＯＳの領域、擬似非晶質酸化物半導体の領域、及び非晶質酸化物半導体の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ−ＯＳの構成について説明する。
ＣＡＣ−ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
なお、金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合金属酸化物である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、および０による１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
一方、ＣＡＣ−ＯＳは、金属酸化物の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。
なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
ＣＡＣ−ＯＳは、例えば基板を加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折測定から、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
またＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域（リング領域）と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。
また例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、金属酸化物としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、金属酸化物中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、金属酸化物中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
従って、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。
また、半導体層にＣＡＣ−ＯＳを有するトランジスタは電界効果移動度が高く、且つ駆動能力が高いので、該トランジスタを、駆動回路、代表的にはゲート信号を生成する走査線駆動回路に用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提供することができる。また、該トランジスタを、表示装置が有する信号線駆動回路（とくに、信号線駆動回路が有するシフトレジスタの出力端子に接続されるデマルチプレクサ）に用いることで、表示装置に接続される配線数が少ない表示装置を提供することができる。
また、半導体層にＣＡＣ−ＯＳを有するトランジスタは低温ポリシリコンを用いたトランジスタのように、レーザ結晶化工程が不要である。これのため、大面積基板を用いた表示装置であっても、製造コストを低減することが可能である。さらに、ウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、「４Ｋ」）、スーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、「８Ｋ」）のような高解像度であり、且つ大型の表示装置において、半導体層にＣＡＣ−ＯＳを有するトランジスタを駆動回路及び表示部に用いることで、短時間での書き込みが可能であり、表示不良を低減することが可能であり好ましい。
または、トランジスタのチャネルが形成される半導体にシリコンを用いてもよい。シリコンとしてアモルファスシリコンを用いてもよいが、特に結晶性を有するシリコンを用いることが好ましい。例えば、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用いることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
本実施の形態では、本発明の一態様である表示装置について、説明する。
図２０（Ａ）に示す表示装置は、画素部５０２と、駆動回路部５０４と、保護回路５０６と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
画素部５０２や駆動回路部５０４が有するトランジスタに、本発明の一態様のトランジスタを適用することができる。また保護回路５０６にも、本発明の一態様のトランジスタを適用してもよい。
画素部５０２は、Ｘ行Ｙ列（Ｘ、Ｙはそれぞれ独立に２以上の自然数）に配置された複数の表示素子を駆動する複数の画素回路５０１を有する。
駆動回路部５０４は、ゲート線ＧＬ＿１乃至ＧＬ＿Ｘに走査信号を出力するゲートドライバ５０４ａ、データ線ＤＬ＿１乃至ＤＬ＿Ｙにデータ信号を供給するソースドライバ５０４ｂなどの駆動回路を有する。ゲートドライバ５０４ａは、少なくともシフトレジスタを有する構成とすればよい。またソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。
端子部５０７は、外部の回路から表示装置に電源、制御信号、及び画像信号等を入力するための端子が設けられた部分をいう。
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。図２０（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線である走査線ＧＬ、またはソースドライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬ等の各種配線に接続される。
また、ゲートドライバ５０４ａとソースドライバ５０４ｂは、それぞれ画素部５０２と同じ基板上に設けられていてもよいし、ゲートドライバ回路またはソースドライバ回路が別途形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）をＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）によって基板に実装する構成としてもよい。
また、図２０（Ａ）に示す複数の画素回路５０１は、例えば、図２０（Ｂ）に示す構成とすることができる。図２０（Ｂ）に示す画素回路５０１は、トランジスタ５５２と、トランジスタ５５４と、容量素子５６２と、発光素子５７２と、を有する。また画素回路５０１には、データ線ＤＬ＿ｎ、走査線ＧＬ＿ｍ、電位供給線ＶＬ＿ａ、電位供給線ＶＬ＿ｂ等が接続されている。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。トランジスタ５５４のゲートに与えられる電位に応じて、発光素子５７２に流れる電流が制御されることにより、発光素子５７２からの発光輝度が制御される。
図２０（Ｂ）に示した画素回路５０１中のトランジスタ５５４として、ｎチャネル型のトランジスタを用いる例を、図２１（Ａ）に示す。図２１（Ａ）に示す画素回路５０１は、トランジスタ５５２と、トランジスタ５５４ａと、容量素子５６２と、発光素子５７２ａと、を有する。トランジスタ５５２はｎチャネル型のトランジスタ、トランジスタ５５４ａはｎチャネル型のトランジスタである。例えば、トランジスタ５５２として、先の実施の形態に示したチャネル形成領域に酸化物半導体を有するトランジスタを適用し、トランジスタ５５４ａとしてチャネル形成領域にシリコンを有するトランジスタを適用できる。
また、例えば、トランジスタ５５２及びトランジスタ５５４ａとして、先の実施の形態に示したチャネル形成領域に酸化物半導体を有するトランジスタを適用できる。このような構成とすることで、トランジスタが画素内で占める面積が小さくなり、極めて高精細な画像を表示することができる。
図２１（Ａ）に示す画素回路５０１において、トランジスタ５５２のソースまたはドレインの一方は、データ線ＤＬ＿ｎと電気的に接続される。トランジスタ５５２のソースまたはドレインの他方は、容量素子５６２の一方の電極、およびトランジスタ５５４ａのゲートと電気的に接続される。容量素子５６２の他方の電極は、電位供給線ＶＬ＿ａと電気的に接続される。トランジスタ５５２のゲートは、走査線ＧＬ＿ｍと電気的に接続される。トランジスタ５５４ａのソースまたはドレインの一方は、電位供給線ＶＬ＿ａと電気的に接続される。トランジスタ５５４ａのソースまたはドレインの他方は、発光素子５７２ａの一方の電極と電気的に接続される。発光素子５７２ａの他方の電極は、電位供給線ＶＬ＿ｂと電気的に接続される。電位供給線ＶＬ＿ａには低電源電位ＶＳＳが与えられ、電位供給線ＶＬ＿ｂには高電源電位ＶＤＤが与えられる。
図２１（Ａ）に示す画素回路５０１と異なる構成を図２１（Ｂ）に示す。図２１（Ｂ）に示す画素回路５０１において、トランジスタ５５２のソースまたはドレインの一方は、データ線ＤＬ＿ｎと電気的に接続される。トランジスタ５５２のソースまたはドレインの他方は、容量素子５６２の一方の電極、およびトランジスタ５５４ａのゲートと電気的に接続される。トランジスタ５５２のゲートは、走査線ＧＬ＿ｍと電気的に接続される。トランジスタ５５４ａのソースまたはドレインの一方は、電位供給線ＶＬ＿ａと電気的に接続される。トランジスタ５５４ａのソースまたはドレインの他方は、容量素子５６２の他方の電極、および発光素子５７２ａの一方の電極と電気的に接続される。発光素子５７２ａの他方の電極は、電位供給線ＶＬ＿ｂと電気的に接続される。電位供給線ＶＬ＿ａには高電源電位ＶＤＤが与えられ、電位供給線ＶＬ＿ｂには低電源電位ＶＳＳが与えられる。
図２０（Ｂ）に示した画素回路５０１中のトランジスタ５５４として、ｐチャネル型のトランジスタを用いる例を、図２１（Ｃ）に示す。図２１（Ｃ）に示す画素回路５０１は、トランジスタ５５２と、トランジスタ５５４ｂと、容量素子５６２と、発光素子５７２ａと、を有する。トランジスタ５５２はｎチャネル型のトランジスタ、トランジスタ５５４ｂはｐチャネル型のトランジスタである。例えば、トランジスタ５５２として、先の実施の形態に示したチャネル形成領域に酸化物半導体を有するトランジスタを適用し、トランジスタ５５４ｂとして、チャネル形成領域にシリコンを有するトランジスタを適用できる。
図２１（Ｃ）に示す画素回路５０１において、トランジスタ５５２のソースまたはドレインの一方は、データ線ＤＬ＿ｎと電気的に接続される。トランジスタ５５２のソースまたはドレインの他方は、容量素子５６２の一方の電極、およびトランジスタ５５４ｂのゲートと電気的に接続される。容量素子５６２の他方の電極は、電位供給線ＶＬ＿ａと電気的に接続される。トランジスタ５５２のゲートは、走査線ＧＬ＿ｍと電気的に接続される。トランジスタ５５４ｂのソースまたはドレインの一方は、電位供給線ＶＬ＿ａと電気的に接続される。トランジスタ５５４ａのソースまたはドレインの他方は、発光素子５７２ａの一方の電極と電気的に接続される。発光素子５７２ａの他方の電極は、電位供給線ＶＬ＿ｂと電気的に接続される。電位供給線ＶＬ＿ａには高電源電位ＶＤＤが与えられ、電位供給線ＶＬ＿ｂには低電源電位ＶＳＳが与えられる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態５）
画素に表示される階調を補正するためのメモリを備える画素回路と、これを有する表示装置について説明する。先の実施の形態で例示したトランジスタは、以下で例示する画素回路に用いられるトランジスタに適用することができる。
＜回路構成＞
図２２（Ａ）に、画素回路４００の回路図を示す。画素回路４００は、トランジスタＭ１、トランジスタＭ２、容量Ｃ１、及び回路４０１を有する。また画素回路４００には、配線Ｓ１、配線Ｓ２、配線Ｇ１、及び配線Ｇ２が接続される。
トランジスタＭ１は、ゲートが配線Ｇ１と、ソース及びドレインの一方が配線Ｓ１と、ソース及びドレインの他方が容量Ｃ１の一方の電極と、それぞれ接続する。トランジスタＭ２は、ゲートが配線Ｇ２と、ソース及びドレインの一方が配線Ｓ２と、ソース及びドレインの他方が容量Ｃ１の他方の電極、及び回路４０１と、それぞれ接続する。
回路４０１は、少なくとも一の表示素子を含む回路である。表示素子としてＬＥＤ素子を適用することができる。
トランジスタＭ１と容量Ｃ１とを接続するノードをＮ１、トランジスタＭ２と回路４０１とを接続するノードをＮ２とする。
画素回路４００は、トランジスタＭ１をオフ状態とすることで、ノードＮ１の電位を保持することができる。また、トランジスタＭ２をオフ状態とすることで、ノードＮ２の電位を保持することができる。また、トランジスタＭ２をオフ状態とした状態で、トランジスタＭ１を介してノードＮ１に所定の電位を書き込むことで、容量Ｃ１を介した容量結合により、ノードＮ１の電位の変位に応じてノードＮ２の電位を変化させることができる。
ここで、トランジスタＭ１、トランジスタＭ２のうちの一方または両方に、前述の実施の形態で例示した、酸化物半導体が適用されたトランジスタを適用することができる。そのため極めて低いオフ電流により、ノードＮ１及びノードＮ２の電位を長期間に亘って保持することができる。なお、各ノードの電位を保持する期間が短い場合（具体的には、フレーム周波数が３０Ｈｚ以上である場合等）には、シリコン等の半導体を適用したトランジスタを用いてもよい。
＜駆動方法例＞
続いて、図２２（Ｂ）を用いて、画素回路４００の動作方法の一例を説明する。図２２（Ｂ）は、画素回路４００の動作に係るタイミングチャートである。なおここでは説明を容易にするため、配線抵抗などの各種抵抗や、トランジスタや配線などの寄生容量、及びトランジスタのしきい値電圧などの影響は考慮しない。
図２２（Ｂ）に示す動作では、１フレーム期間を期間Ｔ１と期間Ｔ２とに分ける。期間Ｔ１はノードＮ２に電位を書き込む期間であり、期間Ｔ２はノードＮ１に電位を書き込む期間である。
〔期間Ｔ１〕
期間Ｔ１では、配線Ｇ１と配線Ｇ２の両方に、トランジスタをオン状態にする電位を与える。また、配線Ｓ１には固定電位である電位Ｖｒｅｆを供給し、配線Ｓ２には第１データ電位Ｖｗを供給する。
ノードＮ１には、トランジスタＭ１を介して配線Ｓ１から電位Ｖｒｅｆが与えられる。また、ノードＮ２には、トランジスタＭ２を介して第１データ電位Ｖｗが与えられる。したがって、容量Ｃ１には電位差Ｖｗ−Ｖｒｅｆが保持された状態となる。
〔期間Ｔ２〕
続いて期間Ｔ２では、配線Ｇ１にはトランジスタＭ１をオン状態とする電位を与え、配線Ｇ２にはトランジスタＭ２をオフ状態とする電位を与える。また、配線Ｓ１には第２データ電位Ｖｄａｔａを供給する。配線Ｓ２には所定の定電位を与える、またはフローティングとしてもよい。
ノードＮ１には、トランジスタＭ１を介して第２データ電位Ｖｄａｔａが与えられる。このとき、容量Ｃ１による容量結合により、第２データ電位Ｖｄａｔａに応じてノードＮ２の電位が電位ｄＶだけ変化する。すなわち、回路４０１には、第１データ電位Ｖｗと電位ｄＶを足した電位が入力されることとなる。なお、図２２（Ｂ）ではｄＶが正の値であるように示しているが、負の値であってもよい。すなわち、電位Ｖｄａｔａが電位Ｖｒｅｆより低くてもよい。
ここで、電位ｄＶは、容量Ｃ１の容量値と、回路４０１の容量値によって概ね決定される。容量Ｃ１の容量値が回路４０１の容量値よりも十分に大きい場合、電位ｄＶは第２データ電位Ｖｄａｔａに近い電位となる。
このように、画素回路４００は、２種類のデータ信号を組み合わせて表示素子を含む回路４０１に供給する電位を生成することができるため、画素回路４００内で階調の補正を行うことが可能となる。
また画素回路４００は、配線Ｓ１及び配線Ｓ２に供給可能な最大電位を超える電位を生成することも可能となる。発光素子を用いた場合では、ハイダイナミックレンジ（ＨＤＲ）表示等を行うことができる。
図２２（Ｃ）に示す画素回路４００ＥＬは、回路４０１ＥＬを有する。回路４０１ＥＬは、発光素子ＥＬ、トランジスタＭ３、及び容量Ｃ２を有する。
トランジスタＭ３は、ゲートがノードＮ２及び容量Ｃ２の一方の電極と、ソース及びドレインの一方が電位ＶＬが与えられる配線と、他方が発光素子ＥＬの一方の電極と、それぞれ接続される。容量Ｃ２は、他方の電極が電位Ｖｃｏｍが与えられる配線と接続する。発光素子ＥＬは、他方の電極が電位ＶＨが与えられる配線と接続する。
トランジスタＭ３は、発光素子ＥＬに供給する電流を制御する機能を有する。容量Ｃ２は保持容量として機能する。容量Ｃ２は不要であれば省略できる。
なお、ここでは発光素子ＥＬのカソード側がトランジスタＭ３と接続する構成を示しているが、図２２（Ｄ）に示すようにアノード側にトランジスタＭ３を接続してもよい。そのとき、電位ＶＨと電位ＶＬの値を適宜変更できる。
画素回路４００ＥＬは、トランジスタＭ３のゲートに高い電位を与えることで、発光素子ＥＬに大きな電流を流すことができるため、例えばＨＤＲ表示などを実現できる。また、配線Ｓ１または配線Ｓ２に補正信号を供給することで、トランジスタＭ３や発光素子ＥＬの電気特性のばらつきの補正を行うこともできる。
なお、図２２（Ｃ）、図２２（Ｄ）で例示した回路に限られず、別途トランジスタや容量などを追加した構成としてもよい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施できる。
（実施の形態６）
本実施の形態では、本発明の一態様の情報処理装置の構成について、図２３および図２４を参照しながら説明する。
図２３および図２４は、本発明の一態様の情報処理装置の構成を説明する図である。図２３（Ａ）は情報処理装置のブロック図であり、図２３（Ｂ）乃至図２３（Ｅ）は情報処理装置の構成を説明する斜視図である。また、図２４（Ａ）乃至図２４（Ｅ）は情報処理装置の構成を説明する斜視図である。
＜情報処理装置＞
本実施の形態で説明する情報処理装置５２００Ｂは、演算装置５２１０と、入出力装置５２２０と、を有する（図２３（Ａ）参照）。
演算装置５２１０は、操作情報を供給される機能を備え、操作情報に基づいて画像情報を供給する機能を備える。
入出力装置５２２０は、表示部５２３０、入力部５２４０、検知部５２５０、通信部５２９０、操作情報を供給する機能および画像情報を供給される機能を備える。また、入出力装置５２２０は、検知情報を供給する機能、通信情報を供給する機能および通信情報を供給される機能を備える。
入力部５２４０は操作情報を供給する機能を備える。例えば、入力部５２４０は、情報処理装置５２００Ｂの使用者の操作に基づいて操作情報を供給する。
具体的には、キーボード、ハードウェアボタン、ポインティングデバイス、タッチセンサ、照度センサ、撮像装置、音声入力装置、視線入力装置、姿勢検出装置などを、入力部５２４０に用いることができる。
表示部５２３０は表示パネルおよび画像情報を表示する機能を備える。例えば、先の実施の形態に示す表示装置を表示部５２３０に用いることができる。
検知部５２５０は検知情報を供給する機能を備える。例えば、情報処理装置が使用されている周辺の環境を検知して、検知情報として供給する機能を備える。
具体的には、照度センサ、撮像装置、姿勢検出装置、圧力センサ、人感センサなどを検知部５２５０に用いることができる。
通信部５２９０は通信情報を供給される機能および供給する機能を備える。例えば、無線通信または有線通信により、他の電子機器または通信網と接続する機能を備える。具体的には、無線構内通信、電話通信、近距離無線通信などの機能を備える。
＜情報処理装置の構成例１＞
例えば、円筒状の柱などに沿った外形を表示部５２３０に適用することができる（図２３（Ｂ）参照）。また、情報処理装置５２００Ｂは、使用環境の照度に応じて、表示方法を変更する機能を備える。また、情報処理装置５２００Ｂは、人の存在を検知して、表示内容を変更する機能を備える。これにより、情報処理装置５２００Ｂは、例えば、建物の柱に設置することができる。または、広告または案内等を表示することができる。または、情報処理装置５２００Ｂは、デジタルサイネージ等に用いることができる。
＜情報処理装置の構成例２＞
情報処理装置５２００Ｂは、例えば、使用者が使用するポインタの軌跡に基づいて画像情報を生成する機能を備える（図２３（Ｃ）参照）。具体的には、対角線の長さが２０インチ以上、好ましくは４０インチ以上、より好ましくは５５インチ以上の表示パネルを用いることができる。または、複数の表示パネルを並べて１つの表示領域に用いることができる。または、複数の表示パネルを並べてマルチスクリーンに用いることができる。これにより、情報処理装置５２００Ｂは、例えば、電子黒板、電子掲示板、電子看板等に用いることができる。
＜情報処理装置の構成例３＞
情報処理装置５２００Ｂは、例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図２３（Ｄ）参照）。これにより、例えば、スマートウオッチの消費電力を低減することができる。または、例えば、晴天の屋外等の外光の強い環境においても好適に使用できるように、画像をスマートウオッチに表示することができる。
＜情報処理装置の構成例４＞
表示部５２３０は、例えば、筐体の側面に沿って緩やかに曲がる曲面を備える（図２３（Ｅ）参照）。または、表示部５２３０は表示パネルを備え、表示パネルは、例えば、前面、側面および上面に表示する機能を備える。これにより、例えば、携帯電話の前面だけでなく、側面および上面に画像情報を表示することができる。
＜情報処理装置の構成例５＞
情報処理装置５２００Ｂは、例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図２４（Ａ）参照）。これにより、スマートフォンの消費電力を低減することができる。または、例えば、晴天の屋外等の外光の強い環境においても好適に使用できるように、画像をスマートフォンに表示することができる。
＜情報処理装置の構成例６＞
情報処理装置５２００Ｂは、例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図２４（Ｂ）参照）。これにより、晴天の日に屋内に差し込む強い外光が当たっても好適に使用できるように、映像をテレビジョンシステムに表示することができる。
＜情報処理装置の構成例７＞
情報処理装置５２００Ｂは、例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図２４（Ｃ）参照）。これにより、例えば、晴天の屋外等の外光の強い環境においても好適に使用できるように、画像をタブレットコンピュータに表示することができる。
＜情報処理装置の構成例８＞
情報処理装置５２００Ｂは、例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図２４（Ｄ）参照）。これにより、例えば、晴天の屋外等の外光の強い環境においても好適に閲覧できるように、被写体をデジタルカメラに表示することができる。
＜情報処理装置の構成例９＞
情報処理装置５２００Ｂは、例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図２４（Ｅ）参照）。これにより、例えば、晴天の屋外等の外光の強い環境においても好適に使用できるように、画像をパーソナルコンピュータに表示することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施できる。
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ、１０Ｆ、１０Ｇ、１０Ｈ：表示装置、１１、１３：基板、１５：機能層、１７：発光素子、２０Ｂ：青色光、２０Ｇ：緑色光、２０Ｒ：赤色光、２１、２３：電極、２５：絶縁層、２７：接着層、３１、３３：遮光層、３５：蛍光体層、５０：ＬＥＤパッケージ、５１：ＬＥＤチップ

Claims (9)

  1. トランジスタと、発光素子と、着色層と、第１の電極と、第２の電極と、を有し、
    前記発光素子は、前記第１の電極及び前記第２の電極と電気的に接続され、
    前記第１の電極は、前記トランジスタと電気的に接続され、
    前記第２の電極は、前記第１の電極と同一面上に位置し、
    前記着色層は、前記発光素子上に位置し、
    前記着色層は、前記発光素子と重なる領域を有し、
    前記発光素子は、発光ダイオードチップを有し、
    前記発光素子は、白色光を射出する機能を有する表示装置。
  2. トランジスタと、発光素子と、着色層と、蛍光体層と、第１の電極と、第２の電極と、を有し、
    前記発光素子は、前記第１の電極及び前記第２の電極と電気的に接続され、
    前記第１の電極は、前記トランジスタと電気的に接続され、
    前記第２の電極は、前記第１の電極と同一面上に位置し、
    前記着色層は、前記発光素子上に位置し、
    前記蛍光体層は、前記発光素子及び前記着色層の間に位置し、
    前記蛍光体層、前記発光素子及び前記着色層は互いに重なる領域を有し、
    前記発光素子は、発光ダイオードチップを有し、
    前記蛍光体層は、前記発光素子の発光色の補色の光を射出する蛍光体を有する表示装置。
  3. 請求項２において、
    さらに遮光層を有し、
    前記遮光層は、前記発光素子と隣接する表示装置。
  4. 請求項２又は請求項３において、
    前記発光素子は、青色光を射出する機能を有し、
    前記蛍光体層は、黄色光を射出する蛍光体を有する表示装置。
  5. 請求項２又は請求項３において、
    前記発光素子は、近紫外光又は紫色光を射出する機能を有し、
    前記蛍光体層は、赤色光を射出する蛍光体と、緑色光を射出する蛍光体と、青色光を射出する蛍光体と、を有する表示装置。
  6. 請求項１乃至請求項５のいずれか一において、
    前記発光素子は、前記着色層に向けて光を射出する機能を有する表示装置。
  7. 請求項１乃至請求項６のいずれか一において、
    さらに第１のバンプと、第２のバンプと、を有し、
    前記第１のバンプは、前記発光素子の一方の電極と、前記第１の電極との間に位置し、
    前記第２のバンプは、前記発光素子の他方の電極と、前記第２の電極との間に位置し、
    前記第１のバンプ及び前記第２のバンプは、銀を有し、
    前記第１の電極及び前記第２の電極は、銀、アルミニウム、チタン、銅のいずれか一以上を有する表示装置。
  8. 請求項１乃至請求項７のいずれか一において、
    前記トランジスタは、チャネル形成領域に酸化物半導体を有する表示装置。
  9. 請求項１乃至請求項７のいずれか一において、
    前記トランジスタは、チャネル形成領域にシリコンを有する表示装置。
JP2020519205A 2018-05-17 2019-05-08 表示装置 Active JP7326257B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023126342A JP7476409B2 (ja) 2018-05-17 2023-08-02 表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018095670 2018-05-17
JP2018095670 2018-05-17
PCT/IB2019/053758 WO2019220267A1 (ja) 2018-05-17 2019-05-08 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023126342A Division JP7476409B2 (ja) 2018-05-17 2023-08-02 表示装置

Publications (2)

Publication Number Publication Date
JPWO2019220267A1 true JPWO2019220267A1 (ja) 2021-07-08
JP7326257B2 JP7326257B2 (ja) 2023-08-15

Family

ID=68540007

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020519205A Active JP7326257B2 (ja) 2018-05-17 2019-05-08 表示装置
JP2023126342A Active JP7476409B2 (ja) 2018-05-17 2023-08-02 表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023126342A Active JP7476409B2 (ja) 2018-05-17 2023-08-02 表示装置

Country Status (5)

Country Link
US (1) US20210118855A1 (ja)
JP (2) JP7326257B2 (ja)
KR (1) KR20210009326A (ja)
CN (1) CN112119445A (ja)
WO (1) WO2019220267A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112639937B (zh) 2018-09-05 2023-06-23 株式会社半导体能源研究所 显示装置、显示模块、电子设备及显示装置的制造方法
US11710760B2 (en) 2019-06-21 2023-07-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and manufacturing method of display device
JP7398291B2 (ja) 2020-02-10 2023-12-14 株式会社ジャパンディスプレイ 表示装置
KR20220111513A (ko) * 2021-02-02 2022-08-09 삼성전자주식회사 디스플레이 모듈 및 그 제조 방법
CN113193101B (zh) * 2021-04-07 2023-02-07 深圳市华星光电半导体显示技术有限公司 显示面板及阻隔型蓝色发光器件显示器的制备方法
CN113345996B (zh) * 2021-05-26 2022-11-08 Tcl华星光电技术有限公司 一种量子点led封装器件及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013108547A1 (ja) * 2012-01-16 2013-07-25 富士フイルム株式会社 Ｌｅｄ発光素子用反射基板およびｌｅｄパッケージ
JP2016508231A (ja) * 2012-12-17 2016-03-17 ルクスビュー テクノロジー コーポレイション スマートピクセル照明及びディスプレイのマイクロコントローラ
JP2016171319A (ja) * 2015-03-09 2016-09-23 株式会社半導体エネルギー研究所 発光素子、表示装置、電子機器、及び照明装置
JP2017157724A (ja) * 2016-03-02 2017-09-07 デクセリアルズ株式会社 表示装置及びその製造方法、並びに発光装置及びその製造方法
JP2017167515A (ja) * 2015-12-11 2017-09-21 株式会社半導体エネルギー研究所 表示装置
US20180012949A1 (en) * 2016-07-06 2018-01-11 Seoul Semiconductor Co., Ltd. Display apparatus

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW383508B (en) * 1996-07-29 2000-03-01 Nichia Kagaku Kogyo Kk Light emitting device and display
JP3274839B2 (ja) * 1998-08-31 2002-04-15 三菱電機エンジニアリング株式会社 Ｌｅｄ表示デバイス及びその製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP2011175103A (ja) * 2010-02-24 2011-09-08 Sony Corp 画素回路、表示装置およびその駆動方法ならびに電子機器
JP5832399B2 (ja) * 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
KR20140083488A (ko) * 2012-12-26 2014-07-04 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
CN106935698B (zh) * 2013-04-18 2019-05-24 亿光电子工业股份有限公司 发光二极管装置
CN104282826A (zh) * 2013-07-10 2015-01-14 弘大贸易股份有限公司 制作高演色性白光固态荧光体与高演色性白光发光元件的方法
KR20150057588A (ko) * 2013-11-20 2015-05-28 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
CN107924653B (zh) 2015-09-11 2020-02-28 夏普株式会社 图像显示装置以及图像显示元件的制造方法
US11114423B2 (en) 2015-12-01 2021-09-07 Sharp Kabushiki Kaisha Image-forming element
JP6714414B2 (ja) 2016-03-30 2020-06-24 株式会社タイカ 活性エネルギー線硬化性樹脂組成物、その硬化物からなるシール材及び緩衝材
JP6414141B2 (ja) * 2016-05-31 2018-10-31 日亜化学工業株式会社 発光装置
US10121710B2 (en) * 2016-06-14 2018-11-06 Innolux Corporation Methods for manufacturing a display device
US10606121B2 (en) 2016-09-12 2020-03-31 Seoul Semiconductor Co., Ltd. Display apparatus
KR102651097B1 (ko) 2016-10-28 2024-03-22 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013108547A1 (ja) * 2012-01-16 2013-07-25 富士フイルム株式会社 Ｌｅｄ発光素子用反射基板およびｌｅｄパッケージ
JP2016508231A (ja) * 2012-12-17 2016-03-17 ルクスビュー テクノロジー コーポレイション スマートピクセル照明及びディスプレイのマイクロコントローラ
JP2016171319A (ja) * 2015-03-09 2016-09-23 株式会社半導体エネルギー研究所 発光素子、表示装置、電子機器、及び照明装置
JP2017167515A (ja) * 2015-12-11 2017-09-21 株式会社半導体エネルギー研究所 表示装置
JP2017157724A (ja) * 2016-03-02 2017-09-07 デクセリアルズ株式会社 表示装置及びその製造方法、並びに発光装置及びその製造方法
US20180012949A1 (en) * 2016-07-06 2018-01-11 Seoul Semiconductor Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
WO2019220267A1 (ja) 2019-11-21
JP7326257B2 (ja) 2023-08-15
JP7476409B2 (ja) 2024-04-30
US20210118855A1 (en) 2021-04-22
CN112119445A (zh) 2020-12-22
JP2023159147A (ja) 2023-10-31
KR20210009326A (ko) 2021-01-26

Similar Documents

Publication Publication Date Title
JP7476409B2 (ja) 表示装置
WO2020065472A1 (ja) 表示装置の作製方法、表示装置の作製装置
JP7202145B2 (ja) 表示装置
JP7349996B2 (ja) 表示装置および電子機器
JPWO2019220275A1 (ja) 表示装置、及び表示装置の駆動方法
JP2017227888A (ja) 表示装置およびその動作方法、ならびに電子機器
JPWO2020053693A1 (ja) 表示装置の動作方法
JPWO2019092549A1 (ja) 表示装置、表示装置の駆動方法、および電子機器
US20240162203A1 (en) Display device
US20220013622A1 (en) Display device
WO2022069980A1 (ja) 表示装置および電子機器
US20240162275A1 (en) Display device and method of fabricating the same
WO2022034424A1 (ja) 表示装置、その動作方法および電子機器
WO2022009017A1 (ja) 表示装置および電子機器
US20240030389A1 (en) Display device and method of fabricating the same
US11984434B2 (en) Light unit and display device including the same
CN117999598A (zh) 显示装置、显示模块及电子设备
TW202244868A (zh) 電子裝置
CN117396023A (zh) 显示装置和用于制造该显示装置的方法
KR20230121739A (ko) 표시 장치 및 표시 장치의 제작 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230802

R150 Certificate of patent or registration of utility model

Ref document number: 7326257

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150