WO2022069980A1 - 表示装置および電子機器 - Google Patents

表示装置および電子機器 Download PDF

Info

Publication number
WO2022069980A1
WO2022069980A1 PCT/IB2021/058328 IB2021058328W WO2022069980A1 WO 2022069980 A1 WO2022069980 A1 WO 2022069980A1 IB 2021058328 W IB2021058328 W IB 2021058328W WO 2022069980 A1 WO2022069980 A1 WO 2022069980A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
electrode
display device
light emitting
layer
Prior art date
Application number
PCT/IB2021/058328
Other languages
English (en)
French (fr)
Inventor
川島進
楠紘慈
渡邉一徳
吉本智史
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to CN202180064067.XA priority Critical patent/CN116324956A/zh
Priority to KR1020237012277A priority patent/KR20230078700A/ko
Priority to JP2022553231A priority patent/JPWO2022069980A1/ja
Priority to US18/026,634 priority patent/US20230335050A1/en
Publication of WO2022069980A1 publication Critical patent/WO2022069980A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • One aspect of the present invention relates to a display device.
  • one aspect of the present invention is not limited to the above technical fields.
  • the technical field of one aspect of the invention disclosed in the present specification and the like relates to a product, a method, or a manufacturing method.
  • one aspect of the invention relates to a process, machine, manufacture, or composition (composition of matter). Therefore, more specifically, the technical fields of one aspect of the present invention disclosed in the present specification include semiconductor devices, display devices, liquid crystal display devices, light emitting devices, lighting devices, power storage devices, storage devices, image pickup devices, and the like.
  • the operation method or the manufacturing method thereof can be given as an example.
  • the semiconductor device refers to all devices that can function by utilizing the semiconductor characteristics.
  • Transistors and semiconductor circuits are one aspect of semiconductor devices.
  • the storage device, the display device, the image pickup device, and the electronic device may have a semiconductor device.
  • micro LED Light Emitting Diode
  • Patent Document 1 A display device equipped with a micro LED is capable of high-luminance display, has high reliability, and is promising as a next-generation display.
  • Patent Document 2 and Patent Document 3 disclose a technique of using a transistor using zinc oxide or an In-Ga-Zn-based oxide as a switching element of a pixel of a display device.
  • the brightness is changed by controlling the current flowing through the light emitting device.
  • the LED which is one of the light emitting devices, has a characteristic that the chromaticity easily changes according to the current density. Therefore, when driving an LED, it is preferable to keep the current value constant and perform display by pulse width modulation (PWM) control.
  • PWM pulse width modulation
  • the PWM signal is generally generated by using a comparator. Therefore, in a small display device such as a micro display, a Si wafer can be used as a substrate and a pixel circuit including a comparator is formed on the Si wafer.
  • a display device having a relatively large size can be supported by mounting an IC chip equipped with a comparator in the pixel.
  • a comparator in the pixel.
  • the cost of the IC chip and the mounting becomes very high.
  • one of the purposes is to provide a display device with low power consumption.
  • one of the purposes is to provide a highly reliable display device.
  • one of the purposes is to provide a new display device or the like.
  • one of the purposes is to provide an operation method of the display device.
  • one of the purposes is to provide a new semiconductor device or the like.
  • One aspect of the present invention relates to a display device having a pixel circuit that generates a PWM signal.
  • a first aspect of the present invention comprises a first transistor, a second transistor, a third transistor, and a light emitting device, wherein one of the source or drain of the first transistor is a second transistor.
  • One of the source or drain of the transistor and one of the source or drain of the third transistor are electrically connected to the light emitting device, and the on-resistance of the first transistor is
  • This is a display device in which the light emitting device is turned on when the on resistance of the second transistor is smaller than the on resistance of the second transistor, and the light emitting device is turned off when the on resistance of the first transistor is larger than the on resistance of the second transistor.
  • a data potential can be supplied to the gate of the first transistor, and a signal potential of a lamp wave can be supplied to the gate of the second transistor.
  • the maximum value of the signal potential of the ramp wave is larger than the maximum value that the data potential can take, and the minimum value of the signal potential of the ramp wave is smaller than the minimum value that the data potential can take.
  • the period of the ramp wave is preferably one frame period.
  • a second aspect of the present invention includes a first transistor, a second transistor, a third transistor, a fourth transistor, a fifth transistor, a capacitor, and a light emitting device in pixels.
  • one of the source or drain of the first transistor is electrically connected to the gate of the second transistor and one electrode of the capacitor, and one of the source or drain of the second transistor is. Electrically connected to the other electrode of the capacitor, one of the source or drain of the third transistor, the gate of the fourth transistor, and one of the source or drain of the fifth transistor, the source or drain of the fourth transistor.
  • One is a display device that is electrically connected to the light emitting device.
  • a third aspect of the present invention is a display device having a first transistor, a second transistor, a third transistor, a fourth transistor, a capacitor, and a light emitting device in pixels.
  • the second transistor is a p-channel transistor, and one of the source or drain of the first transistor is electrically connected to the gate of the second transistor and one electrode of the capacitor, and the second transistor is connected.
  • One of the source or drain of the third transistor is electrically connected to one of the source or drain of the third transistor and the gate of the fourth transistor, and one of the source or drain of the fourth transistor is electrically connected to the light emitting device. It is a connected display device.
  • the other electrode of the capacitor can be electrically connected to the power line. Further, it is preferable that the second transistor has silicon in the channel forming region.
  • the light emitting device is an LED and one of the sources or drains of the fourth transistor can be electrically connected to the cathode of the LED.
  • the light emitting device is an organic EL element, and one of the source or drain of the fourth transistor can be electrically connected to the anode of the organic EL element.
  • the first transistor has a metal oxide in the channel forming region, and the metal oxides are In, Zn, and M (M is Al, Ti, Ga). , Ge, Sn, Y, Zr, La, Ce, Nd or Hf (s).
  • a display device having a pixel circuit that generates a PWM signal with a small number of transistors.
  • an inexpensive display device can be provided.
  • a display device with low power consumption can be provided.
  • a highly reliable display device can be provided.
  • a new display device or the like can be provided.
  • a new semiconductor device or the like can be provided.
  • FIG. 1 is a diagram illustrating a pixel circuit.
  • FIG. 2 is a timing chart illustrating the operation of the pixels.
  • 3A to 3C are timing charts illustrating the operation of the pixels.
  • FIG. 4 is a diagram illustrating the operation of the pixels.
  • FIG. 5 is a diagram illustrating the operation of the pixels.
  • FIG. 6 is a diagram illustrating the operation of the pixels.
  • FIG. 7 is a diagram illustrating a pixel circuit.
  • FIG. 8 is a timing chart illustrating the operation of the pixels.
  • FIG. 9 is a timing chart illustrating the operation of the pixels.
  • FIG. 10 is a diagram illustrating the operation of the pixels.
  • FIG. 11 is a diagram illustrating the operation of the pixels.
  • FIG. 12 is a diagram illustrating the operation of the pixels.
  • FIG. 13A and 13B are diagrams illustrating a pixel circuit.
  • 14A and 14B are diagrams illustrating a pixel circuit.
  • FIG. 15 is a block diagram illustrating a display device.
  • FIG. 16 is a diagram illustrating pixels used in the simulation.
  • 17A and 17B are diagrams for explaining the simulation results.
  • 18A to 18D are diagrams illustrating simulation results.
  • 19A to 19C are diagrams illustrating a display device.
  • 20A and 20B are diagrams illustrating a touch panel.
  • FIG. 21 is a diagram illustrating a display device.
  • FIG. 22 is a diagram illustrating a display device.
  • 23A to 23C are diagrams illustrating transistors.
  • 24A to 24C are diagrams illustrating transistors.
  • 25A and 25B are diagrams illustrating transistors.
  • 26A to 26F are diagrams illustrating electronic devices.
  • the element may be composed of a plurality of elements if there is no functional inconvenience.
  • a plurality of transistors operating as switches may be connected in series or in parallel.
  • the capacitor may be divided and arranged at a plurality of positions.
  • one conductor may have a plurality of functions such as wiring, electrodes, and terminals, and in the present specification, a plurality of names may be used for the same element. Further, even if the elements are shown to be directly connected on the circuit diagram, the elements may actually be connected via one or a plurality of conductors. , In the present specification, such a configuration is also included in the category of direct connection.
  • One aspect of the present invention is a display device having a function of generating a PWM signal in a pixel.
  • the PWM signal can be generated by the operation of comparing the on-resistance of two transistors provided in the pixel.
  • the generated PWM signal controls the light emission of a light emitting device such as an LED or an organic EL element.
  • LEDs have the characteristic that the chromaticity changes depending on the current density, and control by analog current may not be suitable. Further, in the control by analog current, since the variation of the threshold voltage (Vth) of the drive transistor affects the luminance, a Vth correction circuit or the like may be incorporated in the pixel. Since the luminance is controlled by the duty ratio in the PWM control, the influence of the variation in Vth of the drive transistor is minor. Further, in one aspect of the present invention, since the PWM signal is generated by a circuit composed of a small number of transistors, it is effective for increasing the definition and the area of the display device.
  • Vth threshold voltage
  • FIG. 1 is a circuit diagram of pixels included in a display device according to an aspect of the present invention.
  • the pixel 10a includes a transistor 101, a transistor 102, a transistor 103, a transistor 104, a transistor 105, a capacitor 106, and a light emitting device 108.
  • the transistor 101 to the transistor 105 can be an n-channel type transistor.
  • One of the source or drain of the transistor 101 is electrically connected to one electrode of the capacitor 106 and the gate of the transistor 102.
  • One of the source or drain of the transistor 102 is electrically connected to the other electrode of the capacitor 106, one of the source or drain of the transistor 103, the gate of the transistor 104 and one of the source or drain of the transistor 105.
  • One of the source or drain of the transistor 104 is electrically connected to the cathode of the light emitting device.
  • the point (wiring) connecting the source or drain of the transistor 101, one electrode of the capacitor 106, and the gate of the transistor 102 is referred to as a node N1.
  • a point (wiring) connecting one of the source or drain of the transistor 102, the other electrode of the capacitor 106, one of the source or drain of the transistor 103, and one of the source or drain of the transistor 105 is defined as a node N2.
  • the other of the source or drain of the transistor 101 is electrically connected to the wiring 121.
  • the other of the source or drain of the transistor 102 is electrically connected to the wiring 125.
  • the other of the source or drain of the transistor 103 is electrically connected to the wiring 127.
  • the other of the source or drain of the transistor 104 is electrically connected to the wiring 129.
  • the other of the source or drain of the transistor 105 is electrically connected to the wiring 128.
  • the anode of the light emitting device 108 is electrically connected to the wiring 126.
  • the gate of the transistor 101 and the gate of the transistor 105 are electrically connected to the wiring 122.
  • the gate of the transistor 103 is electrically connected to the wiring 123.
  • the wiring 121 is a source line that connects the pixel 10a and the source driver that supplies the image data.
  • Wiring 125, wiring 126, wiring 127 and wiring 129 are power supply lines, wiring 125 and wiring 126 are high potential power supply lines (wiring 126 is also referred to as anode wiring, anode electrode, common electrode), wiring 127 and wiring 129 are. It can be a low potential power line (wiring 129 is also referred to as cathode wiring).
  • the wiring 128 is a wiring that supplies a constant potential.
  • the wiring 125 and the wiring 126 may be electrically connected. Further, the wiring 127 and the wiring 128 may be electrically connected. Further, the wiring 127, the wiring 128 and the wiring 129 can be electrically connected.
  • the wiring 122 and the wiring 123 are gate wires that control the operation of the transistors connected to the wiring 122 and the wiring 123, respectively.
  • the wiring 122 can be electrically connected to the gate driver.
  • the wiring 123 can be electrically connected to the lamp wave signal generation circuit.
  • the transistor 101 functions as a switch.
  • the transistor 102, the transistor 103, and the transistor 105 have a function of generating a PWM signal.
  • the transistor 104 functions as a driving transistor of the light emitting device 108, and performs a switching operation according to the generated PWM signal.
  • Capacitor 106 functions as a holding capacity or bootstrap capacity.
  • a transistor 102, a transistor 103, and a transistor 105 are used to generate a PWM signal.
  • the wiring 125 is supplied with a high potential (DVDD) that conducts the transistor 104 (the on-resistance can be sufficiently lowered).
  • the wiring 127 is supplied with a low potential (DVSS) capable of making the transistor 104 non-conducting (off state).
  • a low potential (V0) that resets the potential of the node N2 is supplied to the wiring 128.
  • V0 the gate-source voltage
  • the on-current characteristic of the transistor 105 it is preferable to make the on-current characteristic of the transistor 105 higher than that of the transistor 103.
  • the data potential (Vdata) is supplied to the gate (node N1) of the transistor 102, and V0 is supplied to the source (node N2). Further, the signal potential (Vswep) of the lamp wave is supplied to the gate of the transistor 103.
  • the maximum value of Vsweep is larger than the maximum value that Vdata can take, and the minimum value of Vsweep is smaller than the minimum value that Vdata can take.
  • the minimum value of Vsweep may be set to the value at which the transistor 103 is in the off state.
  • Vsweep changes with time, and when Vdata-V0, which is the Vgs of the transistor 102, becomes larger than Vsweep-DVSS, which is the Vgs of the transistor 103, the potential of the node N2 becomes DVDD. Therefore, the transistor 104 conducts, and the light emitting device 108 lights up (lights up). On the contrary, when Vdata-V0 becomes smaller than Vsweep-DVSS, the potential of the node N2 becomes DVSS. Therefore, the transistor 104 becomes non-conducting and the light emitting device 108 is turned off.
  • the above is an operation of comparing the Vgs of each of the transistor 102 and the transistor 103, and is established on the premise that both have the same current characteristics.
  • the current characteristics of the transistor 102 and the transistor 103 are different, it can be rephrased as an operation of comparing on-resistance. That is, when the on-resistance of the transistor 102 becomes larger than the on-resistance of the transistor 103, the potential of the node N2 becomes DVDD. On the contrary, when the on-resistance of the transistor 102 becomes smaller than the on-resistance of the transistor 103, the potential of the node N2 becomes DVSS.
  • FIG. 2 shows pixels 10a arranged in three consecutive rows (kth row, lth row, and mth row) in an arbitrary column. Further, the operation of three consecutive frames (n-1st frame to n + 1th frame, n is an integer of 2 or more) is shown, and Vdata_H (bright: high luminance) and the first in the n-1th frame in all rows.
  • the n-frame shows the PWM signal generated when Vdata_M (intermediate: intermediate luminance) is written, and the n + 1 frame shows the PWM signal generated when Vdata_L (dark: low luminance) is written.
  • Vdata_ (H, M, L) -V0 shown in FIG. 2 corresponds to Vgs of the transistor 102.
  • Vswep-DVSS corresponds to Vgs of the transistor 103.
  • Vswep is the signal potential of the lamp wave supplied from the wiring 123
  • DVSS is a constant power supply potential supplied to the wiring 127. Therefore, Vsweep-DVSS becomes equivalent to the waveform of the lamp wave.
  • lamp waves having the same phase are supplied to all pixels. Therefore, since it is not necessary to generate ramp waves having different phases for each row, it is possible to simplify the circuit for generating the ramp wave and the circuit for supplying the ramp wave.
  • the potential of the wiring 122 [k] becomes H (high potential)
  • the transistor 101 and the transistor 105 are conducted, Vdata_H is supplied to the node N1, and V0 is supplied to the node N2 (FIG. 4). reference).
  • the Vgs of the transistor 102 becomes Vdata_H-V0.
  • a lamp wave is supplied to the wiring 123 (see FIG. 4).
  • the ramp wave can be a triangular wave as shown in Vsweep-DVSS in FIG. Alternatively, it may be a sawtooth wave as shown in FIG. 3A. Alternatively, a sine wave, a trapezoidal waveform, or the like can be used.
  • the period of the ramp wave can be a maximum period of one frame as shown in FIG. Since Vdata is held for one frame period, it is possible to generate a PWM waveform of one cycle by setting the period of the ramp wave to one frame period. By setting the period of the lamp waveform to the longest one frame period, the number of times of charging and discharging of the wiring that supplies the signal potential of the lamp waveform becomes the minimum number of times, so that power saving can be achieved.
  • the period of the lamp waveform may be a 1/2 frame period or a 1/4 frame period.
  • the period of the lamp waveform may be further shortened.
  • PWM control the brightness is adjusted by dividing the lighting period, but by shortening the cycle of the lamp waveform, lighting and blinking can be repeated at high speed, and afterimage can be suppressed.
  • Vdata_H-V0 is constant, but Vweep-DVSS changes over time. Therefore, there is a period during which DVSS is supplied to the node N2 at Vsweep-DVSS> Vdata_H-V0 (see FIG. 5) and a period during which DVDD is supplied to the node N2 at Vweep-DVSS ⁇ Vdata_H-V0 (see FIG. 6). ..
  • Vdata_M is written, and Vgs of the transistor 102 becomes Vdata_M-V0. Similar to the description of the n-1th frame, the comparison operation with Vsweep-DVSS is performed, and the duty ratio becomes smaller than that of the n-1th frame.
  • Vdata_L is written, and Vgs of the transistor 102 becomes Vdata_L-V0.
  • the comparison operation with Vsweep-DVSS is performed, the duty ratio is smaller than that of the nth frame, and the average current in one frame period is small, so that the brightness is displayed to be low. be able to.
  • the PWM signal generation in the pixel 10a in the first row will be described.
  • the data potential is written one horizontal period later than the kth row, and the frame period starts.
  • Vswep-DVSS> Vdata_ (H, M) even when the same data potential as the kth row is written.
  • L) -V0 and Vweep-DVSS ⁇ Vdata_ (H, M, L) -V0 are different.
  • the written data potentials are the same, the duty ratios of the generated PWM signals will be the same.
  • the transistor 101 that writes data to the node N1 and the transistor 105 that resets the node N2 are simultaneously conductive. Therefore, even if Vweep-DVSS ⁇ Vdata_ (H, M, L) -V0 at the time of writing data, the potential of the node N2 becomes V0, and the light emitting device may be turned off.
  • one horizontal period required for writing data is about 1/1000 of one frame period when the number of pixels is FullHD, and about 1/2000 of one frame period when the number of pixels is 4K2K. Therefore, if the written data potentials are the same, it can be said that the duty ratios of the generated PWM signals are almost the same.
  • the transistor 101 which is an n-channel transistor, it is preferable to use a transistor having a metal oxide in the channel forming region (hereinafter referred to as an OS transistor). Since the OS transistor has a large energy gap in the semiconductor layer, it can exhibit an extremely low off-current characteristic of several yA / ⁇ m (current value per 1 ⁇ m of channel width).
  • the potential of the gate of the transistor 102 can be maintained for a long time. Therefore, an appropriate PWM signal can be generated even if the frame frequency is lowered.
  • the first frame frequency for example, 60 Hz or higher
  • the second frame frequency for example, about 1 to 10 Hz
  • the power consumption of the display device can be reduced.
  • a metal oxide having an energy gap of 2 eV or more, preferably 2.5 eV or more, more preferably 3 eV or more can be used.
  • a typical example is an oxide semiconductor containing indium, and for example, CAAC-OS or CAC-OS, which will be described later, can be used.
  • CAAC-OS is suitable for transistors and the like in which the atoms constituting the crystal are stable and reliability is important. Further, since the CAC-OS exhibits high mobility characteristics, it is suitable for a transistor or the like that is driven at high speed.
  • the OS transistor has characteristics different from those having silicon in the channel region (hereinafter referred to as Si transistor) such as impact ionization, avalanche breakdown, and short channel effect, and can form a highly reliable circuit. can.
  • Si transistor silicon in the channel region
  • variations in electrical characteristics due to crystallinity non-uniformity, which is a problem with Si transistors, are unlikely to occur with OS transistors.
  • the semiconductor layer of the OS transistor is an In-M-Zn-based oxide containing, for example, indium, zinc and M (metals such as aluminum, titanium, gallium, germanium, ittrium, zirconium, lanthanum, cerium, tin, neodymium or hafnium). It can be a film represented by.
  • the In-M-Zn-based oxide can be typically formed by a sputtering method. Alternatively, it may be formed by using an ALD (Atomic layer deposition) method.
  • the atomic number ratio of the metal element of the sputtering target used for forming the In—M—Zn-based oxide by the sputtering method preferably satisfies In ⁇ M and Zn ⁇ M.
  • the atomic number ratio of the semiconductor layer to be formed includes a variation of plus or minus 40% of the atomic number ratio of the metal element contained in the sputtering target.
  • an oxide semiconductor having a low carrier concentration is used as the semiconductor layer.
  • the semiconductor layer has a carrier concentration of 1 ⁇ 10 17 / cm 3 or less, preferably 1 ⁇ 10 15 / cm 3 or less, more preferably 1 ⁇ 10 13 / cm 3 or less, and more preferably 1 ⁇ 10 11 / cm.
  • Oxide semiconductors having a carrier concentration of 3 or less, more preferably less than 1 ⁇ 10 10 / cm 3 and 1 ⁇ 10 -9 / cm 3 or more, can be used.
  • Such oxide semiconductors are referred to as high-purity intrinsic or substantially high-purity intrinsic oxide semiconductors. It can be said that the oxide semiconductor is an oxide semiconductor having a low defect level density and stable characteristics.
  • a transistor having an appropriate composition may be used according to the required semiconductor characteristics and electrical characteristics (field effect mobility, threshold voltage, etc.) of the transistor. Further, in order to obtain the required semiconductor characteristics of the transistor, it is preferable that the carrier concentration, impurity concentration, defect density, atomic number ratio between metal element and oxygen, interatomic distance, density, etc. of the semiconductor layer are appropriate. ..
  • the concentration of silicon or carbon in the semiconductor layer is 2 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 17 atoms / cm 3 or less.
  • the concentration of the alkali metal or alkaline earth metal in the semiconductor layer is 1 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 16 atoms / cm 3 or less.
  • the nitrogen concentration in the semiconductor layer is preferably 5 ⁇ 10 18 atoms / cm 3 or less.
  • the oxide semiconductor constituting the semiconductor layer when the oxide semiconductor constituting the semiconductor layer contains hydrogen, it reacts with oxygen bonded to a metal atom to become water, which may form an oxygen deficiency in the oxide semiconductor. If the channel formation region in the oxide semiconductor contains oxygen deficiency, the transistor may have normally-on characteristics. In addition, a defect containing hydrogen in an oxygen deficiency may function as a donor and generate electrons as carriers. In addition, a part of hydrogen may be combined with oxygen that is bonded to a metal atom to generate an electron as a carrier. Therefore, a transistor using an oxide semiconductor containing a large amount of hydrogen tends to have normally-on characteristics.
  • Defects containing hydrogen in oxygen deficiencies can function as donors for oxide semiconductors. However, it is difficult to quantitatively evaluate the defect. Therefore, in oxide semiconductors, the carrier concentration may be used for evaluation instead of the donor concentration. Therefore, in the present specification and the like, as a parameter of the oxide semiconductor, a carrier concentration assuming a state in which an electric field is not applied may be used instead of the donor concentration. That is, the "carrier concentration" described in the present specification and the like may be paraphrased as a "donor concentration".
  • the hydrogen concentration obtained by secondary ion mass spectrometry is less than 1 ⁇ 10 20 atoms / cm 3 , preferably 1 ⁇ 10 19 atoms / cm. It is less than 3 , more preferably less than 5 ⁇ 10 18 atoms / cm 3 , and even more preferably less than 1 ⁇ 10 18 atoms / cm 3 .
  • the semiconductor layer may have, for example, a non-single crystal structure.
  • the non-single crystal structure includes, for example, a CAAC-OS (C-Axis Aligned Crystalline Oxide Semiconductor) having crystals oriented on the c-axis, a polycrystalline structure, a microcrystalline structure, or an amorphous structure.
  • CAAC-OS C-Axis Aligned Crystalline Oxide Semiconductor
  • the amorphous structure has the highest defect level density
  • CAAC-OS has the lowest defect level density.
  • the oxide semiconductor film having an amorphous structure has, for example, a disordered atomic arrangement and has no crystal component.
  • the oxide film having an amorphous structure is, for example, a completely amorphous structure and has no crystal portion.
  • the semiconductor layer is a mixed film having two or more of an amorphous structure region, a microcrystal structure region, a polycrystal structure region, a CAAC-OS region, and a single crystal structure region.
  • the mixed film may have, for example, a single-layer structure or a laminated structure including any two or more of the above-mentioned regions.
  • CAC Cloud-Aligned Complex
  • the CAC-OS is, for example, a composition of a material in which the elements constituting the oxide semiconductor are unevenly distributed in a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 2 nm or less, or in the vicinity thereof.
  • the oxide semiconductor one or more metal elements are unevenly distributed, and the region having the metal elements is 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 2 nm or less, or a size in the vicinity thereof.
  • the state of being mixed in is also called a mosaic shape or a patch shape.
  • the oxide semiconductor preferably contains at least indium. In particular, it preferably contains indium and zinc. Also, in addition to them, aluminum, gallium, yttrium, copper, vanadium, berylium, boron, silicon, titanium, iron, nickel, germanium, zirconium, molybdenum, lantern, cerium, neodymium, hafnium, tantalum, tungsten, or magnesium, etc. One or more selected from the above may be included.
  • CAC-OS in In-Ga-Zn oxide is an indium oxide (hereinafter, InO).
  • InO indium oxide
  • X1 X1 is a real number larger than 0
  • In X2 Zn Y2 O Z2 X2, Y2, and Z2 are real numbers larger than 0
  • gallium With an oxide (hereinafter, GaO X3 (X3 is a real number larger than 0)) or gallium zinc oxide (hereinafter, Ga X4 Zn Y4 O Z4 (X4, Y4, and Z4 are real numbers larger than 0)).
  • Ga X4 Zn Y4 O Z4 X4, Y4, and Z4 are real numbers larger than 0
  • the CAC-OS is a composite oxide semiconductor having a structure in which a region containing GaO X3 as a main component and a region containing In X2 Zn Y2 O Z2 or InO X1 as a main component are mixed.
  • the atomic number ratio of In to the element M in the first region is larger than the atomic number ratio of In to the element M in the second region. It is assumed that the concentration of In is higher than that in the region 2.
  • IGZO is a common name and may refer to one compound consisting of In, Ga, Zn, and O. As a typical example, it is represented by InGaO 3 (ZnO) m1 (m1 is a natural number) or In (1 + x0) Ga (1-x0) O 3 (ZnO) m0 (-1 ⁇ x0 ⁇ 1, m0 is an arbitrary number). Crystalline compounds can be mentioned.
  • the crystalline compound has a single crystal structure, a polycrystalline structure, or a CAAC structure.
  • the CAAC structure is a crystal structure in which a plurality of IGZO nanocrystals have a c-axis orientation and are connected without being oriented on the ab plane.
  • CAC-OS relates to the material composition of oxide semiconductors.
  • CAC-OS is a region that is observed in the form of nanoparticles mainly composed of Ga in a material structure containing In, Ga, Zn, and O, and nanoparticles mainly composed of In. The regions observed in the shape are randomly dispersed in a mosaic pattern. Therefore, in CAC-OS, the crystal structure is a secondary element.
  • the CAC-OS does not include a laminated structure of two or more types of films having different compositions. For example, it does not include a structure consisting of two layers, a film containing In as a main component and a film containing Ga as a main component.
  • CAC-OS has a region observed in the form of nanoparticles mainly composed of the metal element and a nano portion containing In as a main component.
  • the regions observed in the form of particles refer to a configuration in which the regions are randomly dispersed in a mosaic pattern.
  • the CAC-OS can be formed by a sputtering method, for example, under the condition that the substrate is not intentionally heated.
  • a sputtering method one or more selected from an inert gas (typically argon), an oxygen gas, and a nitrogen gas may be used as the film forming gas. good.
  • the lower the flow rate ratio of the oxygen gas to the total flow rate of the film-forming gas at the time of film formation is preferable, and for example, the flow rate ratio of the oxygen gas is preferably 0% or more and less than 30%, preferably 0% or more and 10% or less. ..
  • CAC-OS is characterized by the fact that no clear peak is observed when measured using the ⁇ / 2 ⁇ scan by the Out-of-plane method, which is one of the X-ray diffraction (XRD) measurement methods. Have. That is, from the X-ray diffraction measurement, it can be seen that the orientation of the measurement region in the ab plane direction and the c axis direction is not observed.
  • XRD X-ray diffraction
  • the CAC-OS has a ring-shaped region with high brightness (ring region) and the ring in the electron diffraction pattern obtained by irradiating an electron beam having a probe diameter of 1 nm (also referred to as a nanobeam electron beam). Multiple bright spots are observed in the area. Therefore, from the electron diffraction pattern, it can be seen that the crystal structure of CAC-OS has an nc (nano-crystal) structure having no orientation in the planar direction and the cross-sectional direction.
  • nc nano-crystal
  • GaO X3 is the main component by EDX mapping obtained by using energy dispersive X-ray spectroscopy (EDX). It can be confirmed that the region and the region containing In X2 Zn Y2 O Z2 or InO X1 as a main component have a structure in which they are unevenly distributed and mixed.
  • EDX energy dispersive X-ray spectroscopy
  • CAC-OS has a structure different from that of the IGZO compound in which metal elements are uniformly distributed, and has properties different from those of the IGZO compound. That is, the CAC-OS is phase-separated into a region containing GaO X3 or the like as a main component and a region containing In X2 Zn Y2 O Z2 or InO X1 as a main component, and a region containing each element as a main component. Has a mosaic-like structure.
  • the region in which In X2 Zn Y2 O Z2 or InO X1 is the main component is a region having higher conductivity than the region in which GaO X3 or the like is the main component. That is, the conductivity as an oxide semiconductor is exhibited by the carrier flowing through the region where In X2 Zn Y2 O Z2 or InO X1 is the main component. Therefore, a high field effect mobility ( ⁇ ) can be realized by distributing the region containing In X2 Zn Y2 O Z2 or InO X1 as a main component in the oxide semiconductor in a cloud shape.
  • the region in which GaO X3 or the like is the main component is a region having higher insulating properties than the region in which In X2 Zn Y2 O Z2 or InO X1 is the main component. That is, since the region containing GaO X3 or the like as the main component is distributed in the oxide semiconductor, leakage current can be suppressed and good switching operation can be realized.
  • CAC-OS when CAC-OS is used for a semiconductor device, the insulation caused by GaO X3 and the like and the conductivity caused by In X2 Zn Y2 O Z2 or InO X1 act in a complementary manner, resulting in high efficiency. On current (Ion) and high field effect mobility ( ⁇ ) can be achieved.
  • CAC-OS is suitable as a constituent material for various semiconductor devices.
  • any one or more of the transistors 102 and 105 may be formed of OS transistors.
  • any one or more of the transistors 102 to 105 may be formed of a transistor having silicon in the channel forming region (hereinafter, Si transistor).
  • Amorphous silicon, microcrystalline silicon, polycrystalline silicon, single crystal silicon and the like can be used for the channel forming region of the Si transistor.
  • the transistor is provided on an insulating surface such as on a glass substrate, it is preferable to use polycrystalline silicon.
  • High-quality polycrystalline silicon can be easily obtained by using a laser crystallization step or the like.
  • High-quality polycrystalline silicon can also be obtained by a solid-phase growth method in which a metal catalyst such as nickel or palladium is added to amorphous silicon and heated. Further, the polycrystalline silicon formed by the solid phase growth method using a metal catalyst may be irradiated with a laser to further improve the crystallinity. Since the metal catalyst remains in the polysilicon and deteriorates the electrical characteristics of the transistor, it is preferable to provide a region to which phosphorus or noble gas is added in addition to the channel forming region and allow the metal catalyst to be captured in the region. ..
  • transistors of the pixels may be formed of Si transistors. Further, one or more of the transistors of the pixel may be formed of a p-channel type transistor.
  • FIG. 7 is a circuit diagram illustrating the pixel 10b, which is different from the configuration of FIG.
  • the pixel 10a shown in FIG. 1 is different from the pixel 10a in that the transistor 102 is a p-channel transistor, the transistor 105 is omitted, and the connection form of the capacitor 106 is different.
  • the transistor 102 is a p-channel transistor, the source of the transistor 102 is electrically connected to the wiring 125 that supplies a high potential. Therefore, the transistor 105 for resetting the source potential (the potential of the node N2) of the pixel 10a can be omitted. Further, the other electrode of the capacitor 106 holding Vgs is electrically connected to the wiring 125.
  • a transistor 102 and a transistor 103 are used to generate a PWM signal.
  • the description common to the pixel 10a will be omitted.
  • the data potential (Vdata) is supplied to the gate (node N1) of the transistor 102. Further, the signal potential (Vswep) of the lamp wave is supplied to the gate of the transistor 103.
  • Vswep changes with time, and when the absolute value of Vdata-DVDD, which is the Vgs of the transistor 102, becomes larger than the Vswep-DVSS, which is the Vgs of the transistor 103, the potential of the node N2 becomes DVDD. Therefore, the transistor 104 conducts, and the light emitting device 108 lights up (lights up). On the contrary, when the absolute value of Vdata-DVDD becomes smaller than Vsweep-DVSS, the potential of the node N2 becomes DVSS. Therefore, the transistor 104 becomes non-conducting and the light emitting device 108 is turned off.
  • the above is an operation of comparing the Vgs of each of the transistor 102 and the transistor 103, and is established on the premise that both have the same current characteristics.
  • the current characteristics of the transistor 102 and the transistor 103 are different, it can be rephrased as an operation of comparing on-resistance. That is, when the on-resistance of the transistor 102 becomes larger than the on-resistance of the transistor 103, the potential of the node N2 becomes DVDD. On the contrary, when the on-resistance of the transistor 102 becomes smaller than the on-resistance of the transistor 103, the potential of the node N2 becomes DVSS.
  • FIG. 8 shows pixels 10b arranged in three consecutive rows (kth row, lth row, and mth row) in an arbitrary column. Further, the operation of three consecutive frames (n-1th frame to n + 1th frame, n is an integer of 2 or more) is shown, and Vdata_H (dark: low luminance) and the first in the n-1th frame in all rows.
  • the n-frame shows the PWM signal generated when Vdata_M (intermediate: intermediate luminance) is written
  • the n + 1 frame shows the PWM signal generated when Vdata_L (bright: high luminance) is written.
  • Vdata_ (H, M, L) -DVDD shown in FIG. 8 corresponds to the Vgs of the transistor 102. Further, Vswep-DVSS corresponds to Vgs of the transistor 103. Vswep is the signal potential of the lamp wave supplied from the wiring 123.
  • the potential of the wiring 122 [k] becomes H (high potential)
  • the transistor 101 conducts, and Vdata_H is supplied to the node N1 (see FIG. 10).
  • the Vgs of the transistor 102 becomes Vdata_H-DVDD.
  • a lamp wave is supplied to the wiring 123 (see FIG. 10).
  • the ramp wave can be a triangular wave as shown in Vweep-DVSS in FIG. Alternatively, it may be a sawtooth wave as shown in FIG. 9A. Alternatively, a sine wave, a trapezoidal waveform, or the like can be used.
  • the period of the ramp wave can be a maximum period of one frame as shown in FIG.
  • the period of the lamp waveform may be a 1/2 frame period or a 1/4 frame period.
  • the period of the lamp waveform may be further shortened.
  • Vdata_H-DVDD is constant, but Vweep-DVSS changes over time. Therefore, the period during which DVSS is supplied to the node N2 at Vsweep-DVSS >>
  • Vdata_M is written, and Vgs of the transistor 102 becomes Vdata_M-DVDD. Similar to the description of the n-1th frame, the comparison operation with Vsweep-DVSS is performed, and the duty ratio becomes larger than that of the n-1th frame.
  • Vdata_L is written, and Vgs of the transistor 102 becomes Vdata_L-DVDD.
  • the comparison operation with Vsweep-DVSS is performed, the duty ratio becomes larger than that of the nth frame, and the average current in one frame period becomes larger, so that the brightness becomes higher. be able to.
  • Vsweep-DVSS >> Vdata_ (H, M, L) -DVDD
  • the duty ratios of the generated PWM signals will be the same.
  • the light emitting operation is performed if Vweep-DVSS ⁇
  • the transistor 101 which is an n-channel transistor like the pixel 10a, it is preferable to use a transistor having a metal oxide in the channel forming region (hereinafter referred to as an OS transistor).
  • the transistor 102 is preferably a Si transistor having good electrical characteristics even if it is a p-channel type.
  • the transistors of the pixels may be formed of Si transistors. Further, among the transistors of the pixels, one or more of the transistors other than the transistor 102 may be formed of a p-channel type transistor. Further, among the transistors of the pixels, a transistor other than the transistor 102 may be used as an OS transistor.
  • an LED can be used for the light emitting device 108, it may be an organic EL element.
  • the wiring 126 is electrically connected to one of the source or drain of the transistor 104, and the cathode of the light emitting device 108 is connected to the other of the source or drain. It may be configured to connect. Further, even when the LED is used for the light emitting device 108, the configurations shown in FIGS. 13A and 13B can be applied.
  • an OS transistor When used as the n-channel transistor, it may have a back gate as shown in FIG. 14A or FIG. 14B. By supplying the same potential as the front gate to the back gate, the on-current can be increased.
  • the configuration may be such that a constant potential can be supplied to the back gate.
  • the threshold voltage can be controlled by supplying a constant potential to the back gate.
  • FIG. 15 is a block diagram illustrating a display device according to an aspect of the present invention.
  • the display device includes a pixel array 11, a source driver 20, and a gate driver 30.
  • the pixel array 11 has pixels 10 arranged in the column direction and the row direction.
  • the pixel 10a or the pixel 10b described in the present embodiment can be used.
  • the wiring is simply shown, and wiring for connecting to the element of the pixel 10 of one aspect of the present invention described above is provided.
  • a sequential circuit such as a shift register can be used for the source driver 20 and the gate driver 30.
  • a lamp wave signal generation circuit 40 that generates a triangular wave, a sawtooth wave, or the like is provided and is electrically connected to the pixel 10.
  • the source driver 20, the gate driver 30, and the lamp wave signal generation circuit 40 are methods for externally attaching an IC chip by a COF (chip on film) method, a COG (chip on glass) method, a TCP (tape carrier package) method, or the like. Can be used. Alternatively, it may be built on the same substrate as the pixel array 11 by using a transistor manufactured by using the same process as the pixel array 11.
  • the gate driver 30 shows an example in which the gate driver 30 is arranged on one side of the pixel array 11, two gate drivers 30 may be arranged so as to face each other via the pixel array 11 and the drive line may be divided.
  • FIG. 16 shows the configuration of the pixel PIX used in the simulation.
  • the pixel PIX is the same as the pixel circuit shown in FIG. 1, and the transistors Tr1 to Tr5 are n-channel type OS transistors.
  • the node corresponding to the node N2 in FIG. 1 is GPWM.
  • the wiring corresponding to the wiring 122 in FIG. 1 is referred to as G1
  • the wiring corresponding to the wiring 123 is referred to as G2.
  • Each parameter in the simulation is as follows.
  • the cathode potential (Vcat) was 0V, the voltage V0 was -2V, the voltage DVDD was + 12V, the voltage DVSS was -2V, and the Vdata was + 2V to + 10V.
  • SPICE was used as the circuit simulation software.
  • FIG. 17A shows the simulation result of the voltage of the node N2 when Vdata is set to + 2V to + 10V (2V step) within one frame period.
  • the horizontal axis is time (sec), and it is assumed that the ramp wave (triangle wave) has the maximum value in the center of one frame period.
  • FIG. 17B is a result of simulating the current (ILED) flowing through the LED in response to each PWM signal shown in FIG. 17A. It was confirmed that the current flows according to the generated PWM signal.
  • 18A to 18D are simulation results of the waveforms of the PWM signals of the rows corresponding to the kth row to the mth row shown in FIG.
  • the value of Vdata is + 2V to + 10V (2V step) within one frame period, and 0V before and after that.
  • the phases of the supplied lamp waves are the same, but the timing of writing Vdata is different. From the result, it was confirmed that the phase of the PWM signal is different in each line, but the duty ratio depends on the magnitude of Vdata.
  • the pixel 10 (pixel 10a or pixel 10b) described in the first embodiment can be applied to the display device described in the present embodiment.
  • the scanning line drive circuit described below corresponds to a gate driver, and the signal line drive circuit corresponds to a source driver.
  • 19A to 19C are diagrams showing the configuration of a display device to which one aspect of the present invention can be used.
  • a sealing material 4005 is provided so as to surround the display unit 215 provided on the first substrate 4001, and the display unit 215 is sealed by the sealing material 4005 and the second substrate 4006.
  • the scanning line drive circuit 221a, the signal line drive circuit 231a, the signal line drive circuit 232a, and the common line drive circuit 241a each have a plurality of integrated circuits 4042 provided on the printed circuit board 4041.
  • the integrated circuit 4042 is made of a single crystal semiconductor or a polycrystalline semiconductor.
  • the common line drive circuit 241a has a function of supplying a predetermined potential to the wirings 122, 127, 128, 129 and the like shown in the first embodiment.
  • the integrated circuit 4042 included in the scanning line drive circuit 221a and the common line drive circuit 241a has a function of supplying a selection signal to the display unit 215.
  • the integrated circuit 4042 included in the signal line drive circuit 231a and the signal line drive circuit 232a has a function of supplying image data to the display unit 215.
  • the integrated circuit 4042 is mounted in a region different from the region surrounded by the sealing material 4005 on the first substrate 4001.
  • connection method of the integrated circuit 4042 is not particularly limited, and a wire bonding method, a COF method, a COG method, a TCP method, or the like can be used.
  • FIG. 19B shows an example of mounting the integrated circuit 4042 included in the signal line drive circuit 231a and the signal line drive circuit 232a by the COG method. Further, a part or the whole of the drive circuit can be integrally formed on the same substrate as the display unit 215 to form a system on panel.
  • FIG. 19B shows an example in which the scanning line drive circuit 221a and the common line drive circuit 241a are formed on the same substrate as the display unit 215.
  • a sealing material 4005 is provided so as to surround the display unit 215 provided on the first substrate 4001 and the scanning line drive circuit 221a and the common line drive circuit 241a.
  • a second substrate 4006 is provided on the display unit 215, the scanning line drive circuit 221a, and the common line drive circuit 241a. Therefore, the display unit 215, the scanning line drive circuit 221a, and the common line drive circuit 241a are sealed together with the display device by the first substrate 4001, the sealing material 4005, and the second substrate 4006.
  • FIG. 19B shows an example in which the signal line drive circuit 231a and the signal line drive circuit 232a are separately formed and mounted on the first substrate 4001, but the configuration is not limited to this.
  • the scanning line drive circuit may be separately formed and mounted, or a part of the signal line driving circuit or a part of the scanning line driving circuit may be separately formed and mounted.
  • the signal line drive circuit 231a and the signal line drive circuit 232a may be formed on the same substrate as the display unit 215.
  • the display device may include a panel in which the display device is sealed and a module in which an IC or the like including a controller is mounted on the panel.
  • the display unit and the scanning line drive circuit provided on the first substrate have a plurality of transistors.
  • the transistor the Si transistor or the OS transistor shown in the first embodiment can be applied.
  • the structure of the transistor included in the peripheral drive circuit and the transistor included in the pixel circuit of the display unit may be the same or different.
  • the transistors included in the peripheral drive circuit may all have the same structure, or may have two or more types of transistors.
  • the transistors included in the pixel circuit may all have the same structure, or may have two or more types of transistors.
  • an input device 4200 (see FIG. 20B) described later can be provided on the second substrate 4006.
  • the configuration in which the input device 4200 is provided in the display device shown in FIGS. 19A to 19C can function as a touch panel.
  • the detection device also referred to as a sensor element included in the touch panel of one aspect of the present invention is not limited.
  • Various sensors capable of detecting the proximity or contact of the object to be detected such as a finger or a stylus can be applied as a detection device.
  • various methods such as a capacitance method, a resistance film method, a surface acoustic wave method, an infrared method, an optical method, and a pressure sensitive method can be used.
  • a touch panel having a capacitance type detection device will be described as an example.
  • the capacitance method there are a surface type capacitance method, a projection type capacitance method and the like. Further, as the projection type capacitance method, there are a self-capacitance method, a mutual capacitance method and the like. It is preferable to use the mutual capacitance method because simultaneous multipoint detection is possible.
  • the touch panel of one aspect of the present invention has a configuration in which a separately manufactured display device and a detection device are bonded together, a configuration in which electrodes and the like constituting the detection device are provided on one or both of a substrate supporting the display device and a facing substrate, and the like. , Various configurations can be applied.
  • FIG. 20A and 20B show an example of a touch panel.
  • FIG. 20A is a perspective view of the touch panel 4210.
  • FIG. 20B is a schematic perspective view of the input device 4200. For the sake of clarity, only typical components are shown.
  • the touch panel 4210 has a configuration in which a separately manufactured display device and a detection device are bonded together.
  • the touch panel 4210 has an input device 4200 and a display device, and these are provided on top of each other.
  • the input device 4200 has a substrate 4263, an electrode 4227, an electrode 4228, a plurality of wirings 4237, a plurality of wirings 4238, and a plurality of wirings 4239.
  • the electrode 4227 can be electrically connected to the wiring 4237 or the wiring 4239.
  • the electrode 4228 can be electrically connected to the wiring 4239.
  • the FPC 4272b is electrically connected to each of the plurality of wirings 4237 and the plurality of wirings 4238.
  • IC4273b can be provided in FPC4272b.
  • a touch sensor may be provided between the first substrate 4001 and the second substrate 4006 of the display device.
  • a touch sensor is provided between the first substrate 4001 and the second substrate 4006, an optical touch sensor using a photoelectric conversion element may be applied in addition to the capacitive touch sensor.
  • FIG. 21 is a cross-sectional view of a portion shown by a chain line of N1-N2 in FIG. 20B.
  • FIG. 21 is an example of a display device using an organic EL device which is a light emitting device as a display device.
  • the display device has an electrode 4015, and the electrode 4015 is electrically connected to the terminal of the FPC 4018 via the anisotropic conductive layer 4019. Further, in FIG. 21, the electrode 4015 is electrically connected to the wiring 4014 at the openings formed in the insulating layer 4112, the insulating layer 4111, and the insulating layer 4110.
  • the electrode 4015 is formed of the same conductive layer as the first electrode layer 4030, and the wiring 4014 is formed of the same conductive layer as the transistor 4010 and the gate electrode of the transistor 4011.
  • the display unit 215 and the scanning line drive circuit 221a provided on the first substrate 4001 have a plurality of transistors, and the transistor 4010 included in the display unit 215 and the transistor included in the scanning line drive circuit 221a. 4011 is illustrated. Although the top gate type transistor is illustrated as the transistor 4010 and the transistor 4011 in FIG. 21, it may be a bottom gate type transistor.
  • An insulating layer 4112 is provided on the transistor 4010 and the transistor 4011. Further, a partition wall 4510 is formed on the insulating layer 4112.
  • the partition wall 4510 is formed by using an organic insulating material or an inorganic insulating material.
  • a photosensitive resin material it is preferable to use a photosensitive resin material to form an opening on the first electrode layer 4030 so that the side surface of the opening becomes an inclined surface formed with a continuous curvature.
  • the display device also has a capacitor 4020.
  • the capacitor 4020 shows an example having an electrode 4021 formed in the same process as the gate electrode of the transistor 4010, an insulating layer 4110, an insulating layer 4111, and an electrode formed in the same process as the source electrode and the drain electrode. ing.
  • the configuration of the capacitor 4020 is not limited to this, and may be formed of another conductive layer and an insulating layer.
  • the display device has an insulating layer 4111 and an insulating layer 4104.
  • an insulating layer that does not easily transmit impurity elements is used as the insulating layer 4111 and the insulating layer 4104.
  • the transistor 4010 provided in the display unit 215 is electrically connected to the display device.
  • a light emitting device can be used.
  • an EL device utilizing electroluminescence can be applied.
  • the EL device has a layer (also referred to as an "EL layer") containing a luminescent compound between a pair of electrodes. When a potential difference larger than the threshold voltage of the EL device is generated between the pair of electrodes, holes are injected into the EL layer from the anode side and electrons are injected from the cathode side. The injected electrons and holes are recombined in the EL layer, and the luminescent compound contained in the EL layer emits light.
  • an organic EL device also referred to as an organic EL element
  • an inorganic EL device also referred to as an inorganic EL element
  • the EL layer includes a substance having a high hole injecting property, a substance having a high hole transporting property, a hole blocking material, a substance having a high electron transporting property, a substance having a high electron injecting property, or a bipolar substance. It may have a sex substance (a substance having high electron transport property and hole transport property) and the like.
  • the EL layer can be formed by a vapor deposition method (including a vacuum vapor deposition method), a transfer method, a printing method, an inkjet method, a coating method, or the like.
  • Inorganic EL devices are classified into distributed inorganic EL devices and thin film type inorganic EL devices according to their element configurations.
  • the dispersed inorganic EL device has a light emitting layer in which particles of a light emitting material are dispersed in a binder, and the light emitting mechanism is donor-acceptor recombination type light emission utilizing a donor level and an acceptor level.
  • the thin film type inorganic EL device has a structure in which a light emitting layer is sandwiched between a dielectric layer and further sandwiched between electrodes, and the light emitting mechanism is localized light emission utilizing the inner-shell electron transition of metal ions.
  • an organic EL device will be described as a light emitting device.
  • the light emitting device may have at least one of a pair of electrodes transparent in order to extract light. Then, a transistor and a light emitting device are formed on the substrate, and a top emission (top emission) structure that extracts light emission from the surface opposite to the substrate, a bottom emission (bottom emission) structure that extracts light emission from the surface on the substrate side, or It can be a double-sided emission (dual emission) structure that extracts light emission from both sides.
  • an optical member such as a black matrix (light-shielding layer), a colored layer (color filter), a polarizing member, a retardation member, and an antireflection member may be appropriately provided.
  • the material that can be used as the light-shielding layer examples include carbon black, titanium black, metal, metal oxide, and a composite oxide containing a solid solution of a plurality of metal oxides.
  • the light-shielding layer may be a film containing a resin material or a thin film of an inorganic material such as metal.
  • a laminated film of a film containing a material of a colored layer can also be used.
  • a laminated structure of a film containing a material used for a colored layer that transmits light of a certain color and a film containing a material used for a colored layer that transmits light of another color can be used.
  • Examples of the material that can be used for the colored layer include a metal material, a resin material, a resin material containing a pigment or a dye, and the like.
  • the light-shielding layer and the colored layer can be formed by using, for example, an inkjet method.
  • the light emitting device 4513 which is a display device, is electrically connected to the transistor 4010 provided in the display unit 215.
  • the structure of the light emitting device 4513 is a laminated structure of the first electrode layer 4030, the light emitting layer 4511, and the second electrode layer 4031, but is not limited to this structure.
  • the configuration of the light emitting device 4513 can be appropriately changed according to the direction of the light extracted from the light emitting device 4513 and the like.
  • the light emitting layer 4511 may be composed of a single layer or may be configured such that a plurality of layers are laminated.
  • the emission color of the light emitting device 4513 can be white, red, green, blue, cyan, magenta, yellow, or the like, depending on the material constituting the light emitting layer 4511.
  • a method of realizing color display there are a method of combining a light emitting device 4513 having a white light emitting color and a colored layer, and a method of providing a light emitting device 4513 having a different light emitting color for each pixel.
  • the former method is more productive than the latter method.
  • the productivity is inferior to that of the former method.
  • the latter method it is possible to obtain an emission color having higher color purity than the former method.
  • the color purity can be further increased by imparting a microcavity structure to the light emitting device 4513.
  • the light emitting layer 4511 may have an inorganic compound such as a quantum dot.
  • an inorganic compound such as a quantum dot.
  • quantum dots in the light emitting layer it can be made to function as a light emitting material.
  • a protective layer may be formed on the second electrode layer 4031 and the partition wall 4510 so that oxygen, hydrogen, moisture, carbon dioxide, etc. do not enter the light emitting device 4513.
  • the protective layer silicon nitride, silicon nitride oxide, aluminum oxide, aluminum nitride, aluminum nitride (oxygen amount> nitrogen amount), aluminum nitride (nitrogen amount> oxygen amount), DLC (Diamond Like Carbon) and the like are formed. be able to.
  • a filler 4514 is provided and sealed in the space sealed by the first substrate 4001, the second substrate 4006, and the sealing material 4005. As described above, it is preferable to package (enclose) with a protective film (bonded film, ultraviolet curable resin film, etc.) having high airtightness and little degassing so as not to be exposed to the outside air, or a cover material.
  • an ultraviolet curable resin or a thermosetting resin in addition to an inert gas such as nitrogen or argon, an ultraviolet curable resin or a thermosetting resin can be used, and PVC (polyvinyl chloride), acrylic resin, polyimide, epoxy resin, silicone resin can be used. , PVB (polyvinyl butyral), EVA (ethylene vinyl acetate) and the like can be used. Further, the filler 4514 may contain a desiccant.
  • sealing material 4005 a glass material such as a glass frit, a curable resin such as a two-component mixed resin that cures at room temperature, a photocurable resin, a thermosetting resin, or the like can be used. Further, the sealing material 4005 may contain a desiccant.
  • an optical film such as a polarizing plate or a circular polarizing plate (including an elliptical polarizing plate), a retardation plate ( ⁇ / 4 plate, ⁇ / 2 plate), and a color filter is attached to the emission surface of the light emitting device. It may be provided as appropriate. Further, an antireflection film may be provided on the polarizing plate or the circular polarizing plate. For example, it is possible to apply an anti-glare treatment that can diffuse the reflected light due to the unevenness of the surface and reduce the reflection.
  • the light emitting device with a microcavity structure, it is possible to extract light having high color purity. Further, by combining the microcavity structure and the color filter, the reflection can be reduced and the visibility of the displayed image can be improved.
  • the first electrode layer and the second electrode layer (also referred to as a pixel electrode layer, a common electrode layer, a counter electrode layer, etc.) for applying a voltage to the display device, the direction of the light to be taken out, the place where the electrode layer is provided, and the place where the electrode layer is provided, and Translucency and reflectivity may be selected according to the pattern structure of the electrode layer.
  • the first electrode layer 4030 and the second electrode layer 4031 include indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide, and indium containing titanium oxide.
  • a translucent conductive material such as tin oxide, indium zinc oxide, and indium tin oxide to which silicon oxide is added can be used.
  • first electrode layer 4030 and the second electrode layer 4031 are tungsten (W), molybdenum (Mo), zirconium (Zr), hafnium (Hf), vanadium (V), niobium (Nb), tantalum (Ta). , Chromium (Cr), Cobalt (Co), Nickel (Ni), Tantalum (Ti), Platinum (Pt), Aluminum (Al), Copper (Cu), Silver (Ag) and other metals, or alloys thereof, or their alloys. It can be formed from metal nitride using one or more.
  • the first electrode layer 4030 and the second electrode layer 4031 can be formed by using a conductive composition containing a conductive polymer (also referred to as a conductive polymer).
  • a conductive polymer also referred to as a conductive polymer.
  • a so-called ⁇ -electron conjugated conductive polymer can be used.
  • polyaniline or a derivative thereof, polypyrrole or a derivative thereof, polythiophene or a derivative thereof, or a copolymer consisting of two or more kinds of aniline, pyrrole and thiophene or a derivative thereof may be mentioned.
  • FIG. 22 is an example of a display device using a micro LED as a display device.
  • LED is a general term for light emitting diodes, but an LED chip having a side size of more than 100 ⁇ m and 1 mm or less can be called a mini LED, and an LED chip having a side size of 100 ⁇ m or less can be called a micro LED.
  • the configuration of FIG. 22 can be applied to all LEDs regardless of the size of the LED chip.
  • the micro LED 4600 has a semiconductor layer 4610, a light emitting layer 4620, and a semiconductor layer 4630.
  • the light emitting layer 4620 is sandwiched between the semiconductor layer 4610 and the semiconductor layer 4630.
  • electrons and holes are combined to emit light.
  • An n-type semiconductor layer can be used for the semiconductor layer 4610, and a p-type semiconductor layer can be used for the semiconductor layer 4630. Further, an n-type, i-type, or p-type semiconductor layer can be used for the light emitting layer 4620.
  • the laminated structure including the semiconductor layer 4610, the light emitting layer 4620, and the semiconductor layer 4630 is formed so as to emit light such as red, green, blue, bluish purple, purple, or ultraviolet.
  • a compound containing a Group 13 element and a Group 15 element also referred to as a Group 3-5 compound
  • Examples of the Group 13 element include aluminum, gallium, and indium.
  • Examples of Group 15 elements include nitrogen, phosphorus, arsenic, antimony and the like.
  • gallium / phosphorus compound gallium / arsenide compound, gallium / aluminum / arsenide compound, aluminum / gallium / indium / phosphorus compound, gallium nitride, indium / gallium nitride compound, selenium / zinc compound, etc. It is possible to produce a light emitting diode that emits the desired light. In addition, a compound other than the above-mentioned compound may be used.
  • the pn junction or pin junction may be a heterojunction or a double heterojunction as well as a homojunction.
  • an LED having a quantum well junction, an LED using a nanocolumn, or the like may be used.
  • a material such as gallium nitride can be used for a light emitting diode that emits light in a wavelength band from ultraviolet to blue.
  • a material such as an indium / gallium nitride compound can be used for the light emitting diode that emits light in the wavelength band from ultraviolet to green.
  • a material such as an aluminum / gallium / indium / phosphorus compound or a gallium / arsenide compound can be used.
  • a material such as a gallium arsenide compound can be used for the light emitting diode that emits light in the infrared wavelength band.
  • the color conversion layer is not used. However, it is possible to display a color image. Therefore, the step of forming the color conversion layer becomes unnecessary, and the manufacturing cost of the display device can be suppressed.
  • all the micro LEDs 4600 provided on the same surface may be configured to emit light of the same color.
  • the light emitted from the light emitting layer 4620 is taken out to the outside of the display device via one or both of the color conversion layer and the colored layer.
  • quantum dots can be used for the color conversion layer.
  • the semiconductor layer 4630 is electrically connected to the wiring layer 4730 via the wiring layer 4710 and the wiring layer 4720.
  • the wiring layer 4730 can supply the cathode potential.
  • the protection circuit is preferably configured by using a non-linear element.
  • the configuration shown in FIG. 22 can also be used for the backlight of the liquid crystal display device. By superimposing the configuration shown in FIG. 22 and the pixels including the liquid crystal element, the local dimming drive can be performed, and the display with extremely high contrast can be performed.
  • the display device of one aspect of the present invention can be manufactured by using various forms of transistors such as a bottom gate type transistor or a top gate type transistor. Therefore, the material of the semiconductor layer and the transistor structure to be used can be easily replaced according to the existing production line.
  • FIG. 23A is a cross-sectional view of a channel protection type transistor 810, which is a kind of bottom gate type transistor, in the channel length direction.
  • the transistor 810 is formed on the substrate 771.
  • the transistor 810 has an electrode 746 on the substrate 771 via an insulating layer 772.
  • the semiconductor layer 742 is provided on the electrode 746 via the insulating layer 726.
  • the electrode 746 can function as a gate electrode.
  • the insulating layer 726 can function as a gate insulating layer.
  • the insulating layer 741 is provided on the channel forming region of the semiconductor layer 742. Further, the electrode 744a and the electrode 744b are provided on the insulating layer 726 in contact with a part of the semiconductor layer 742.
  • the electrode 744a can function as either a source electrode or a drain electrode.
  • the electrode 744b can function as the other of the source and drain electrodes. A part of the electrode 744a and a part of the electrode 744b are formed on the insulating layer 741.
  • the insulating layer 741 can function as a channel protection layer. By providing the insulating layer 741 on the channel forming region, it is possible to prevent the semiconductor layer 742 from being exposed when the electrodes 744a and 744b are formed. Therefore, it is possible to prevent the channel formation region of the semiconductor layer 742 from being etched when the electrodes 744a and 744b are formed.
  • the transistor 810 has an insulating layer 728 on the electrodes 744a, 744b and the insulating layer 741, and has an insulating layer 729 on the insulating layer 728.
  • an oxide semiconductor When an oxide semiconductor is used for the semiconductor layer 742, a material capable of depriving a part of the semiconductor layer 742 of oxygen and causing oxygen deficiency is used at least in the portions of the electrodes 744a and 744b in contact with the semiconductor layer 742. Is preferable.
  • the carrier concentration increases in the region where oxygen deficiency occurs in the semiconductor layer 742, and the region becomes n-type and becomes an n-type region (n + region). Therefore, the region can function as a source region or a drain region.
  • tungsten, titanium and the like can be mentioned as an example of a material capable of depriving the semiconductor layer 742 of oxygen and causing oxygen deficiency.
  • the contact resistance between the electrodes 744a and 744b and the semiconductor layer 742 can be reduced. Therefore, the electrical characteristics of the transistor such as the field effect mobility and the threshold voltage can be improved.
  • the semiconductor layer 742 When a semiconductor such as silicon is used for the semiconductor layer 742, it is preferable to provide a layer that functions as an n-type semiconductor or a p-type semiconductor between the semiconductor layer 742 and the electrode 744a and between the semiconductor layer 742 and the electrode 744b.
  • the layer that functions as an n-type semiconductor or a p-type semiconductor can function as a source region or a drain region of a transistor.
  • the insulating layer 729 is preferably formed by using a material having a function of preventing or reducing the diffusion of impurities from the outside to the transistor.
  • the insulating layer 729 may be omitted if necessary.
  • An electrode 723 that can function as a back gate electrode is provided on the insulating layer 729.
  • the electrode 723 can be formed of the same material and method as the electrode 746. It should be noted that the electrode 723 may not be provided.
  • the back gate electrode is formed of a conductive layer, and is arranged so as to sandwich the channel forming region of the semiconductor layer between the gate electrode and the back gate electrode. Therefore, the back gate electrode can function in the same manner as the gate electrode.
  • the potential of the back gate electrode may be the same as that of the gate electrode, the ground potential (GND potential), or any potential. Further, the threshold voltage of the transistor can be changed by changing the potential of the back gate electrode independently without interlocking with the gate electrode.
  • Both the electrode 746 and the electrode 723 can function as gate electrodes. Therefore, the insulating layer 726, the insulating layer 728, and the insulating layer 729 can each function as a gate insulating layer.
  • the electrode 723 may be provided between the insulating layer 728 and the insulating layer 729.
  • the other is referred to as a "back gate electrode".
  • the electrode 746 when the electrode 723 is referred to as a "gate electrode”, the electrode 746 is referred to as a "back gate electrode”.
  • the transistor 810 can be considered as a kind of top gate type transistor.
  • either one of the electrode 746 and the electrode 723 may be referred to as a "first gate electrode”, and the other may be referred to as a "second gate electrode".
  • the region in which the carriers flow in the semiconductor layer 742 becomes larger in the film thickness direction.
  • the amount of carrier movement increases.
  • the on-current of the transistor 810 increases and the field effect mobility increases.
  • the transistor 810 is a transistor having a large on-current with respect to the occupied area. That is, the occupied area of the transistor 810 can be reduced with respect to the required on-current.
  • the gate electrode and the back gate electrode are formed of a conductive layer, it has a function of preventing an electric field generated outside the transistor from acting on the semiconductor layer in which a channel is formed (particularly, an electric field shielding function against static electricity). ..
  • the back gate electrode By forming the back gate electrode larger than the semiconductor layer and covering the semiconductor layer with the back gate electrode, the electric field shielding function can be enhanced.
  • the back gate electrode by forming the back gate electrode with a conductive film having a light-shielding property, it is possible to prevent light from being incident on the semiconductor layer from the back gate electrode side. Therefore, it is possible to prevent photodegradation of the semiconductor layer and prevent deterioration of electrical characteristics such as a shift of the threshold voltage of the transistor.
  • FIG. 23B is a cross-sectional view of a channel-protected transistor 820 having a configuration different from that of FIG. 23A in the channel length direction.
  • the transistor 820 has almost the same structure as the transistor 810, except that the insulating layer 741 covers the end portion of the semiconductor layer 742. Further, the semiconductor layer 742 and the electrode 744a are electrically connected to each other in the opening formed by selectively removing a part of the insulating layer 741 overlapping the semiconductor layer 742. Further, the semiconductor layer 742 and the electrode 744b are electrically connected to each other in another opening formed by selectively removing a part of the insulating layer 741 overlapping the semiconductor layer 742.
  • the region of the insulating layer 741 that overlaps the channel forming region can function as a channel protection layer.
  • the insulating layer 741 By providing the insulating layer 741, it is possible to prevent the semiconductor layer 742 from being exposed when the electrodes 744a and 744b are formed. Therefore, it is possible to prevent the semiconductor layer 742 from being thinned when the electrodes 744a and 744b are formed.
  • the transistor 820 has a longer distance between the electrode 744a and the electrode 746 and a distance between the electrode 744b and the electrode 746 than the transistor 810. Therefore, the parasitic capacitance generated between the electrode 744a and the electrode 746 can be reduced. In addition, the parasitic capacitance generated between the electrode 744b and the electrode 746 can be reduced.
  • FIG. 23C is a cross-sectional view of a channel etching type transistor 825, which is one of the bottom gate type transistors, in the channel length direction.
  • the transistor 825 forms the electrode 744a and the electrode 744b without using the insulating layer 741. Therefore, a part of the semiconductor layer 742 exposed at the time of forming the electrode 744a and the electrode 744b may be etched. On the other hand, since the insulating layer 741 is not provided, the productivity of the transistor can be improved.
  • the transistor 842 exemplified in FIG. 24A is one of the top gate type transistors.
  • the electrodes 744a and 744b are electrically connected to the semiconductor layer 742 at the openings formed in the insulating layer 728 and the insulating layer 729.
  • Transistor 842 has a region where the insulating layer 726 extends beyond the end of the electrode 746.
  • the impurity concentration in the region where impurities are introduced through the insulating layer 726 of the semiconductor layer 742 is smaller than the impurity concentration in the region where impurities are introduced without passing through the insulating layer 726. Therefore, the semiconductor layer 742 is a region that overlaps with the insulating layer 726, and an LDD (Lightly Doped Drain) region is formed in a region that does not overlap with the electrode 746.
  • LDD Lightly Doped Drain
  • the transistor 842 has an electrode 723 formed on the substrate 771.
  • the electrode 723 has a region overlapping the semiconductor layer 742 via the insulating layer 772.
  • the electrode 723 can function as a backgate electrode. It should be noted that the electrode 723 may not be provided.
  • the insulating layer 726 in the region that does not overlap with the electrode 746 may be completely removed. Further, the insulating layer 726 may be left as in the transistor 846 shown in FIG. 24C.
  • FIG. 25A shows a cross-sectional view of the transistor 810 in the channel width direction
  • FIG. 25B shows a cross-sectional view of the transistor 842 in the channel width direction.
  • the gate electrode and the back gate electrode are connected, and the potentials of the gate electrode and the back gate electrode are the same. Further, the semiconductor layer 742 is sandwiched between the gate electrode and the back gate electrode.
  • each of the gate electrode and the back gate electrode in the channel width direction is longer than the length in the channel width direction of the semiconductor layer 742, and the entire channel width direction of the semiconductor layer 742 is the gate electrode with each insulating layer sandwiched between them.
  • the configuration is covered with a back gate electrode.
  • the semiconductor layer 742 contained in the transistor can be electrically surrounded by the electric fields of the gate electrode and the back gate electrode.
  • the device structure of the transistor that electrically surrounds the semiconductor layer 742 in which the channel forming region is formed by the electric fields of the gate electrode and the back gate electrode can be called a Surrounded channel (S-channel) structure.
  • the S-channel structure By adopting the S-channel structure, an electric field for inducing a channel by one or both of the gate electrode and the back gate electrode can be effectively applied to the semiconductor layer 742, so that the current driving capacity of the transistor is improved. , It is possible to obtain high on-current characteristics. Further, since the on-current can be increased, the transistor can be miniaturized. Further, by adopting the S-channel structure, the mechanical strength of the transistor can be increased.
  • the gate electrode and the back gate electrode may not be connected, and different potentials may be supplied to each.
  • the threshold voltage of the transistor can be controlled by supplying a constant potential to the back gate electrode.
  • a display device As an electronic device that can use the display device according to one aspect of the present invention, a display device, a personal computer, an image storage device or an image reproduction device provided with a recording medium, a mobile phone, a game machine including a portable type, and a portable data terminal.
  • Electronic book terminals video cameras, cameras such as digital cameras, goggle type displays (head mount displays), navigation systems, sound reproduction devices (car audio, digital audio players, etc.), copiers, facsimiles, printers, printer multifunction devices, Examples include automatic cash deposit / payment machines (ATMs) and vending machines. Specific examples of these electronic devices are shown in FIGS. 26A to 26F.
  • FIG. 26A is a digital camera, which includes a housing 961, a shutter button 962, a microphone 963, a speaker 967, a display unit 965, an operation key 966, a zoom lever 968, a lens 969, and the like.
  • a display device can be used for the display unit 965.
  • FIG. 26B is a portable data terminal, which includes a housing 911, a display unit 912, a speaker 913, an operation button 914, a camera 919, and the like. Information can be input / output by the touch panel function of the display unit 912.
  • a display device according to one aspect of the present invention can be used for the display unit 912.
  • FIG. 26C is a mobile phone, which includes a housing 951, a display unit 952, an operation button 953, an external connection port 954, a speaker 955, a microphone 956, a camera 957, and the like.
  • the mobile phone includes a touch sensor on the display unit 952. All operations such as making a phone call or inputting characters can be performed by touching the display unit 952 with a finger or a stylus. Further, the housing 951 and the display unit 952 are flexible and can be bent and used as shown in the figure. A display device according to one aspect of the present invention can be used for the display unit 952.
  • FIG. 26D is a drive recorder, which includes a housing 931, a display unit 932, an operation button 933, a microphone 934, a lens 935, a mounting component 936, and the like. By fixing it to the front window of an automobile or the like via the mounting component 936, it is possible to record the scenery in front of the vehicle while driving.
  • the display unit 932 can display the recorded image.
  • a display device according to one aspect of the present invention can be applied to the display unit 932.
  • FIG. 26E is a television, which has a housing 971, a display unit 973, an operation button 974, a speaker 975, a communication connection terminal 976, an optical sensor 977, and the like.
  • a touch sensor is provided on the display unit 973, and an input operation can be performed.
  • a display device according to one aspect of the present invention can be used for the display unit 973.
  • FIG. 26F is a digital signage and has a large display unit 922.
  • a large display unit 922 is attached to the side surface of the pillar 921.
  • a display device according to one aspect of the present invention can be used for the display unit 922.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

ＰＷＭ信号を生成する画素回路を有する表示装置を提供する。 ＰＷＭ信号を生成する機能を画素に有する表示装置であって、画素に設けた二つのトランジスタのゲート－ソース間電圧、またはオン抵抗を比較する動作でＰＷＭ信号を生成することができる。生成したＰＷＭ信号を用い、マイクロＬＥＤまたは有機ＥＬ素子などの発光デバイスの発光をデューティ比で制御する。ＰＷＭ信号を少ないトランジスタ数で構成される回路で生成するため、表示装置の高精細化、大面積化に有効である。

Description

表示装置および電子機器
本発明の一態様は、表示装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、それらの動作方法、または、それらの製造方法、を一例として挙げることができる。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
近年、マイクロ発光ダイオード（以下、マイクロＬＥＤ（ＬＥＤ：Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ））を備えた表示装置、照明装置が提案されている（例えば特許文献１）。マイクロＬＥＤを備えた表示装置は高輝度の表示が可能であり、信頼性も高く、次世代のディスプレイとして有望である。
また、基板上に形成された金属酸化物を用いてトランジスタを構成する技術が注目されている。例えば、酸化亜鉛またはＩｎ−Ｇａ−Ｚｎ系酸化物を用いたトランジスタを表示装置の画素のスイッチング素子などに用いる技術が特許文献２および特許文献３に開示されている。
米国特許出願公開第２０１４／０３６７７０５号明細書 特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
発光デバイス（発光素子とも言う）を用いた表示装置では、発光デバイスに流れる電流を制御することで輝度を変化させる。しかしながら、発光デバイスの一つであるＬＥＤには、電流密度に応じて色度が変化しやすい特性がある。そのため、ＬＥＤの駆動では、電流値を一定とし、パルス幅変調（ＰＷＭ：Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ）制御で表示を行うことが好ましい。ＰＷＭ制御を用いることで、色度ずれが生じることなく、所望の輝度を得ることができる。
ＰＷＭ信号は、コンパレータを用いて生成することが一般的である。したがって、マイクロディスプレイなどの小型表示装置では、Ｓｉウェハを基板として用い、当該Ｓｉウェハにコンパレータを含む画素回路を形成することで対応することができる。
比較的サイズの大きい表示装置では、画素内にコンパレータを搭載したＩＣチップを実装することで対応することができる。しかしながら、ＩＣチップおよび実装のコストが非常に高くなってしまう問題がある。また、絶縁基板上に形成した多結晶シリコンなどを用いて画素内にＣＭＯＳ構成のコンパレータを形成することもできるが、トランジスタ数および配線数が多くなるため、高精細化には不向きである。
したがって、本発明の一態様では、少ないトランジスタ数でＰＷＭ信号を生成する画素回路を有する表示装置を提供することを目的の一つとする。または、同一の導電型のトランジスタのみでＰＷＭ信号を生成する画素回路を有する表示装置を提供することを目的の一つとする。または、優れた表示特性を有する表示装置を提供することを目的の一つとする。または、安価な表示装置を提供することを目的の一つとする。
または、低消費電力の表示装置を提供することを目的の一つとする。または、信頼性の高い表示装置を提供することを目的の一つとする。または、新規な表示装置などを提供することを目的の一つとする。または、上記表示装置の動作方法を提供することを目的の一つとする。または、新規な半導体装置などを提供することを目的の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、ＰＷＭ信号を生成する画素回路を有する表示装置に関する。
本発明の第１の態様は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、発光デバイスと、を有し、第１のトランジスタのソースまたはドレインの一方は、第２のトランジスタのソースまたはドレインの一方および第３のトランジスタのゲートと電気的に接続され、第３のトランジスタのソースまたはドレインの一方は、発光デバイスと電気的に接続され、第１のトランジスタのオン抵抗が第２のトランジスタのオン抵抗より小さいときに発光デバイスが点灯し、第１のトランジスタのオン抵抗が第２のトランジスタのオン抵抗より大きいときに発光デバイスが消灯する表示装置である。
第１のトランジスタのゲートにはデータ電位を供給し、第２のトランジスタのゲートにはランプ波の信号電位を供給することができる。
ランプ波の信号電位の最大値はデータ電位が取り得る最大の値よりも大きくし、ランプ波の信号電位の最小値はデータ電位が取り得る最小の値よりも小さくすることが好ましい。また、ランプ波の周期は、１フレーム期間であることが好ましい。
本発明の第２の態様は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、キャパシタと、発光デバイスと、を画素に有する表示装置であって、第１のトランジスタのソースまたはドレインの一方は、第２のトランジスタのゲート、およびキャパシタの一方の電極と電気的に接続され、第２のトランジスタのソースまたはドレインの一方は、キャパシタの他方の電極、第３のトランジスタのソースまたはドレインの一方、第４のトランジスタのゲート、および第５のトランジスタのソースまたはドレインの一方と電気的に接続され、第４のトランジスタのソースまたはドレインの一方は、発光デバイスと電気的に接続されている表示装置である。
また、本発明の第３の態様は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、キャパシタと、発光デバイスと、を画素に有する表示装置であって、第２のトランジスタはｐチャネル型トランジスタであり、第１のトランジスタのソースまたはドレインの一方は、第２のトランジスタのゲート、およびキャパシタの一方の電極と電気的に接続され、第２のトランジスタのソースまたはドレインの一方は、第３のトランジスタのソースまたはドレインの一方、第４のトランジスタのゲートと電気的に接続され、第４のトランジスタのソースまたはドレインの一方は、発光デバイスと電気的に接続されている表示装置である。
本発明の第３の態様では、キャパシタの他方の電極は、電源線と電気的に接続することができる。また、第２のトランジスタはチャネル形成領域にシリコンを有することが好ましい。
本発明の第２の態様および第３の態様において、発光デバイスはＬＥＤであり、第４のトランジスタのソースまたはドレインの一方は、ＬＥＤのカソードと電気的に接続することができる。または、発光デバイスは有機ＥＬ素子であり、第４のトランジスタのソースまたはドレインの一方は、有機ＥＬ素子のアノードと電気的に接続することができる。
本発明の第２の態様および第３の態様において、第１のトランジスタはチャネル形成領域に金属酸化物を有し、金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆから選ばれた一種、または複数種）と、を有することが好ましい。
本発明の一態様を用いることで、少ないトランジスタ数でＰＷＭ信号を生成する画素回路を有する表示装置を提供することができる。または、同一の導電型のトランジスタのみでＰＷＭ信号を生成する画素回路を有する表示装置を提供することができる。または、優れた表示特性を有する表示装置を提供することができる。または、安価な表示装置を提供することができる。
または、低消費電力の表示装置を提供することができる。または、信頼性の高い表示装置を提供することができる。または、新規な表示装置などを提供することができる。または、上記表示装置の動作方法を提供することができる。または、新規な半導体装置などを提供することができる。
図１は、画素回路を説明する図である。
図２は、画素の動作を説明するタイミングチャートである。
図３Ａ乃至図３Ｃは、画素の動作を説明するタイミングチャートである。
図４は、画素の動作を説明する図である。
図５は、画素の動作を説明する図である。
図６は、画素の動作を説明する図である。
図７は、画素回路を説明する図である。
図８は、画素の動作を説明するタイミングチャートである。
図９は、画素の動作を説明するタイミングチャートである。
図１０は、画素の動作を説明する図である。
図１１は、画素の動作を説明する図である。
図１２は、画素の動作を説明する図である。
図１３Ａ、図１３Ｂは、画素回路を説明する図である。
図１４Ａ、図１４Ｂは、画素回路を説明する図である。
図１５は、表示装置を説明するブロック図である。
図１６は、シミュレーションに用いた画素を説明する図である。
図１７Ａ、図１７Ｂは、シミュレーション結果を説明する図である。
図１８Ａ乃至図１８Ｄは、シミュレーション結果を説明する図である。
図１９Ａ乃至図１９Ｃは、表示装置を説明する図である。
図２０Ａ、図２０Ｂは、タッチパネルを説明する図である。
図２１は、表示装置を説明する図である。
図２２は、表示装置を説明する図である。
図２３Ａ乃至図２３Ｃは、トランジスタを説明する図である。
図２４Ａ乃至図２４Ｃは、トランジスタを説明する図である。
図２５Ａ、図２５Ｂは、トランジスタを説明する図である。
図２６Ａ乃至図２６Ｆは、電子機器を説明する図である。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハッチングを異なる図面間で適宜省略または変更する場合もある。
また、回路図上では単一の要素として図示されている場合であっても、機能的に不都合がなければ、当該要素が複数で構成されてもよい。例えば、スイッチとして動作するトランジスタは、複数が直列または並列に接続されてもよい場合がある。また、キャパシタを分割して複数の位置に配置する場合もある。
また、一つの導電体が、配線、電極および端子などの複数の機能を併せ持っている場合があり、本明細書においては、同一の要素に対して複数の呼称を用いる場合がある。また、回路図上で要素間が直接接続されているように図示されている場合であっても、実際には当該要素間が一つまたは複数の導電体を介して接続されている場合があり、本明細書ではこのような構成でも直接接続の範疇に含める。
（実施の形態１）
本実施の形態では、本発明の一態様である表示装置について、図面を参照して説明する。
本発明の一態様は、ＰＷＭ信号を生成する機能を画素に有する表示装置である。ＰＷＭ信号は、画素に設けた二つのトランジスタのオン抵抗を比較する動作で生成することができる。生成したＰＷＭ信号でＬＥＤまたは有機ＥＬ素子などの発光デバイスの発光を制御する。
ＬＥＤは電流密度により色度が変化する特性があり、アナログ電流による制御が適さない場合がある。また、アナログ電流による制御では駆動トランジスタのしきい値電圧（Ｖｔｈ）のばらつきが輝度に影響するため、Ｖｔｈ補正回路などを画素に組み込む場合がある。ＰＷＭ制御ではデューティ比で輝度を制御するため、駆動トランジスタのＶｔｈのばらつきの影響は軽微である。また、本発明の一態様では、ＰＷＭ信号を少ないトランジスタ数で構成される回路で生成するため、表示装置の高精細化、大面積化に有効である。
図１は、本発明の一態様の表示装置が有する画素の回路図である。画素１０ａは、トランジスタ１０１と、トランジスタ１０２と、トランジスタ１０３と、トランジスタ１０４と、トランジスタ１０５と、キャパシタ１０６と、発光デバイス１０８を有する。ここで、トランジスタ１０１乃至トランジスタ１０５は、ｎチャネル型トランジスタとすることができる。また、発光デバイス１０８には、ＬＥＤ（例えば、マイクロＬＥＤ）を用いることが好ましい。
トランジスタ１０１のソースまたはドレインの一方は、キャパシタ１０６の一方の電極およびトランジスタ１０２のゲートと電気的に接続される。トランジスタ１０２のソースまたはドレインの一方は、キャパシタ１０６の他方の電極、トランジスタ１０３のソースまたはドレインの一方、トランジスタ１０４のゲートおよびトランジスタ１０５のソースまたはドレインの一方と電気的に接続される。トランジスタ１０４のソースまたはドレインの一方は、発光デバイスのカソードと電気的に接続される。
ここで、トランジスタ１０１のソースまたはドレインの一方、キャパシタ１０６の一方の電極およびトランジスタ１０２のゲートを接続する点（配線）をノードＮ１とする。また、トランジスタ１０２のソースまたはドレインの一方、キャパシタ１０６の他方の電極、トランジスタ１０３のソースまたはドレインの一方およびトランジスタ１０５のソースまたはドレインの一方を接続する点（配線）をノードＮ２とする。
トランジスタ１０１のソースまたはドレインの他方は、配線１２１と電気的に接続される。トランジスタ１０２のソースまたはドレインの他方は、配線１２５と電気的に接続される。トランジスタ１０３のソースまたはドレインの他方は、配線１２７と電気的に接続される。トランジスタ１０４のソースまたはドレインの他方は、配線１２９と電気的に接続される。トランジスタ１０５のソースまたはドレインの他方は、配線１２８と電気的に接続される。発光デバイス１０８のアノードは、配線１２６と電気的に接続される。トランジスタ１０１のゲートおよびトランジスタ１０５のゲートは、配線１２２と電気的に接続される。トランジスタ１０３のゲートは、配線１２３と電気的に接続される。
配線１２１は、画素１０ａと画像データを供給するソースドライバとを接続するソース線である。配線１２５、配線１２６、配線１２７および配線１２９は電源線であり、配線１２５および配線１２６は高電位電源線（配線１２６は、アノード配線、アノード電極、コモン電極とも呼ばれる）、配線１２７および配線１２９は低電位電源線（配線１２９は、カソード配線とも呼ばれる）とすることができる。配線１２８は、定電位を供給する配線である。
なお、配線１２５および配線１２６は電気的に接続されていてもよい。また、配線１２７および配線１２８は電気的に接続されていてもよい。また、配線１２７、配線１２８および配線１２９を電気的に接続することもできる。
配線１２２および配線１２３は、それぞれに接続するトランジスタの動作を制御するゲート線である。配線１２２は、ゲートドライバと電気的に接続することができる。配線１２３は、ランプ波信号生成回路と電気的に接続することができる。
ここで、トランジスタ１０１は、スイッチとして機能する。トランジスタ１０２、トランジスタ１０３およびトランジスタ１０５は、ＰＷＭ信号を生成する機能を有する。トランジスタ１０４は、発光デバイス１０８の駆動トランジスタとして機能し、生成されたＰＷＭ信号に従ったスイッチング動作を行う。キャパシタ１０６は、保持容量またはブートストラップ容量として機能する。
次に、画素１０ａにおけるＰＷＭ信号の生成について説明する。ＰＷＭ信号の生成には、トランジスタ１０２、トランジスタ１０３およびトランジスタ１０５を用いる。ここで、配線１２５には、トランジスタ１０４を導通する（オン抵抗を十分に低くすることができる）高電位（ＤＶＤＤ）が供給される。また、配線１２７には、トランジスタ１０４を非導通（オフ状態）にすることができる低電位（ＤＶＳＳ）が供給される。
また、配線１２８には、ノードＮ２の電位をリセットする低電位（Ｖ０）が供給される。ノードＮ２（トランジスタ１０２のソース）をＶ０にリセットすることで、トランジスタ１０２のゲート−ソース間電圧（Ｖｇｓ）を適切に書き込むことができる。なお、ノードＮ２を確実にＶ０にリセットするためには、トランジスタ１０３よりもトランジスタ１０５のオン電流特性を高くすることが好ましい。
まず、トランジスタ１０２のゲート（ノードＮ１）にデータ電位（Ｖｄａｔａ）を供給し、ソース（ノードＮ２）にＶ０を供給する。また、トランジスタ１０３のゲートに、ランプ波の信号電位（Ｖｓｗｅｅｐ）を供給する。
なお、Ｖｓｗｅｅｐの最大値はＶｄａｔａが取り得る最大の値より大きく、Ｖｓｗｅｅｐの最小値はＶｄａｔａが取り得る最小の値より小さくすることが好ましい。Ｖｓｗｅｅｐの値を当該範囲とすることで、Ｖｄａｔａを精度よくＰＷＭ信号に変換することができる。なお、トランジスタ１０３のストレス低減のため、Ｖｓｗｅｅｐの最小値をトランジスタ１０３がオフ状態となる値としてもよい。
Ｖｓｗｅｅｐは時間とともに変化し、トランジスタ１０２のＶｇｓであるＶｄａｔａ−Ｖ０が、トランジスタ１０３のＶｇｓであるＶｓｗｅｅｐ−ＤＶＳＳより大きくなると、ノードＮ２の電位はＤＶＤＤとなる。したがって、トランジスタ１０４が導通し、発光デバイス１０８が点灯（発光）する。逆に、Ｖｄａｔａ−Ｖ０が、Ｖｓｗｅｅｐ−ＤＶＳＳより小さくなると、ノードＮ２の電位はＤＶＳＳとなる。したがって、トランジスタ１０４が非導通となり、発光デバイス１０８が消灯する。
なお、上記はトランジスタ１０２およびトランジスタ１０３のそれぞれのＶｇｓを比較する動作であり、両者が同等の電流特性を有する前提において成り立つ。
トランジスタ１０２およびトランジスタ１０３の電流特性が異なる場合は、オン抵抗を比較する動作に言い換えることができる。つまり、トランジスタ１０２のオン抵抗がトランジスタ１０３のオン抵抗より大きくなると、ノードＮ２の電位はＤＶＤＤとなる。逆に、トランジスタ１０２のオン抵抗がトランジスタ１０３のオン抵抗より小さくなると、ノードＮ２の電位はＤＶＳＳとなる。
上記動作において、ノードＮ２の電位は、Ｖｄａｔａが比較的大きいとＤＶＳＳになる時間よりもＤＶＤＤになる時間が長くなり、Ｖｄａｔａが比較的小さいとＤＶＤＤになる時間よりもＤＶＳＳになる時間が長くなる。したがって、ノードＮ２にはトランジスタ１０２、トランジスタ１０３およびトランジスタ１０５で生成されたＰＷＭ信号が供給されているといえる。
つぎに、図２および図３に示すタイミングチャート、図４乃至図６に示す回路動作を説明する図を用いて、ＰＷＭ信号生成のより詳細な説明を行う。なお、図２は、任意の１列において連続する３行（第ｋ行、第ｌ行、第ｍ行）に配置された画素１０ａを対象として示している。また、連続する３フレーム（第ｎ−１フレーム乃至第ｎ＋１フレーム、ｎは２以上の整数）の動作を示しており、全ての行で第ｎ−１フレームではＶｄａｔａ＿Ｈ（明：高い輝度）、第ｎフレームではＶｄａｔａ＿Ｍ（中間：中間の輝度）、第ｎ＋１フレームではＶｄａｔａ＿Ｌ（暗：低い輝度）を書き込んだときに生成されるＰＷＭ信号を示している。
図２に示すＶｄａｔａ＿（Ｈ、Ｍ、Ｌ）−Ｖ０は、トランジスタ１０２のＶｇｓに相当する。また、Ｖｓｗｅｅｐ−ＤＶＳＳは、トランジスタ１０３のＶｇｓに相当する。Ｖｓｗｅｅｐは、配線１２３から供給されるランプ波の信号電位であり、ＤＶＳＳは配線１２７に供給される一定の電源電位である。したがって、Ｖｓｗｅｅｐ−ＤＶＳＳはランプ波の波形と同等となる。
また、全画素には同一位相のランプ波を供給する。したがって、行ごとに位相の異なるランプ波を生成する必要がないため、ランプ波を生成する回路およびランプ波を供給する回路を簡略化することができる。
まず、第ｋ行の画素１０ａにおけるＰＷＭ信号生成について説明する。なお、トランジスタ１０２およびトランジスタ１０３の電流特性は同等であるとする。
第ｎ−１フレームにおいて、配線１２２［ｋ］の電位がＨ（高電位）となり、トランジスタ１０１およびトランジスタ１０５が導通してノードＮ１にＶｄａｔａ＿Ｈが供給され、ノードＮ２にＶ０が供給される（図４参照）。このとき、トランジスタ１０２のＶｇｓは、Ｖｄａｔａ＿Ｈ−Ｖ０となる。
上記の動作と並行して、配線１２３にはランプ波が供給される（図４参照）。例えば、ランプ波は、図２のＶｓｗｅｅｐ−ＤＶＳＳに示すように三角波とすることができる。または、図３Ａに示すようにノコギリ波であってもよい。または、正弦波、台形状の波形などを用いることもできる。
また、ランプ波の周期は、図２に示すように最長１フレーム期間とすることができる。Ｖｄａｔａは１フレーム期間保持されるため、ランプ波の周期を１フレーム期間とすることで１周期のＰＷＭ波形を生成することができる。ランプ波形の周期を最長の１フレーム期間とすることで、ランプ波形の信号電位を供給する配線の充放電回数が最小回数となるため、省電力化することができる。
または、図３Ｂ、図３Ｃに示すように、ランプ波形の周期を１／２フレーム期間、１／４フレーム期間としてもよい。または、さらにランプ波形の周期を短くしてもよい。ＰＷＭ制御では点灯期間を分割することで輝度を調整するが、ランプ波形の周期を短くすることで高速に点灯点滅を繰り返すことができ、残像感を抑えることができる。
１フレーム期間内において、Ｖｄａｔａ＿Ｈ−Ｖ０は一定であるが、Ｖｓｗｅｅｐ−ＤＶＳＳは時間とともに変化する。したがって、Ｖｓｗｅｅｐ−ＤＶＳＳ＞Ｖｄａｔａ＿Ｈ−Ｖ０でノードＮ２にＤＶＳＳが供給される期間（図５参照）と、Ｖｓｗｅｅｐ−ＤＶＳＳ＜Ｖｄａｔａ＿Ｈ−Ｖ０でノードＮ２にＤＶＤＤが供給される期間（図６参照）が生じる。
図２において、第ｎ−１フレームではＶｄａｔａ＿Ｈが書き込まれているため、ノードＮ２にＤＶＳＳが供給される期間が短く、ノードＮ２にＤＶＤＤが供給される期間が長くなる。すなわち、デューティ比が大きくなり、１フレーム期間の平均電流が大きくなることから輝度が高くなる表示を行うことができる。
第ｎフレームでは、Ｖｄａｔａ＿Ｍが書き込まれ、トランジスタ１０２のＶｇｓはＶｄａｔａ＿Ｍ−Ｖ０となる。第ｎ−１フレームの説明と同様にＶｓｗｅｅｐ−ＤＶＳＳとの比較動作が行われ、第ｎ−１フレームよりもデューティ比が小さくなる。
第ｎ＋１フレームでは、Ｖｄａｔａ＿Ｌが書き込まれ、トランジスタ１０２のＶｇｓはＶｄａｔａ＿Ｌ−Ｖ０となる。第ｎ−１フレームの説明と同様にＶｓｗｅｅｐ−ＤＶＳＳとの比較動作が行われ、第ｎフレームよりもデューティ比が小さくなり、１フレーム期間の平均電流が小さくなることから輝度が低くなる表示を行うことができる。
次に、第ｌ行の画素１０ａにおけるＰＷＭ信号生成について説明する。第ｌ行では、第ｋ行よりも１水平期間分遅れてデータ電位の書き込みが行われ、フレーム期間がスタートする。一方で、配線１２３に供給されるランプ波は全画素で同一位相の波形で供給されるため、第ｋ行と同じデータ電位が書き込まれた場合であってもＶｓｗｅｅｐ−ＤＶＳＳ＞Ｖｄａｔａ＿（Ｈ、Ｍ、Ｌ）−Ｖ０となるタイミング、およびＶｓｗｅｅｐ−ＤＶＳＳ＜Ｖｄａｔａ＿（Ｈ、Ｍ、Ｌ）−Ｖ０となるタイミングが異なる。ただし、書き込まれたデータ電位が同じであれば、生成されたＰＷＭ信号のデューティ比は同じになる。
第ｍ行も同様であり、第ｌ行と同じデータ電位が書き込まれた場合であってもＶｓｗｅｅｐ−ＤＶＳＳ＞Ｖｄａｔａ＿（Ｈ、Ｍ、Ｌ）−Ｖ０となるタイミング、およびＶｓｗｅｅｐ−ＤＶＳＳ＜Ｖｄａｔａ＿（Ｈ、Ｍ、Ｌ）−Ｖ０となるタイミングが異なる。ただし、書き込まれたデータ電位が同じであれば、生成されたＰＷＭ信号のデューティ比は同じになる。
なお、図１に示す画素１０ａでは、ノードＮ１にデータを書き込むトランジスタ１０１およびノードＮ２をリセットするトランジスタ１０５が同時に導通する。そのため、データの書き込み時にＶｓｗｅｅｐ−ＤＶＳＳ＜Ｖｄａｔａ＿（Ｈ、Ｍ、Ｌ）−Ｖ０であってもノードＮ２の電位がＶ０となり、発光デバイスが消灯することがある。ただし、データの書き込みに要する１水平期間は、画素数がＦｕｌｌＨＤの場合で１フレーム期間の約１／１０００、画素数が４Ｋ２Ｋの場合で１フレーム期間の約１／２０００である。したがって、書き込まれたデータ電位が同じであれば、生成されたＰＷＭ信号のデューティ比はほぼ同じになるといえる。
なお、ｎチャネル型トランジスタであるトランジスタ１０１には、チャネル形成領域に金属酸化物を有するトランジスタ（以下、ＯＳトランジスタ）を用いることが好ましい。ＯＳトランジスタは半導体層のエネルギーギャップが大きいため、数ｙＡ／μｍ（チャネル幅１μｍあたりの電流値）という極めて低いオフ電流特性を示すことができる。
ＯＳトランジスタのオフ電流の低い特性によって、トランジスタ１０２のゲートの電位を長時間保持することができる。したがって、フレーム周波数を低下させても適切なＰＷＭ信号を生成することができる。例えば、動画像表示の場合は第１のフレーム周波数（例えば、６０Ｈｚ以上）とし、静止画表示の場合は、第１のフレーム周波数より低い第２のフレーム周波数（例えば、１乃至１０Ｈｚ程度）に切り替えることで、表示装置を低消費電力化することができる。
ＯＳトランジスタに用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることができる。代表的には、インジウムを含む酸化物半導体などであり、例えば、後述するＣＡＡＣ−ＯＳまたはＣＡＣ−ＯＳなどを用いることができる。ＣＡＡＣ−ＯＳは結晶を構成する原子が安定であり、信頼性を重視するトランジスタなどに適する。また、ＣＡＣ−ＯＳは、高移動度特性を示すため、高速駆動を行うトランジスタなどに適する。
ＯＳトランジスタは、インパクトイオン化、アバランシェ降伏、および短チャネル効果などが生じないなどシリコンをチャネル領域に有するトランジスタ（以下、Ｓｉトランジスタ）とは異なる特徴を有し、信頼性の高い回路を形成することができる。また、Ｓｉトランジスタでは問題となる結晶性の不均一性に起因する電気特性のばらつきもＯＳトランジスタでは生じにくい。
ＯＳトランジスタが有する半導体層は、例えばインジウム、亜鉛およびＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ−Ｍ−Ｚｎ系酸化物で表記される膜とすることができる。Ｉｎ−Ｍ−Ｚｎ系酸化物は代表的には、スパッタリング法で形成することができる。または、ＡＬＤ（Ａｔｏｍｉｃ　ｌａｙｅｒ　ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成してもよい。
Ｉｎ−Ｍ−Ｚｎ系酸化物をスパッタリング法で形成するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
半導体層としては、キャリア濃度の低い酸化物半導体を用いる。例えば、半導体層は、キャリア濃度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上のキャリア濃度の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。当該酸化物半導体は、欠陥準位密度が低く、安定な特性を有する酸化物半導体であるといえる。
なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア濃度、不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
半導体層を構成する酸化物半導体において、第１４族元素の一つであるシリコンまたは炭素が含まれると、酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコンまたは炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半導体層におけるアルカリ金属またはアルカリ土類金属の濃度（二次イオン質量分析法により得られる濃度）を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が生じてキャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における窒素濃度（二次イオン質量分析法により得られる濃度）は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、半導体層を構成する酸化物半導体に水素が含まれていると、金属原子と結合する酸素と反応して水になるため、酸化物半導体中に酸素欠損を形成する場合がある。酸化物半導体中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となる場合がある。さらに、酸素欠損に水素が入った欠陥はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。したがって、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。
酸素欠損に水素が入った欠陥は、酸化物半導体のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、酸化物半導体においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、酸化物半導体のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。
よって、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。水素などの不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、ｃ軸に配向した結晶を有するＣＡＡＣ−ＯＳ（Ｃ−Ａｘｉｓ　Ａｌｉｇｎｅｄ　Ｃｒｙｓｔａｌｌｉｎｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。
以下では、非単結晶の半導体層の一態様であるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。
ＣＡＣ−ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
一方、ＣＡＣ−ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。したがって、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。
なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
ＣＡＣ−ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、および窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ　ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折測定から、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
また、ＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域（リング領域）と、該リング領域に複数の輝点が観測される。したがって、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。
また、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ−ｒａｙ　ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。したがって、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
したがって、ＣＡＣ−ＯＳを半導体デバイスに用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
また、ＣＡＣ−ＯＳを用いた半導体デバイスは、信頼性が高い。したがって、ＣＡＣ−ＯＳは、様々な半導体装置の構成材料として適している。
また、トランジスタ１０２乃至トランジスタ１０５のいずれか一つ以上をＯＳトランジスタで形成してもよい。または、トランジスタ１０２乃至トランジスタ１０５のいずれか一つ以上をチャネル形成領域にシリコンを有するトランジスタ（以下、Ｓｉトランジスタ）で形成してもよい。
Ｓｉトランジスタのチャネル形成領域には、非晶質シリコン、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用いることができる。なお、ガラス基板上などの絶縁表面上にトランジスタを設ける場合は、多結晶シリコンを用いることが好ましい。
高品質な多結晶シリコンは、レーザ結晶化工程などを用いることによって容易に得ることができる。また、高品質な多結晶シリコンは、非晶質シリコンにニッケルまたはパラジウムなどの金属触媒を添加して加熱する固相成長法によっても得ることができる。また、金属触媒を用いた固相成長法によって形成した多結晶シリコンにレーザ照射を行って、さらに結晶性を高めてもよい。なお、金属触媒は多結晶シリコン中に残留し、トランジスタの電気特性を悪化させるため、チャネル形成領域以外にリンまたは貴ガスなどを添加した領域を設け、当該領域に金属触媒を捕獲させることが好ましい。
なお、本発明の一態様の効果を得るには、上述した構成に限らず、画素が有する全てのトランジスタをＳｉトランジスタで形成してもよい。また、画素が有するトランジスタの一つ以上をｐチャネル型トランジスタで形成してもよい。
図７は、図１の構成とは異なる画素１０ｂを説明する回路図である。図１に示す画素１０ａとは、トランジスタ１０２がｐチャネル型トランジスタである点、トランジスタ１０５を省いている点、およびキャパシタ１０６の接続形態が異なる。
画素１０ｂでは、トランジスタ１０２がｐチャネル型トランジスタであるため、トランジスタ１０２のソースは高電位を供給する配線１２５と電気的に接続される。したがって、画素１０ａが有するソース電位（ノードＮ２の電位）をリセットするためのトランジスタ１０５を省くことができる。また、Ｖｇｓを保持するキャパシタ１０６の他方の電極は、配線１２５と電気的に接続される。
次に、画素１０ｂにおけるＰＷＭ信号の生成について説明する。ＰＷＭ信号の生成には、トランジスタ１０２およびトランジスタ１０３を用いる。なお、画素１０ａと共通の説明は省略する。
まず、トランジスタ１０２のゲート（ノードＮ１）にデータ電位（Ｖｄａｔａ）を供給する。また、トランジスタ１０３のゲートに、ランプ波の信号電位（Ｖｓｗｅｅｐ）を供給する。
Ｖｓｗｅｅｐは時間とともに変化し、トランジスタ１０２のＶｇｓであるＶｄａｔａ−ＤＶＤＤの絶対値が、トランジスタ１０３のＶｇｓであるＶｓｗｅｅｐ−ＤＶＳＳより大きくなると、ノードＮ２の電位はＤＶＤＤとなる。したがって、トランジスタ１０４が導通し、発光デバイス１０８が点灯（発光）する。逆に、Ｖｄａｔａ−ＤＶＤＤの絶対値が、Ｖｓｗｅｅｐ−ＤＶＳＳより小さくなると、ノードＮ２の電位はＤＶＳＳとなる。したがって、トランジスタ１０４が非導通となり、発光デバイス１０８が消灯する。
なお、上記はトランジスタ１０２およびトランジスタ１０３のそれぞれのＶｇｓを比較する動作であり、両者が同等の電流特性を有する前提において成り立つ。
トランジスタ１０２およびトランジスタ１０３の電流特性が異なる場合は、オン抵抗を比較する動作に言い換えることができる。つまり、トランジスタ１０２のオン抵抗がトランジスタ１０３のオン抵抗より大きくなると、ノードＮ２の電位はＤＶＤＤとなる。逆に、トランジスタ１０２のオン抵抗がトランジスタ１０３のオン抵抗より小さくなると、ノードＮ２の電位はＤＶＳＳとなる。
上記動作において、ノードＮ２の電位は、Ｖｄａｔａが比較的小さいとＤＶＤＤになる時間よりもＤＶＳＳになる時間が長くなり、Ｖｄａｔａが比較的大きいとＤＶＤＤになる時間よりもＤＶＳＳになる時間が長くなる。したがって、ノードＮ２にはトランジスタ１０２およびトランジスタ１０３で生成されたＰＷＭ信号が供給されているといえる。
つぎに、図８および図９に示すタイミングチャート、図１０、図１１および図１２に示す回路動作を説明する図を用いて、ＰＷＭ信号生成のより詳細な説明を行う。なお、画素１０ａと共通の説明は適宜省略する。
図８は、任意の１列において連続する３行（第ｋ行、第ｌ行、第ｍ行）に配置された画素１０ｂを対象として示している。また、連続する３フレーム（第ｎ−１フレーム乃至第ｎ＋１フレーム、ｎは２以上の整数）の動作を示しており、全ての行で第ｎ−１フレームではＶｄａｔａ＿Ｈ（暗：低い輝度）、第ｎフレームではＶｄａｔａ＿Ｍ（中間：中間の輝度）、第ｎ＋１フレームではＶｄａｔａ＿Ｌ（明：高い輝度）を書き込んだときに生成されるＰＷＭ信号を示している。
図８に示すＶｄａｔａ＿（Ｈ、Ｍ、Ｌ）−ＤＶＤＤは、トランジスタ１０２のＶｇｓに相当する。また、Ｖｓｗｅｅｐ−ＤＶＳＳは、トランジスタ１０３のＶｇｓに相当する。Ｖｓｗｅｅｐは、配線１２３から供給されるランプ波の信号電位である。
まず、第ｋ行の画素１０ｂにおけるＰＷＭ信号生成について説明する。なお、トランジスタ１０２およびトランジスタ１０３の電流特性は同等であるとする。
第ｎ−１フレームにおいて、配線１２２［ｋ］の電位がＨ（高電位）となり、トランジスタ１０１が導通してノードＮ１にＶｄａｔａ＿Ｈが供給される（図１０参照）。このとき、トランジスタ１０２のＶｇｓは、Ｖｄａｔａ＿Ｈ−ＤＶＤＤとなる。
上記の動作と並行して、配線１２３にはランプ波が供給される（図１０参照）。例えば、ランプ波は、図８のＶｗｅｅｐ−ＤＶＳＳに示すように三角波とすることができる。または、図９Ａに示すようにノコギリ波であってもよい。または、正弦波、台形状の波形などを用いることもできる。
また、ランプ波の周期は、図８に示すように最長１フレーム期間とすることができる。または、図９Ｂ、図９Ｃに示すように、ランプ波形の周期を１／２フレーム期間、１／４フレーム期間としてもよい。または、さらにランプ波形の周期を短くしてもよい。
１フレーム期間内において、Ｖｄａｔａ＿Ｈ−ＤＶＤＤは一定であるが、Ｖｓｗｅｅｐ−ＤＶＳＳは時間とともに変化する。したがって、Ｖｓｗｅｅｐ−ＤＶＳＳ＞｜Ｖｄａｔａ＿Ｈ−ＤＶＤＤ｜でノードＮ２にＤＶＳＳが供給される期間（図１１参照）と、Ｖｓｗｅｅｐ−ＤＶＳＳ＜｜Ｖｄａｔａ＿Ｈ−ＤＶＤＤ｜でノードＮ２にＤＶＤＤが供給されるとなる期間（図１２参照）が生じる。
図８において、第ｎ−１フレームではＶｄａｔａ＿Ｈが書き込まれているため、ノードＮ２にＤＶＳＳが供給される期間が長く、ノードＮ２にＤＶＤＤが供給される期間が短くなる。すなわち、デューティ比が大きくなり、１フレーム期間の平均電流が小さくなることから輝度が低くなる表示を行うことができる。
第ｎフレームでは、Ｖｄａｔａ＿Ｍが書き込まれ、トランジスタ１０２のＶｇｓはＶｄａｔａ＿Ｍ−ＤＶＤＤとなる。第ｎ−１フレームの説明と同様にＶｓｗｅｅｐ−ＤＶＳＳとの比較動作が行われ、第ｎ−１フレームよりもデューティ比が大きくなる。
第ｎ＋１フレームでは、Ｖｄａｔａ＿Ｌが書き込まれ、トランジスタ１０２のＶｇｓはＶｄａｔａ＿Ｌ−ＤＶＤＤとなる。第ｎ−１フレームの説明と同様にＶｓｗｅｅｐ−ＤＶＳＳとの比較動作が行われ、第ｎフレームよりもデューティ比が大きくなり、１フレーム期間の平均電流が大きくなることから輝度が高くなる表示を行うことができる。
次に、第ｌ行の画素１０ｂにおけるＰＷＭ信号生成について説明する。第ｌ行では、第ｋ行よりも１水平期間分遅れてデータ電位の書き込みが行われ、フレーム期間がスタートする。一方で、配線１２３に供給されるランプ波は全画素で同一位相の波形で供給されるため、第ｋ行と同じデータ電位が書き込まれた場合であってもＶｓｗｅｅｐ−ＤＶＳＳ＞｜Ｖｄａｔａ＿（Ｈ、Ｍ、Ｌ）−ＤＶＤＤ｜となるタイミング、およびＶｓｗｅｅｐ−ＤＶＳＳ＜｜Ｖｄａｔａ＿（Ｈ、Ｍ、Ｌ）−ＤＶＤＤ｜となるタイミングが異なる。ただし、書き込まれたデータ電位が同じであれば、生成されたＰＷＭ信号のデューティ比は同じになる。
第ｍ行も同様であり、第ｌ行と同じデータ電位が書き込まれた場合であってもＶｓｗｅｅｐ−ＤＶＳＳ＞｜Ｖｄａｔａ＿（Ｈ、Ｍ、Ｌ）−ＤＶＤＤ｜となるタイミング、およびＶｓｗｅｅｐ−ＤＶＳＳ＜｜Ｖｄａｔａ＿（Ｈ、Ｍ、Ｌ）−ＤＶＤＤ｜となるタイミングが異なる。ただし、書き込まれたデータ電位が同じであれば、生成されたＰＷＭ信号のデューティ比は同じになる。
なお、図７に示す画素１０ｂでは、ノードＮ２をリセットする動作を行わないため、データの書き込み時にＶｓｗｅｅｐ−ＤＶＳＳ＜｜Ｖｄａｔａ＿（Ｈ、Ｍ、Ｌ）−ＤＶＤＤ｜であれば、発光動作が行われる。
なお、画素１０ａと同様にｎチャネル型トランジスタであるトランジスタ１０１には、チャネル形成領域に金属酸化物を有するトランジスタ（以下、ＯＳトランジスタ）を用いることが好ましい。
また、トランジスタ１０２は、ｐチャネル型でも電気特性が良好なＳｉトランジスタであることが好ましい。
なお、本発明の一態様の効果を得るには、上述した構成に限らず、画素が有する全てのトランジスタをＳｉトランジスタで形成してもよい。また、画素が有するトランジスタのうち、トランジスタ１０２以外の一つ以上をｐチャネル型トランジスタで形成してもよい。また、画素が有するトランジスタのうち、トランジスタ１０２以外のトランジスタをＯＳトランジスタとしてもよい。
また、発光デバイス１０８には、ＬＥＤを用いることができるが、有機ＥＬ素子であってもよい。なお、有機ＥＬ素子を用いる場合は、図１３Ａおよび図１３Ｂに示すように、トランジスタ１０４のソースまたはドレインの一方に配線１２６を電気的に接続し、ソースまたはドレインの他方に発光デバイス１０８のカソードを接続する構成としてもよい。また、発光デバイス１０８にＬＥＤを用いる場合であっても図１３Ａおよび図１３Ｂに示す構成を適用することもできる。
なお、ｎチャネルトランジスタにＯＳトランジスタを用いる場合、図１４Ａまたは図１４Ｂに示すように、バックゲートを有する構成としてもよい。バックゲートにフロントゲートと同じ電位を供給することで、オン電流を高めることができる。または、バックゲートに定電位を供給できる構成としてもよい。バックゲートに定電位を供給することで、しきい値電圧を制御することができる。
図１５は、本発明の一態様の表示装置を説明するブロック図である。表示装置は、画素アレイ１１と、ソースドライバ２０と、ゲートドライバ３０を有する。画素アレイ１１は、列方向および行方向に配置された画素１０を有する。画素１０には、本実施の形態で説明した画素１０ａまたは画素１０ｂを用いることができる。なお、配線は簡易的に図示しており、前述した本発明の一態様の画素１０が有する要素と接続する配線が設けられる。
ソースドライバ２０およびゲートドライバ３０には、シフトレジスタなどの順序回路を用いることができる。
また、三角波またはノコギリ波などを生成するランプ波信号生成回路４０が設けられ、画素１０と電気的に接続される。
なお、ソースドライバ２０、ゲートドライバ３０およびランプ波信号生成回路４０は、ＣＯＦ（ｃｈｉｐ　ｏｎ　ｆｉｌｍ）法、ＣＯＧ（ｃｈｉｐ　ｏｎ　ｇｌａｓｓ）法、ＴＣＰ（ｔａｐｅ　ｃａｒｒｉｅｒ　ｐａｃｋａｇｅ）法などによりＩＣチップを外付けする方法を用いることができる。または、画素アレイ１１と共通の工程を利用して作製されるトランジスタを用いて、画素アレイ１１と同一基板上に作り込まれていてもよい。
ゲートドライバ３０は、画素アレイ１１の片側に配置した例を示しているが、画素アレイ１１を介して対向するように二つ配置し、駆動行を分割してもよい。
次に、画素の動作に関するシミュレーション結果を説明する。図１６にシミュレーションに用いた画素ＰＩＸの構成を示す。画素ＰＩＸは、図１に示す画素回路と同じであり、トランジスタＴｒ１乃至トランジスタＴｒ５は、ｎチャネル型のＯＳトランジスタとした。また、図１のノードＮ２に対応するノードをＧＰＷＭとしている。また、図１の配線１２２に相当する配線をＧ１、配線１２３に相当する配線をＧ２としている。
シミュレーションにおける各パラメータは以下の通りである。トランジスタサイズは、Ｗ／Ｌ＝３μｍ／３μｍ（トランジスタＴｒ１）、Ｗ／Ｌ＝３μｍ／６μｍ（トランジスタＴｒ２、トランジスタＴｒ３）、Ｗ／Ｌ＝４５μｍ／３μｍ（トランジスタＴｒ４：駆動トランジスタ）、Ｗ／Ｌ＝１２μｍ／３μｍ（トランジスタＴｒ５）、キャパシタＣＡＰの容量値は１００ｆＦ、トランジスタのゲートに印加する電圧（ランプ波含む）は、“Ｈ”として＋１５Ｖ、“Ｌ”として−５Ｖ、アノード電位（Ｖａｎｏ）は＋２０Ｖ、カソード電位（Ｖｃａｔ）は０Ｖ、電圧Ｖ０は−２Ｖ、電圧ＤＶＤＤは＋１２Ｖ、電圧ＤＶＳＳは−２Ｖ、Ｖｄａｔａは＋２Ｖ乃至＋１０Ｖとした。なお、回路シミュレーションソフトウェアにはＳＰＩＣＥを用いた。
図１７Ａに、１フレーム期間内でＶｄａｔａを＋２Ｖ乃至＋１０Ｖ（２Ｖステップ）としたときのノードＮ２の電圧のシミュレーション結果を示す。横軸は時間（ｓｅｃ）であり、１フレーム期間の中央でランプ波（三角波）が最大値をとる場合を想定している。
当該結果より、ノードＧＰＷＭに出力されるＰＷＭ信号の波形は、Ｖｄａｔａの大きさに応じたパルス幅を有する波形になることが確認できた。また、図１７Ｂは、図１７Ａに示された各ＰＷＭ信号に応じてＬＥＤに流れる電流（ＩＬＥＤ）をシミュレーションした結果である。生成したＰＷＭ信号に従って電流が流れることが確認できた。
図１８Ａ乃至図１８Ｄは、図２に示した第ｋ行乃至第ｍ行に対応する各行のＰＷＭ信号の波形のシミュレーション結果である。Ｖｄａｔａの値は１フレーム期間内で＋２Ｖ乃至＋１０Ｖ（２Ｖステップ）とし、その前後では０Ｖをとしている。第ｋ行乃至第ｍ行では供給されるランプ波の位相は同じであるが、Ｖｄａｔａの書き込みのタイミングが異なる。当該結果より、各行においてＰＷＭ信号の位相は異なるが、デューティ比はＶｄａｔａの大きさに依存することが確認できた。
以上のシミュレーション結果により、本発明の一態様の効果を確認することができた。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、発光デバイスを用いた表示装置の構成例について説明する。なお、本実施の形態においては、実施の形態１で説明した表示装置の要素、動作および機能の説明は省略する。
本実施の形態で説明する表示装置には、実施の形態１で説明した画素１０（画素１０ａまたは画素１０ｂ）を適用することができる。なお、以下に説明する走査線駆動回路はゲートドライバ、信号線駆動回路はソースドライバに相当する。
図１９Ａ乃至図１９Ｃは、本発明の一態様を用いることのできる表示装置の構成を示す図である。
図１９Ａにおいて、第１の基板４００１上に設けられた表示部２１５を囲むようにして、シール材４００５が設けられ、表示部２１５がシール材４００５および第２の基板４００６によって封止されている。
図１９Ａでは、走査線駆動回路２２１ａ、信号線駆動回路２３１ａ、信号線駆動回路２３２ａ、および共通線駆動回路２４１ａは、それぞれがプリント基板４０４１上に設けられた集積回路４０４２を複数有する。集積回路４０４２は、単結晶半導体または多結晶半導体で形成されている。共通線駆動回路２４１ａは、実施の形態１に示した配線１２２、１２７、１２８、１２９などに規定の電位を供給する機能を有する。
走査線駆動回路２２１ａ、共通線駆動回路２４１ａ、信号線駆動回路２３１ａ、および信号線駆動回路２３２ａに与えられる各種信号および電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ　ｐｒｉｎｔｅｄ　ｃｉｒｃｕｉｔ）４０１８を介して供給される。
走査線駆動回路２２１ａおよび共通線駆動回路２４１ａが有する集積回路４０４２は、表示部２１５に選択信号を供給する機能を有する。信号線駆動回路２３１ａおよび信号線駆動回路２３２ａが有する集積回路４０４２は、表示部２１５に画像データを供給する機能を有する。集積回路４０４２は、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に実装されている。
なお、集積回路４０４２の接続方法は、特に限定されるものではなく、ワイヤボンディング法、ＣＯＦ法、ＣＯＧ法、ＴＣＰ法などを用いることができる。
図１９Ｂは、信号線駆動回路２３１ａおよび信号線駆動回路２３２ａに含まれる集積回路４０４２をＣＯＧ法により実装する例を示している。また、駆動回路の一部または全体を表示部２１５と同じ基板上に一体形成して、システムオンパネルを形成することができる。
図１９Ｂでは、走査線駆動回路２２１ａおよび共通線駆動回路２４１ａを、表示部２１５と同じ基板上に形成する例を示している。駆動回路を表示部２１５内の画素回路と同時に形成することで、部品点数を削減することができる。よって、生産性を高めることができる。
また、図１９Ｂでは、第１の基板４００１上に設けられた表示部２１５と、走査線駆動回路２２１ａおよび共通線駆動回路２４１ａと、を囲むようにして、シール材４００５が設けられている。また表示部２１５、走査線駆動回路２２１ａ、および共通線駆動回路２４１ａの上に第２の基板４００６が設けられている。よって、表示部２１５、走査線駆動回路２２１ａ、および共通線駆動回路２４１ａは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、表示デバイスと共に封止されている。
また、図１９Ｂでは、信号線駆動回路２３１ａおよび信号線駆動回路２３２ａを別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部を別途形成して実装しても良い。また、図１９Ｃに示すように、信号線駆動回路２３１ａおよび信号線駆動回路２３２ａを表示部２１５と同じ基板上に形成してもよい。
また、表示装置は、表示デバイスが封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む場合がある。
また、第１の基板上に設けられた表示部および走査線駆動回路は、トランジスタを複数有している。当該トランジスタとして、実施の形態１で示したＳｉトランジスタまたはＯＳトランジスタを適用することができる。
周辺駆動回路が有するトランジスタと、表示部の画素回路が有するトランジスタの構造は同じであってもよく、異なっていてもよい。周辺駆動回路が有するトランジスタは、全て同じ構造のトランジスタであってもよく、２種類以上の構造のトランジスタを有していてもよい。同様に、画素回路が有するトランジスタは、全て同じ構造のトランジスタであってもよく、２種類以上の構造のトランジスタを有していてもよい。
また、第２の基板４００６上には、一例として、後述する入力装置４２００（図２０Ｂ参照）を設けることができる。図１９Ａ乃至図１９Ｃに示す表示装置に入力装置４２００を設けた構成はタッチパネルとして機能させることができる。
本発明の一態様のタッチパネルが有する検知デバイス（センサ素子ともいう）に限定は無い。指またはスタイラスなどの被検知体の近接、または接触を検知することのできる様々なセンサを検知デバイスとして適用することができる。
センサの方式としては、例えば、静電容量方式、抵抗膜方式、表面弾性波方式、赤外線方式、光学方式、感圧方式など様々な方式を用いることができる。
本実施の形態では、静電容量方式の検知デバイスを有するタッチパネルを例に挙げて説明する。
静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。また、投影型静電容量方式としては、自己容量方式、相互容量方式等がある。相互容量方式を用いると、同時多点検知が可能となるため好ましい。
本発明の一態様のタッチパネルは、別々に作製された表示装置と検知デバイスとを貼り合わせる構成、表示デバイスを支持する基板および対向基板の一方または双方に検知デバイスを構成する電極等を設ける構成等、様々な構成を適用することができる。
図２０Ａおよび図２０Ｂに、タッチパネルの一例を示す。図２０Ａは、タッチパネル４２１０の斜視図である。図２０Ｂは、入力装置４２００の斜視概略図である。なお、明瞭化のため、代表的な構成要素のみを示している。
タッチパネル４２１０は、別々に作製された表示装置と検知デバイスとを貼り合わせた構成である。
タッチパネル４２１０は、入力装置４２００と、表示装置とを有し、これらが重ねて設けられている。
入力装置４２００は、基板４２６３、電極４２２７、電極４２２８、複数の配線４２３７、複数の配線４２３８および複数の配線４２３９を有する。例えば、電極４２２７は配線４２３７または配線４２３９と電気的に接続することができる。また、電極４２２８は配線４２３９と電気的に接続することができる。ＦＰＣ４２７２ｂは、複数の配線４２３７および複数の配線４２３８の各々と電気的に接続する。ＦＰＣ４２７２ｂにはＩＣ４２７３ｂを設けることができる。
または、表示装置の第１の基板４００１と第２の基板４００６との間にタッチセンサを設けてもよい。第１の基板４００１と第２の基板４００６との間にタッチセンサを設ける場合は、静電容量方式のタッチセンサのほか、光電変換素子を用いた光学式のタッチセンサを適用してもよい。
図２１は、図２０Ｂ中でＮ１−Ｎ２の鎖線で示した部位の断面図である。図２１は、表示デバイスとして発光デバイスである有機ＥＬデバイスを用いた表示装置の一例である。表示装置は電極４０１５を有しており、電極４０１５はＦＰＣ４０１８が有する端子と異方性導電層４０１９を介して、電気的に接続されている。また、図２１では、電極４０１５は、絶縁層４１１２、絶縁層４１１１、および絶縁層４１１０に形成された開口において配線４０１４と電気的に接続されている。
電極４０１５は、第１の電極層４０３０と同じ導電層から形成され、配線４０１４は、トランジスタ４０１０、およびトランジスタ４０１１のゲート電極と同じ導電層で形成されている。
また、第１の基板４００１上に設けられた表示部２１５と走査線駆動回路２２１ａは、トランジスタを複数有しており、表示部２１５に含まれるトランジスタ４０１０、および走査線駆動回路２２１ａに含まれるトランジスタ４０１１を例示している。なお、図２１では、トランジスタ４０１０およびトランジスタ４０１１としてトップゲート型のトランジスタを例示しているが、ボトムゲート型のトランジスタであってもよい。
トランジスタ４０１０およびトランジスタ４０１１上には、絶縁層４１１２が設けられている。また、絶縁層４１１２上には、隔壁４５１０が形成されている。
隔壁４５１０は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
また、表示装置は、キャパシタ４０２０を有する。キャパシタ４０２０は、トランジスタ４０１０のゲート電極と同じ工程で形成された電極４０２１と、絶縁層４１１０と、絶縁層４１１１と、ソース電極およびドレイン電極と同じ工程で形成された電極と、を有する例を示している。キャパシタ４０２０の構成はこれに限定されず、その他の導電層および絶縁層で形成されていてもよい。
また、表示装置は、絶縁層４１１１と絶縁層４１０４を有する。絶縁層４１１１と絶縁層４１０４として、不純物元素を透過しにくい絶縁層を用いる。絶縁層４１１１と絶縁層４１０４でトランジスタの半導体層を挟むことで、外部からの不純物の浸入を防ぐことができる。
表示部２１５に設けられたトランジスタ４０１０は表示デバイスと電気的に接続する。表示デバイスとしては、発光デバイスを用いることができる。発光デバイスとしては、例えば、エレクトロルミネッセンスを利用するＥＬデバイスを適用することができる。ＥＬデバイスは、一対の電極の間に発光性の化合物を含む層（「ＥＬ層」ともいう。）を有する。一対の電極間に、ＥＬデバイスのしきい値電圧よりも大きい電位差を生じさせると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光性の化合物が発光する。
ＥＬデバイスとしては、例えば、有機ＥＬデバイス（有機ＥＬ素子とも言う）または無機ＥＬデバイス（無機ＥＬ素子とも言う）を用いることができる。
なお、ＥＬ層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ性の物質（電子輸送性および正孔輸送性が高い物質）などを有していてもよい。
ＥＬ層は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法などの方法で形成することができる。
無機ＥＬデバイスは、その素子構成により、分散型無機ＥＬデバイスと薄膜型無機ＥＬデバイスとに分類される。分散型無機ＥＬデバイスは、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬデバイスは、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光デバイスとして有機ＥＬデバイスを用いて説明する。
発光デバイスは発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタおよび発光デバイスを形成し、当該基板とは逆側の面から発光を取り出す上面射出（トップエミッション）構造、基板側の面から発光を取り出す下面射出（ボトムエミッション）構造、または両面から発光を取り出す両面射出（デュアルエミッション）構造とすることができる。
また、必要に応じて、ブラックマトリクス（遮光層）、着色層（カラーフィルタ）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などを適宜設けてもよい。
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、装置を共通化できるほか工程を簡略化できるため好ましい。
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。遮光層および着色層は、例えば、インクジェット法などを用いて形成することができる。
表示デバイスである発光デバイス４５１３は、表示部２１５に設けられたトランジスタ４０１０と電気的に接続している。なお発光デバイス４５１３の構成は、第１の電極層４０３０、発光層４５１１、第２の電極層４０３１の積層構造であるが、この構成に限定されない。発光デバイス４５１３から取り出す光の方向などに合わせて、発光デバイス４５１３の構成は適宜変えることができる。
発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
発光デバイス４５１３の発光色は、発光層４５１１を構成する材料によって、白、赤、緑、青、シアン、マゼンタ、または黄などとすることができる。
カラー表示を実現する方法としては、発光色が白色の発光デバイス４５１３と着色層を組み合わせて行う方法と、画素毎に発光色の異なる発光デバイス４５１３を設ける方法がある。前者の方法は後者の方法よりも生産性が高い。一方、後者の方法では画素毎に発光層４５１１を作り分ける必要があるため、前者の方法よりも生産性が劣る。ただし、後者の方法では、前者の方法よりも色純度の高い発光色を得ることができる。後者の方法に加えて、発光デバイス４５１３にマイクロキャビティ構造を付与することにより色純度をさらに高めることができる。
なお、発光層４５１１は、量子ドットなどの無機化合物を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料として機能させることもできる。
発光デバイス４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１および隔壁４５１０上に保護層を形成してもよい。保護層としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム（酸素量＞窒素量）、窒化酸化アルミニウム（窒素量＞酸素量）、ＤＬＣ（Ｄｉａｍｏｎｄ　Ｌｉｋｅ　Ｃａｒｂｏｎ）などを形成することができる。また、第１の基板４００１、第２の基板４００６、およびシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）、またはカバー材でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素またはアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル系樹脂、ポリイミド、エポキシ系樹脂、シリコーン系樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、充填材４５１４に乾燥剤が含まれていてもよい。
シール材４００５には、ガラスフリットなどのガラス材料、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂、または熱硬化性の樹脂などを用いることができる。また、シール材４００５に乾燥剤が含まれていてもよい。
また、必要であれば、発光デバイスの射出面に偏光板、または円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、発光デバイスをマイクロキャビティ構造とすることで、色純度の高い光を取り出すことができる。また、マイクロキャビティ構造とカラーフィルタを組み合わせることで、映り込みが低減し、表示画像の視認性を高めることができる。
表示デバイスに電圧を印加する第１の電極層および第２の電極層（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、および電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、インジウム錫酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などの金属、またはその合金、もしくはその金属窒化物から一種以上を用いて形成することができる。
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、または、アニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体などがあげられる。
図２２は、表示デバイスとしてマイクロＬＥＤを用いた表示装置の一例である。なお、図２１の構成と同一の要素には同一の符号を付してある。ＬＥＤは発光ダイオードの総称であるが、ＬＥＤチップの一辺の寸法が１００μｍより大きく１ｍｍ以下のものをミニＬＥＤ、１００μｍ以下のものをマイクロＬＥＤと呼ぶことができる。図２２の構成は、ＬＥＤチップのサイズを問わず、ＬＥＤ全般に適用することができる。
マイクロＬＥＤ４６００は、半導体層４６１０、発光層４６２０、半導体層４６３０を有する。発光層４６２０は、半導体層４６１０と半導体層４６３０とに挟持されている。発光層４６２０では、電子と正孔が結合して光を発する。半導体層４６１０にはｎ型の半導体層を用いることができ、半導体層４６３０にはｐ型の半導体層を用いることができる。また、発光層４６２０には、ｎ型、ｉ型、またはｐ型の半導体層を用いることができる。
半導体層４６１０、発光層４６２０、および半導体層４６３０を含む積層構造は、赤色、緑色、青色、青紫色、紫色または紫外などの光を発するように形成される。当該積層構造には、例えば、第１３族元素および第１５族元素を含む化合物（３−５族化合物ともいう）を用いることができる。第１３族元素としては、アルミニウム、ガリウム、インジウムなどが挙げられる。第１５族元素としては、窒素、リン、ヒ素、アンチモンなどが挙げられる。
例えば、ガリウム・リン化合物、ガリウム・ヒ素化合物、ガリウム・アルミニウム・ヒ素化合物、アルミニウム・ガリウム・インジウム・リン化合物、窒化ガリウム、インジウム・窒化ガリウム化合物、セレン・亜鉛化合物等を用いてｐｎ接合またはｐｉｎ接合を形成し、目的の光を発する発光ダイオードを作製することができる。なお、上記化合物以外の化合物を用いてもよい。
また、ｐｎ接合またはｐｉｎ接合は、ホモ接合だけでなく、ヘテロ接合またはダブルヘテロ接合であってもよい。その他、量子井戸接合を有するＬＥＤ、ナノコラムを用いたＬＥＤなどを用いてもよい。
例えば、紫外から青色の波長帯の光を発する発光ダイオードには、窒化ガリウムなどの材料を用いることができる。紫外から緑色の波長帯の光を発する発光ダイオードには、インジウム・窒化ガリウム化合物などの材料を用いることができる。緑色から赤色の波長帯の光を発する発光ダイオードには、アルミニウム・ガリウム・インジウム・リン化合物またはガリウム・ヒ素化合物などの材料を用いることができる。赤外の波長帯の光を発する発光ダイオードには、ガリウム・ヒ素化合物などの材料を用いることができる。
同一面上に設けられる複数のマイクロＬＥＤ４６００が、例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青）などの異なる色の光を発することができる構成であれば、色変換層を用いなくてもカラー画像の表示が可能となる。したがって、色変換層を形成する工程が不要となり、表示装置の製造コストを抑制することができる。
また、同一面上に設けられる全てのマイクロＬＥＤ４６００が同じ色の光を発する構成であってもよい。このとき、発光層４６２０から発せられた光は、色変換層および着色層の一方または双方を介して、表示装置の外部に取り出される。色変換層には、例えば、量子ドットを用いることができる。
半導体層４６３０は、配線層４７１０および配線層４７２０を介して配線層４７３０と電気的に接続される。配線層４７３０は、カソード電位を供給することができる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
なお、図２２に示す構成は、液晶表示装置のバックライトに用いることもできる。図２２に示す構成と、液晶素子を含む画素を重ねることで、ローカルディミング駆動を行うことができ、極めてコントラストの高い表示を行うことができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、上記実施の形態に示した各トランジスタに置き換えて用いることのできるトランジスタの一例について、図面を用いて説明する。
本発明の一態様の表示装置は、ボトムゲート型のトランジスタ、またはトップゲート型トランジスタなどの様々な形態のトランジスタを用いて作製することができる。よって、既存の製造ラインに合わせて、使用する半導体層の材料およびトランジスタ構造を容易に置き換えることができる。
〔ボトムゲート型トランジスタ〕
図２３Ａは、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタ８１０のチャネル長方向の断面図である。図２３Ａにおいて、トランジスタ８１０は基板７７１上に形成されている。また、トランジスタ８１０は、基板７７１上に絶縁層７７２を介して電極７４６を有する。また、電極７４６上に絶縁層７２６を介して半導体層７４２を有する。電極７４６はゲート電極として機能できる。絶縁層７２６はゲート絶縁層として機能できる。
また、半導体層７４２のチャネル形成領域上に絶縁層７４１を有する。また、半導体層７４２の一部と接して、絶縁層７２６上に電極７４４ａおよび電極７４４ｂを有する。電極７４４ａは、ソース電極またはドレイン電極の一方として機能できる。電極７４４ｂは、ソース電極またはドレイン電極の他方として機能できる。電極７４４ａの一部、および電極７４４ｂの一部は、絶縁層７４１上に形成される。
絶縁層７４１は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層７４１を設けることで、電極７４４ａおよび電極７４４ｂの形成時に生じる半導体層７４２の露出を防ぐことができる。よって、電極７４４ａおよび電極７４４ｂの形成時に、半導体層７４２のチャネル形成領域がエッチングされることを防ぐことができる。
また、トランジスタ８１０は、電極７４４ａ、電極７４４ｂおよび絶縁層７４１上に絶縁層７２８を有し、絶縁層７２８の上に絶縁層７２９を有する。
半導体層７４２に酸化物半導体を用いる場合、電極７４４ａおよび電極７４４ｂの、少なくとも半導体層７４２と接する部分に、半導体層７４２の一部から酸素を奪い、酸素欠損を生じさせることが可能な材料を用いることが好ましい。半導体層７４２中の酸素欠損が生じた領域はキャリア濃度が増加し、当該領域はｎ型化し、ｎ型領域（ｎ＋領域）となる。したがって、当該領域はソース領域またはドレイン領域として機能することができる。半導体層７４２に酸化物半導体を用いる場合、半導体層７４２から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができる。
半導体層７４２にソース領域およびドレイン領域が形成されることにより、電極７４４ａおよび電極７４４ｂと半導体層７４２の接触抵抗を低減することができる。よって、電界効果移動度、およびしきい値電圧などの、トランジスタの電気特性を良好なものとすることができる。
半導体層７４２にシリコンなどの半導体を用いる場合は、半導体層７４２と電極７４４ａの間、および半導体層７４２と電極７４４ｂの間に、ｎ型半導体またはｐ型半導体として機能する層を設けることが好ましい。ｎ型半導体またはｐ型半導体として機能する層は、トランジスタのソース領域またはドレイン領域として機能することができる。
絶縁層７２９は、外部からのトランジスタへの不純物の拡散を防ぐ、または低減する機能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層７２９を省略することもできる。
絶縁層７２９上には、バックゲート電極として機能できる電極７２３が設けられる。電極７２３は、電極７４６と同様の材料および方法で形成することができる。なお、電極７２３を設けない構成としてもよい。
一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位（ＧＮＤ電位）、または任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
電極７４６および電極７２３は、どちらもゲート電極として機能することができる。よって、絶縁層７２６、絶縁層７２８、および絶縁層７２９は、それぞれがゲート絶縁層として機能することができる。なお、電極７２３は、絶縁層７２８と絶縁層７２９の間に設けてもよい。
なお、電極７４６または電極７２３の一方を、「ゲート電極」という場合、他方を「バックゲート電極」という。例えば、トランジスタ８１０において、電極７２３を「ゲート電極」と言う場合、電極７４６を「バックゲート電極」と言う。また、電極７２３を「ゲート電極」として用いる場合は、トランジスタ８１０をトップゲート型のトランジスタの一種と考えることができる。また、電極７４６および電極７２３のどちらか一方を、「第１のゲート電極」といい、他方を「第２のゲート電極」という場合がある。
半導体層７４２を挟んで電極７４６および電極７２３を設けることで、更には、電極７４６および電極７２３を同電位とすることで、半導体層７４２においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ８１０のオン電流が大きくなると共に、電界効果移動度が高くなる。
したがって、トランジスタ８１０は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ８１０の占有面積を小さくすることができる。
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気などに対する電界遮蔽機能）を有する。なお、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。
また、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。
図２３Ｂは、図２３Ａとは異なる構成のチャネル保護型のトランジスタ８２０のチャネル長方向の断面図である。トランジスタ８２０は、トランジスタ８１０とほぼ同様の構造を有しているが、絶縁層７４１が半導体層７４２の端部を覆っている点が異なる。また、半導体層７４２と重なる絶縁層７４１の一部を選択的に除去して形成した開口部において、半導体層７４２と電極７４４ａが電気的に接続している。また、半導体層７４２と重なる絶縁層７４１の一部を選択的に除去して形成した他の開口部において、半導体層７４２と電極７４４ｂが電気的に接続している。絶縁層７４１の、チャネル形成領域と重なる領域は、チャネル保護層として機能できる。
絶縁層７４１を設けることで、電極７４４ａおよび電極７４４ｂの形成時に生じる半導体層７４２の露出を防ぐことができる。よって、電極７４４ａおよび電極７４４ｂの形成時に半導体層７４２の薄膜化を防ぐことができる。
また、トランジスタ８２０は、トランジスタ８１０よりも、電極７４４ａと電極７４６の間の距離と、電極７４４ｂと電極７４６の間の距離が長くなる。よって、電極７４４ａと電極７４６の間に生じる寄生容量を小さくすることができる。また、電極７４４ｂと電極７４６の間に生じる寄生容量を小さくすることができる。
図２３Ｃは、ボトムゲート型のトランジスタの１つであるチャネルエッチング型のトランジスタ８２５のチャネル長方向の断面図である。トランジスタ８２５は、絶縁層７４１を用いずに電極７４４ａおよび電極７４４ｂを形成する。このため、電極７４４ａおよび電極７４４ｂの形成時に露出する半導体層７４２の一部がエッチングされる場合がある。一方、絶縁層７４１を設けないため、トランジスタの生産性を高めることができる。
〔トップゲート型トランジスタ〕
図２４Ａに例示するトランジスタ８４２は、トップゲート型のトランジスタの１つである。電極７４４ａおよび電極７４４ｂは、絶縁層７２８および絶縁層７２９に形成した開口部において半導体層７４２と電気的に接続する。
また、電極７４６と重ならない絶縁層７２６の一部を除去し、電極７４６と残りの絶縁層７２６をマスクとして用いて不純物を半導体層７４２に導入することで、半導体層７４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる。トランジスタ８４２は、絶縁層７２６が電極７４６の端部を越えて延伸する領域を有する。半導体層７４２の絶縁層７２６を介して不純物が導入された領域の不純物濃度は、絶縁層７２６を介さずに不純物が導入された領域の不純物濃度よりも小さくなる。よって、半導体層７４２は、絶縁層７２６と重なる領域であって、電極７４６と重ならない領域にＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）領域が形成される。
また、トランジスタ８４２は、基板７７１の上に形成された電極７２３を有する。電極７２３は、絶縁層７７２を介して半導体層７４２と重なる領域を有する。電極７２３は、バックゲート電極として機能することができる。なお、電極７２３を設けない構成としてもよい。
また、図２４Ｂに示すトランジスタ８４４のように、電極７４６と重ならない領域の絶縁層７２６を全て除去してもよい。また、図２４Ｃに示すトランジスタ８４６のように、絶縁層７２６を残してもよい。
図２５Ａにトランジスタ８１０のチャネル幅方向の断面図、図２５Ｂにトランジスタ８４２のチャネル幅方向の断面図を示す。
図２５Ａおよび図２５Ｂに示す構造では、ゲート電極とバックゲート電極とが接続され、ゲート電極とバックゲート電極との電位が同電位となる。また、半導体層７４２は、ゲート電極とバックゲート電極に挟まれている。
ゲート電極およびバックゲート電極のそれぞれのチャネル幅方向の長さは、半導体層７４２のチャネル幅方向の長さよりも長く、半導体層７４２のチャネル幅方向全体は、各絶縁層を間に挟んでゲート電極またはバックゲート電極に覆われた構成である。
当該構成とすることで、トランジスタに含まれる半導体層７４２を、ゲート電極およびバックゲート電極の電界によって電気的に取り囲むことができる。
このように、ゲート電極およびバックゲート電極の電界によって、チャネル形成領域が形成される半導体層７４２を電気的に取り囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
Ｓ−ｃｈａｎｎｅｌ構造とすることで、ゲート電極およびバックゲート電極の一方または双方によってチャネルを誘起させるための電界を効果的に半導体層７４２に印加することができるため、トランジスタの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタを微細化することが可能となる。また、Ｓ−ｃｈａｎｎｅｌ構造とすることで、トランジスタの機械的強度を高めることができる。
なお、ゲート電極とバックゲート電極が接続されず、それぞれに異なる電位が供給される構成としてもよい。例えば、バックゲート電極に定電位を供給することで、トランジスタのしきい値電圧を制御することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態４）
本発明の一態様に係る表示装置を用いることができる電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図２６Ａ乃至図２６Ｆに示す。
図２６Ａはデジタルカメラであり、筐体９６１、シャッターボタン９６２、マイク９６３、スピーカ９６７、表示部９６５、操作キー９６６、ズームレバー９６８、レンズ９６９等を有する。表示部９６５に本発明の一態様の表示装置を用いることができる。
図２６Ｂは携帯データ端末であり、筐体９１１、表示部９１２、スピーカ９１３、操作ボタン９１４、カメラ９１９等を有する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができる。表示部９１２に本発明の一態様の表示装置を用いることができる。
図２６Ｃは携帯電話機であり、筐体９５１、表示部９５２、操作ボタン９５３、外部接続ポート９５４、スピーカ９５５、マイク９５６、カメラ９５７等を有する。当該携帯電話機は、表示部９５２にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指またはスタイラスなどで表示部９５２に触れることで行うことができる。また、筐体９５１および表示部９５２は可撓性を有し、図示するように折り曲げて使用することができる。表示部９５２に本発明の一態様の表示装置を用いることができる。
図２６Ｄはドライブレコーダであり、筐体９３１、表示部９３２、操作ボタン９３３、マイク９３４、レンズ９３５、取り付け部品９３６などを有する。取り付け部品９３６を介して自動車のフロントウインドウなどに固定することで、走行時の前方の景色を録画することができる。表示部９３２では、録画されている画像を映すことができる。表示部９３２に本発明の一態様の表示装置を適用することができる。
図２６Ｅはテレビであり、筐体９７１、表示部９７３、操作ボタン９７４、スピーカ９７５、通信用接続端子９７６、光センサ９７７等を有する。表示部９７３にはタッチセンサが設けられ、入力操作を行うこともできる。表示部９７３に本発明の一態様の表示装置を用いることができる。
図２６Ｆはデジタルサイネージであり、大型の表示部９２２を有する。デジタルサイネージは、例えば、柱９２１の側面に大型の表示部９２２が取り付けられる。表示部９２２に本発明の一態様の表示装置を用いることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
Ｔｒ１：トランジスタ、Ｔｒ２：トランジスタ、Ｔｒ３：トランジスタ、Ｔｒ４：トランジスタ、Ｔｒ５：トランジスタ、１０：画素、１０ａ：画素、１０ｂ：画素、１１：画素アレイ、２０：ソースドライバ、３０：ゲートドライバ、４０：ランプ波信号生成回路、１０１：トランジスタ、１０２：トランジスタ、１０３：トランジスタ、１０４：トランジスタ、１０５：トランジスタ、１０６：キャパシタ、１０８：発光デバイス、１２１：配線、１２２：配線、１２３：配線、１２５：配線、１２６：配線、１２７：配線、１２８：配線、１２９：配線、２１５：表示部、２２１ａ：走査線駆動回路、２３１ａ：信号線駆動回路、２３２ａ：信号線駆動回路、２４１ａ：共通線駆動回路、７２３：電極、７２６：絶縁層、７２８：絶縁層、７２９：絶縁層、７４１：絶縁層、７４２：半導体層、７４４ａ：電極、７４４ｂ：電極、７４６：電極、７７１：基板、７７２：絶縁層、８１０：トランジスタ、８２０：トランジスタ、８２５：トランジスタ、８４２：トランジスタ、８４４：トランジスタ、８４６：トランジスタ、９１１：筐体、９１２：表示部、９１３：スピーカ、９１４：操作ボタン、９１９：カメラ、９２１：柱、９２２：表示部、９３１：筐体、９３２：表示部、９３３：操作ボタン、９３４：マイク、９３５：レンズ、９３６：部品、９５１：筐体、９５２：表示部、９５３：操作ボタン、９５４：外部接続ポート、９５５：スピーカ、９５６：マイク、９５７：カメラ、９６１：筐体、９６２：シャッターボタン、９６３：マイク、９６５：表示部、９６６：操作キー、９６７：スピーカ、９６８：ズームレバー、９６９：レンズ、９７１：筐体、９７３：表示部、９７４：操作ボタン、９７５：スピーカ、９７６：通信用接続端子、９７７：光センサ、４００１：基板、４００５：シール材、４００６：基板、４０１０：トランジスタ、４０１１：トランジスタ、４０１４：配線、４０１５：電極、４０１８：ＦＰＣ、４０１９：異方性導電層、４０２０：キャパシタ、４０２１：電極、４０３０：電極層、４０３１：電極層、４０４１：プリント基板、４０４２：集積回路、４１０４：絶縁層、４１１０：絶縁層、４１１１：絶縁層、４１１２：絶縁層、４２００：入力装置、４２１０：タッチパネル、４２２７：電極、４２２８：電極、４２３７：配線、４２３８：配線、４２３９：配線、４２６３：基板、４２７２ｂ：ＦＰＣ、４２７３ｂ：ＩＣ、４５１０：隔壁、４５１１：発光層、４５１３：発光デバイス、４５１４：充填材、４６００：マイクロＬＥＤ、４６１０：半導体層、４６２０：発光層、４６３０：半導体層、４７１０：配線層、４７２０：配線層、４７３０：配線層

Claims (12)

  1. 　第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、発光デバイスと、を有し、
    　前記第１のトランジスタのソースまたはドレインの一方は、前記第２のトランジスタのソースまたはドレインの一方および前記第３のトランジスタのゲートと電気的に接続され、
    　前記第３のトランジスタのソースまたはドレインの一方は、前記発光デバイスと電気的に接続され、
    　前記第１のトランジスタのオン抵抗が前記第２のトランジスタのオン抵抗より小さいときに前記発光デバイスが点灯し、
    　前記第１のトランジスタのオン抵抗が前記第２のトランジスタのオン抵抗より大きいときに前記発光デバイスが消灯する表示装置。
  2. 　請求項１において、
    　前記第１のトランジスタのゲートにはデータ電位が供給され、前記第２のトランジスタのゲートにはランプ波の信号電位が供給される表示装置。
  3. 　請求項２において、
    　前記ランプ波の信号電位の最大値は前記データ電位が取り得る最大の値よりも大きく、前記ランプ波の信号電位の最小値は前記データ電位が取り得る最小の値よりも小さい表示装置。
  4. 　請求項２または３において、
    　前記ランプ波の周期は、１フレーム期間である表示装置。
  5. 　第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、キャパシタと、発光デバイスと、を画素に有する表示装置であって、
    　前記第１のトランジスタのソースまたはドレインの一方は、前記第２のトランジスタのゲート、および前記キャパシタの一方の電極と電気的に接続され、
    　前記第２のトランジスタのソースまたはドレインの一方は、前記キャパシタの他方の電極、前記第３のトランジスタのソースまたはドレインの一方、前記第４のトランジスタのゲート、および前記第５のトランジスタのソースまたはドレインの一方と電気的に接続され、
    　前記第４のトランジスタのソースまたはドレインの一方は、前記発光デバイスと電気的に接続されている表示装置。
  6. 　第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、キャパシタと、発光デバイスと、を画素に有する表示装置であって、
    　前記第２のトランジスタはｐチャネル型トランジスタであり、
    　前記第１のトランジスタのソースまたはドレインの一方は、前記第２のトランジスタのゲート、および前記キャパシタの一方の電極と電気的に接続され、
    　前記第２のトランジスタのソースまたはドレインの一方は、前記第３のトランジスタのソースまたはドレインの一方、前記第４のトランジスタのゲートと電気的に接続され、
    　前記第４のトランジスタのソースまたはドレインの一方は、前記発光デバイスと電気的に接続されている表示装置。
  7. 　請求項６において、
    　前記キャパシタの他方の電極は、電源線と電気的に接続されている表示装置。
  8. 　請求項６または７において、
    　前記第２のトランジスタはチャネル形成領域にシリコンを有する表示装置。
  9. 　請求項５乃至８のいずれか一項において、
    　前記発光デバイスはＬＥＤであり、前記第４のトランジスタのソースまたはドレインの一方は、前記ＬＥＤのカソードと電気的に接続されている表示装置。
  10. 　請求項５乃至８のいずれか一項において、
    　前記発光デバイスは有機ＥＬ素子であり、前記第４のトランジスタのソースまたはドレインの一方は、前記有機ＥＬ素子のアノードと電気的に接続されている表示装置。
  11. 　請求項５乃至１０のいずれか一項において、
    　前記第１のトランジスタはチャネル形成領域に金属酸化物を有し、前記金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆから選ばれた一種、または複数種）と、を有する表示装置。
  12. 　請求項１乃至１１のいずれか一項に記載の表示装置と、カメラと、を有する電子機器。
PCT/IB2021/058328 2020-10-01 2021-09-14 表示装置および電子機器 WO2022069980A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202180064067.XA CN116324956A (zh) 2020-10-01 2021-09-14 显示装置以及电子设备
KR1020237012277A KR20230078700A (ko) 2020-10-01 2021-09-14 표시 장치 및 전자 기기
JP2022553231A JPWO2022069980A1 (ja) 2020-10-01 2021-09-14
US18/026,634 US20230335050A1 (en) 2020-10-01 2021-09-14 Display apparatus and electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-166887 2020-10-01
JP2020166887 2020-10-01

Publications (1)

Publication Number Publication Date
WO2022069980A1 true WO2022069980A1 (ja) 2022-04-07

Family

ID=80951384

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2021/058328 WO2022069980A1 (ja) 2020-10-01 2021-09-14 表示装置および電子機器

Country Status (5)

Country Link
US (1) US20230335050A1 (ja)
JP (1) JPWO2022069980A1 (ja)
KR (1) KR20230078700A (ja)
CN (1) CN116324956A (ja)
WO (1) WO2022069980A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003241711A (ja) * 2001-12-14 2003-08-29 Sanyo Electric Co Ltd デジタル駆動型表示装置
JP2007025523A (ja) * 2005-07-21 2007-02-01 Seiko Epson Corp 電子装置、電気光学装置および電子機器
US20070236440A1 (en) * 2006-04-06 2007-10-11 Emagin Corporation OLED active matrix cell designed for optimal uniformity
US20090121642A1 (en) * 2007-11-14 2009-05-14 Infineon Techologies Ag Organic Light Emitting Diode Driver
JP2013076812A (ja) * 2011-09-30 2013-04-25 Sony Corp 画素回路、画素回路の駆動方法、表示装置、および、電子機器
US10395594B1 (en) * 2015-09-18 2019-08-27 Apple Inc. Hybrid microdriver and TFT architecture
WO2019220275A1 (ja) * 2018-05-18 2019-11-21 株式会社半導体エネルギー研究所 表示装置、及び表示装置の駆動方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
US8987765B2 (en) 2013-06-17 2015-03-24 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device
US20180182294A1 (en) * 2016-12-22 2018-06-28 Intel Corporation Low power dissipation pixel for display
KR102636515B1 (ko) * 2017-01-06 2024-02-15 삼성디스플레이 주식회사 유기발광 표시장치
KR102605992B1 (ko) * 2017-02-17 2023-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
EP3389039A1 (en) * 2017-04-13 2018-10-17 Samsung Electronics Co., Ltd. Display panel and driving method of display panel
CN112513965A (zh) * 2018-07-31 2021-03-16 日亚化学工业株式会社 图像显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003241711A (ja) * 2001-12-14 2003-08-29 Sanyo Electric Co Ltd デジタル駆動型表示装置
JP2007025523A (ja) * 2005-07-21 2007-02-01 Seiko Epson Corp 電子装置、電気光学装置および電子機器
US20070236440A1 (en) * 2006-04-06 2007-10-11 Emagin Corporation OLED active matrix cell designed for optimal uniformity
US20090121642A1 (en) * 2007-11-14 2009-05-14 Infineon Techologies Ag Organic Light Emitting Diode Driver
JP2013076812A (ja) * 2011-09-30 2013-04-25 Sony Corp 画素回路、画素回路の駆動方法、表示装置、および、電子機器
US10395594B1 (en) * 2015-09-18 2019-08-27 Apple Inc. Hybrid microdriver and TFT architecture
WO2019220275A1 (ja) * 2018-05-18 2019-11-21 株式会社半導体エネルギー研究所 表示装置、及び表示装置の駆動方法

Also Published As

Publication number Publication date
US20230335050A1 (en) 2023-10-19
CN116324956A (zh) 2023-06-23
KR20230078700A (ko) 2023-06-02
JPWO2022069980A1 (ja) 2022-04-07

Similar Documents

Publication Publication Date Title
JP2023036819A (ja) 表示装置
JP7349996B2 (ja) 表示装置および電子機器
US11626082B2 (en) Display device and electronic device
US11048134B2 (en) Display device and electronic device
US11715740B2 (en) Display device and electronic device
JP7225112B2 (ja) 表示装置、電子機器
JP2024045682A (ja) 表示装置および電子機器
WO2022034424A1 (ja) 表示装置、その動作方法および電子機器
WO2022009017A1 (ja) 表示装置および電子機器
US11822198B2 (en) Display device and electronic device
WO2022069980A1 (ja) 表示装置および電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21874666

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022553231

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20237012277

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21874666

Country of ref document: EP

Kind code of ref document: A1