JPWO2019203995A5 - - Google Patents

Download PDF

Info

Publication number
JPWO2019203995A5
JPWO2019203995A5 JP2020557898A JP2020557898A JPWO2019203995A5 JP WO2019203995 A5 JPWO2019203995 A5 JP WO2019203995A5 JP 2020557898 A JP2020557898 A JP 2020557898A JP 2020557898 A JP2020557898 A JP 2020557898A JP WO2019203995 A5 JPWO2019203995 A5 JP WO2019203995A5
Authority
JP
Japan
Prior art keywords
page
command
data pattern
pages
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020557898A
Other languages
English (en)
Other versions
JP2021522567A (ja
Publication date
Priority claimed from US15/958,614 external-priority patent/US10719248B2/en
Application filed filed Critical
Publication of JP2021522567A publication Critical patent/JP2021522567A/ja
Publication of JPWO2019203995A5 publication Critical patent/JPWO2019203995A5/ja
Pending legal-status Critical Current

Links

Description

図４に示されるように、２つの異なるブロック４２０－１及び４２０－２（例えば、まとめてブロック４２０と称される）は図４に示される。ブロックのそれぞれは、マネージドユニットであり、いくつかのアドレススペースのそれぞれを他とは無関係に制御し得るように、いくつかのアドレススペースに分割され得る。例えば、ブロックの分割されたアドレススペースのそれぞれは、同じブロックのページ間でいくつかの動作を同時に行い得るように、（例えば、ブロックのそれぞれの）いくつかのページの一部を含み得る。例えば、制御論理１１８は、コマンド４５２－（Ｎ－１）に対応する読み取り動作が行われている間に、コマンド４５２－Ｎに対応する読み取り動作を（例えば、カウンタ更新動作と一緒に）開始し得る。実施例として、（例えば、ブロック４２０－１の）ページ４５４－（Ｎ－２）、４５４－（Ｎ－１）、４５４－Ｎは各々パーティション１、２、及び３に割り当てられ得、ページ４５８－０、４５８－１、４５８－２、及び４５８－３は各々パーティション０、１、２、及び３に割り当てられ得る。
図５に示されるように、２つの異なるブロック５２０－１及び５２０－２（例えば、まとめてブロック５２０と称される）は図５に示される。ブロックのそれぞれは、マネージドユニットであり、いくつかのアドレススペースのそれぞれを他とは無関係に制御し得るように、いくつかのアドレススペースに分割され得る。例えば、ブロックの分割されたアドレススペースのそれぞれは、同じブロックのページ間でいくつかの動作を同時に行い得るように、（例えば、ブロックのそれぞれの）いくつかのページの一部を含み得る。例えば、制御論理１１８は、コマンド５６２－（Ｎ－１）に対応する書き込み動作が行われている間に、コマンド５６２－Ｎに対応する書き込み動作を（例えば、カウンタ更新動作と一緒に）開始し得る。実施例として、（例えば、ブロック５２０－１の）ページ５６４－（Ｎ－３）、５６４－（Ｎ－２）、５６４－（Ｎ－１）、及び５６４－Ｎは各々パーティション０、１、２、及び３に割り当てられ得、ページ５６８－０、５６８－１、５６８－２、及び５６８－３は各々パーティション０、１、２、及び３に割り当てられ得る。
ページ５６４－（Ｎ－１）に向けられたコマンド５６２－（Ｎ－１）は、時間ｔ１より前であって且つコマンド５６２－Ｎの前のある時点において（例えば、制御論理１１８において）受信される。例えば、コマンド５６２－（Ｎ－１）は、データパターン（例えば、ホスト１０２から受信されたユーザデータ）を書き込むための命令と、ページ５６２－（Ｎ－１）に記憶されるデータパターンとを含み得る。したがって、制御論理１１８は、システムコントローラ１１０から（例えば、ホスト１０２から）受信したデータパターンをページ５６４－（Ｎ－１）に記憶することによって、ページ５６４－（Ｎ－１）で書き込み動作を行うことができる。
ページ５６４－Ｎに向けられたコマンド５６２－Ｎは、時間ｔ１において（例えば、制御論理１１８において）受信される。例えば、コマンド５６２－Ｎは、データパターン（例えば、ホスト１０２から受信されたオーバーヘッドデータ）を書き込むための命令と、ページ５６２－Ｎに記憶されるデータパターンとを含み得る。時間ｔ２において、データパターンの受信に応答して、制御論理１１８は、（例えば、同様に）受信されたデータパターンをページ５６２－Ｎに書き込むことに加えて、時間ｔ２から時間ｔ４まで、ページ５６２－Ｎに記憶されたカウンタを更新できる。
いくつかの実施形態では、書き込み動作は、読み取り－修正－書き込み（ＲＭＷ）動作と称されることができる動作を含むことができる。例えば、ページにデータパターンを書き込むことは、メモリセルのアレイからページ全体のデータを読み取ること、新しいデータパターンでページを更新すること、及びその後、更新されたページをメモリセルのアレイに書き戻すことを含むことができる。したがって、ＲＭＷ動作の一部として行うことができる読み取り動作は、ＲＭＷ動作に本来含まれる動作であり、同じ読み取り－修正－書き込み動作のうちの上記読み取り動作と書き込み動作とは、それぞれ別々の動作によって行われる。したがって、図５に示されるこれらの書き込み動作は、書き込み動作がＲＭＷ動作である場合、書き込み動作とは別の読み取り動作を必要としなくてもよい。いくつかの実施形態では、カウンタを更新することは、書き込み動作中に状態が変更されるそれらのページのセルにだけ書き込み信号を印加することを含むことができる。
JP2020557898A 2018-04-20 2019-03-27 カウンタ更新動作のための装置及び方法 Pending JP2021522567A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/958,614 2018-04-20
US15/958,614 US10719248B2 (en) 2018-04-20 2018-04-20 Apparatuses and methods for counter update operations
PCT/US2019/024201 WO2019203995A1 (en) 2018-04-20 2019-03-27 Apparatuses and methods for counter update operations

Publications (2)

Publication Number Publication Date
JP2021522567A JP2021522567A (ja) 2021-08-30
JPWO2019203995A5 true JPWO2019203995A5 (ja) 2022-06-03

Family

ID=68235969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020557898A Pending JP2021522567A (ja) 2018-04-20 2019-03-27 カウンタ更新動作のための装置及び方法

Country Status (7)

Country Link
US (3) US10719248B2 (ja)
EP (1) EP3782016A4 (ja)
JP (1) JP2021522567A (ja)
KR (1) KR20200135549A (ja)
CN (1) CN111989646A (ja)
TW (1) TWI709074B (ja)
WO (1) WO2019203995A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10366763B2 (en) * 2017-10-31 2019-07-30 Micron Technology, Inc. Block read count voltage adjustment
US11194503B2 (en) 2020-03-11 2021-12-07 Samsung Electronics Co., Ltd. Storage device having a configurable command response trigger
US20230342314A1 (en) * 2020-09-14 2023-10-26 Google Llc Memory Request Timeouts Using a Common Counter
KR102253362B1 (ko) 2020-09-22 2021-05-20 쿠팡 주식회사 전자 장치 및 이를 이용한 정보 제공 방법

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559975A (en) 1994-06-01 1996-09-24 Advanced Micro Devices, Inc. Program counter update mechanism
JPH11259370A (ja) * 1998-03-06 1999-09-24 Mitsubishi Electric Corp データ書込装置及びデータ書込方法
JP3631463B2 (ja) 2001-12-27 2005-03-23 株式会社東芝 不揮発性半導体記憶装置
US6781877B2 (en) * 2002-09-06 2004-08-24 Sandisk Corporation Techniques for reducing effects of coupling between storage elements of adjacent rows of memory cells
US7304942B1 (en) 2002-11-15 2007-12-04 Cisco Technology, Inc. Methods and apparatus for maintaining statistic counters and updating a secondary counter storage via a queue for reducing or eliminating overflow of the counters
US7089349B2 (en) * 2003-10-28 2006-08-08 Sandisk Corporation Internal maintenance schedule request for non-volatile memory system
KR100606242B1 (ko) 2004-01-30 2006-07-31 삼성전자주식회사 불휘발성 메모리와 호스트간에 버퍼링 동작을 수행하는멀티 포트 휘발성 메모리 장치, 이를 이용한 멀티-칩패키지 반도체 장치 및 이를 이용한 데이터 처리장치
US7391721B1 (en) 2004-07-08 2008-06-24 Cisco Technology, Inc. Maintaining counters and updating a secondary counter storage
US20070150664A1 (en) * 2005-12-28 2007-06-28 Chris Dombrowski System and method for default data forwarding coherent caching agent
US20070150644A1 (en) 2005-12-28 2007-06-28 Yosi Pinto System for writing non-volatile memories for increased endurance
US7467253B2 (en) 2006-04-13 2008-12-16 Sandisk Corporation Cycle count storage systems
JP2009003880A (ja) * 2007-06-25 2009-01-08 Toshiba Corp 不揮発性メモリの制御装置及びその制御方法及び記憶装置
US7937521B2 (en) * 2008-01-29 2011-05-03 Cadence Design Systems, Inc. Read disturbance management in a non-volatile memory system
JP5528011B2 (ja) * 2008-10-30 2014-06-25 京セラ株式会社 電子機器及び電子機器の制御方法
KR101033465B1 (ko) * 2008-12-30 2011-05-09 주식회사 하이닉스반도체 플래쉬 메모리 장치 및 및 이를 위한 리드동작 제어 방법
JP2011186553A (ja) * 2010-03-04 2011-09-22 Toshiba Corp メモリ管理装置
JP2011107851A (ja) * 2009-11-13 2011-06-02 Toshiba Corp メモリシステム
US9257169B2 (en) * 2012-05-14 2016-02-09 Samsung Electronics Co., Ltd. Memory device, memory system, and operating methods thereof
CN102799392B (zh) * 2012-06-16 2015-12-16 北京忆恒创源科技有限公司 存储设备及其中断控制方法
US9152428B2 (en) * 2012-09-28 2015-10-06 Intel Corporation Alternative boot path support for utilizing non-volatile memory devices
US9870814B2 (en) * 2012-10-22 2018-01-16 Hewlett Packard Enterprise Development Lp Refreshing a group of memory cells in response to potential disturbance
US9330736B2 (en) * 2012-11-09 2016-05-03 Qualcomm Incorporated Processor memory optimization via page access counting
WO2014128967A1 (ja) * 2013-02-25 2014-08-28 株式会社日立製作所 記憶制御装置、及びデータの書き込み完了を検知する方法
KR102200489B1 (ko) 2014-05-30 2021-01-11 삼성전자주식회사 비휘발성 메모리 장치 및 그것을 포함하는 저장 장치
JP6423282B2 (ja) * 2015-02-18 2018-11-14 ラピスセミコンダクタ株式会社 メモリ制御装置及びメモリ制御方法
US9804795B2 (en) * 2015-09-09 2017-10-31 Toshiba Memory Corporation Memory system and controller
JP6623644B2 (ja) * 2015-09-24 2019-12-25 富士ゼロックス株式会社 制御装置および画像形成装置
US10019360B2 (en) 2015-09-26 2018-07-10 Intel Corporation Hardware predictor using a cache line demotion instruction to reduce performance inversion in core-to-core data transfers
US10078588B2 (en) * 2016-03-25 2018-09-18 Advanced Micro Devices, Inc. Using leases for entries in a translation lookaside buffer
US10019198B2 (en) * 2016-04-01 2018-07-10 Intel Corporation Method and apparatus for processing sequential writes to portions of an addressable unit
US10402314B2 (en) * 2016-05-16 2019-09-03 SK Hynix Inc. Self-management memory system and operating method thereof
CN107256196A (zh) * 2017-06-13 2017-10-17 北京中航通用科技有限公司 基于闪存阵列的支持零拷贝的缓存系统及方法
US10566048B2 (en) * 2017-11-13 2020-02-18 Western Digital Technologies, Inc. Managing refresh operations for a memory device

Similar Documents

Publication Publication Date Title
JP6918805B2 (ja) 不揮発性メモリの複数区画の同時アクセスのための装置及び方法
US6931480B2 (en) Method and apparatus for refreshing memory to preserve data integrity
JP4141581B2 (ja) フラッシュメモリを搭載する記憶装置
JP2784440B2 (ja) データ・ページの転送制御方法
JP4122972B2 (ja) データ記録装置及びフラッシュメモリに対するデータ書き込み方法
JP4884382B2 (ja) メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法
JP5002201B2 (ja) メモリシステム
WO2010039390A2 (en) Solid state storage device controller with expansion mode
KR20040020001A (ko) 기록 액세스 시간을 개선시키는 플래시 메모리
US20190347038A1 (en) Data storage apparatus and system information programming method
US20190347037A1 (en) Data storage apparatus and system information programming method therefor
JP4254932B2 (ja) メモリコントローラ及びフラッシュメモリシステム
JP2008293567A (ja) 不揮発性記憶装置、不揮発性記憶システムおよび不揮発性記憶装置の制御方法
JPWO2019203995A5 (ja)
KR20140138119A (ko) 비휘발성 메모리 뱅크 그룹
JP4071930B2 (ja) シンクロナスｄｒａｍ
TW200407889A (en) Sram-compatible memory and method of driving the same
JP4273106B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
TWI416525B (zh) 非揮發性記憶體裝置及其損耗平均方法
JPH0792734B2 (ja) メモリ装置
JP2016154031A (ja) Ｓｓｄ（ソリッドステートドライブ）装置
KR100281102B1 (ko) 플래쉬메모리를사용한에이티에이(ata)카드
JPS586232B2 (ja) メモリ装置
JPH0922596A (ja) フラッシュメモリ装置
JP4731584B2 (ja) フラッシュメモリを搭載する記憶装置