JPWO2019202440A5 - 記憶装置 - Google Patents

Claims (4)

1. 周辺回路と、セルアレイと、を有し、
   前記周辺回路と前記セルアレイは互いに重なる領域を有し、
   前記周辺回路は、前記セルアレイを制御する機能を有し、
   前記セルアレイは、メモリセルを有し、
   前記メモリセルは、トランジスタと、容量素子と、を有し、
   前記トランジスタの半導体層は金属酸化物を含み、
   ８５℃の環境下において、
   リフレッシュ間隔が１０分以上１時間以下で動作する機能を有する記憶装置。
2. 請求項１において、
   前記リフレッシュ間隔が１０分以上１０時間以下で動作する機能を有する記憶装置。
3. 請求項１または請求項２において、
   前記周辺回路は、前記トランジスタがオン状態の時に前記メモリセルに情報を書き込む機能を有し、
   前記メモリセルは、前記トランジスタがオフ状態の時に前記情報を保持する機能を有し、
   前記周辺回路は、前記トランジスタがオン状態の時に前記メモリセルに保持された前記情報を読み出す機能を有する記憶装置。
4. 請求項１乃至請求項３のいずれか一項において、
   前記金属酸化物は、Ｉｎ（インジウム）およびＺｎ（亜鉛）の少なくとも一方を含む記憶装置。