JPWO2019186332A1 - 表示装置の動作方法 - Google Patents

Abstract

表示素子に高電圧を印加することができる表示装置を提供する。表示素子は、画素電極及び共通電極を有する表示素子が設けられた画素を有し、画素は第１のデータ線、及び第２のデータ線と電気的に接続されている。第１のデータ線を介した画素への第１の電位の供給と、第２のデータ線を介した画素への第２の電位の供給と、を並行して行った後、第２のデータ線を介して画素に第３の電位を供給することにより、画素に保持された第１の電位を第４の電位に変化させ、第４の電位を画素電極に印加する。ここで、第２の電位は、第１の電位を基に算出される電位である。第２の電位の値が、共通電極に印加される電位以下である場合は、第３の電位は、共通電極に印加される電位より高い。一方、第２の電位の値が、共通電極に印加される電位以上である場合は、第３の電位は、共通電極に印加される電位より低い。

Description

本発明の一態様は、表示装置及びその動作方法に関する。

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、又は、製造方法に関するものである。又は、本発明の一態様は、プロセス、マシン、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、それらの駆動方法、又は、それらの製造方法、を一例として挙げることができる。

なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置（液晶表示装置、発光表示装置等）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、及び電子機器等は、半導体装置といえる場合がある。もしくは、これらは半導体装置を有するといえる場合がある。

表示素子を高い電圧によって駆動することができる、高い耐圧性を備える表示装置が特許文献１に開示されている。

特開２０１１−２２７４７９号公報

液晶素子等の表示素子を高い電圧によって駆動するためには、高い電位を生成することができるソースドライバ回路が必要となる。しかし、このようなソースドライバ回路は、占有面積が大きく高コストである。

本発明の一態様は、ソースドライバ回路が生成可能な電位の最大値より高い電位、及びソースドライバ回路が生成可能な電位の最小値より低い電位を、表示素子の一方の電極に印加することができる表示装置を提供することを課題の１つとする。又は、表示素子に高電圧を印加することができる表示装置を提供することを課題の１つとする。又は、小型の表示装置を提供することを課題の１つとする。又は、低価格な表示装置を提供することを課題の１つとする。又は、高輝度の画像を表示することができる表示装置を提供することを課題の１つとする。又は、低消費電力の表示装置を提供することを課題の１つとする。又は、信頼性の高い表示装置を提供することを課題の１つとする。又は、高速に動作する表示装置を提供することを課題の１つとする。又は、高品位の画像を表示することができる表示装置を提供することを課題の１つとする。又は、新規な表示装置を提供することを課題の１つとする。

又は、ソースドライバ回路が生成可能な電位の最大値より高い電位、及びソースドライバ回路が生成可能な電位の最小値より低い電位を、表示素子の一方の電極に印加することができる表示装置の動作方法を提供することを課題の１つとする。又は、表示素子に高電圧を印加することができる表示装置の動作方法を提供することを課題の１つとする。又は、小型の表示装置の動作方法を提供することを課題の１つとする。又は、低価格な表示装置の動作方法を提供することを課題の１つとする。又は、高輝度の画像を表示することができる表示装置の動作方法を提供することを課題の１つとする。又は、低消費電力の表示装置の動作方法を提供することを課題の１つとする。又は、信頼性の高い表示装置の動作方法を提供することを課題の１つとする。又は、高速に動作する表示装置の動作方法を提供することを課題の１つとする。又は、高品位の画像を表示することができる表示装置の動作方法を提供することを課題の１つとする。又は、新規な表示装置の動作方法を提供することを課題の１つとする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項等の記載から、自ずと明らかとなるものであり、明細書、図面、請求項等の記載から、これら以外の課題を抽出することが可能である。

本発明の一態様は、画素電極及び共通電極を有する表示素子が設けられた画素を有し、画素は第１のデータ線、及び第２のデータ線と電気的に接続された表示装置の動作方法であって、第１のデータ線を介した画素への第１の電位の供給と、第２のデータ線を介した画素への第２の電位の供給と、を並行して行った後、第２のデータ線を介して画素に第３の電位を供給することにより、画素に保持された第１の電位を第４の電位に変化させ、第４の電位を画素電極に印加し、第２の電位は、第１の電位を基に算出される電位であり、第２の電位の値が、共通電極に印加される電位以下である場合は、第３の電位は、共通電極に印加される電位より高く、第２の電位の値が、共通電極に印加される電位以上である場合は、第３の電位は、共通電極に印加される電位より低い表示装置の動作方法である。

又は、上記態様において、第３の電位は、第１の電位が取り得る最大値以上の電位、又は第１の電位が取り得る最小値以下の電位であってもよい。

又は、上記態様において、表示装置は、ソースドライバ回路を有し、ソースドライバ回路は、第１のデータ線と電気的に接続され、ソースドライバ回路は、第２のデータ線と電気的に接続され、ソースドライバ回路は、第１の電位、及び第２の電位を生成する機能を有してもよい。

本発明の一態様は、画素電極及び共通電極を有する表示素子が設けられた画素を有し、画素は第１のデータ線、及び第２のデータ線と電気的に接続された表示装置の動作方法であって、表示装置は、第１の動作及び第２の動作によって動作し、第１の動作では、第１のデータ線を介した画素への第１の電位の供給と、第２のデータ線を介した画素への第２の電位の供給と、を並行して行った後、第２のデータ線を介して画素に第３の電位を供給することにより、画素に保持された第１の電位を第４の電位に変化させ、第４の電位を画素電極に印加し、第２の電位は、第１の電位を基に算出される、共通電極に印加される電位以下の値の電位であり、第３の電位は、共通電極に印加される電位より高い値の電位であり、第４の電位は、共通電極に印加される電位以上の値の電位であり、第２の動作では、第１のデータ線を介した画素への第５の電位の供給と、第２のデータ線を介した画素への第６の電位の供給と、を並行して行った後、第２のデータ線を介して画素に第７の電位を供給することにより、画素に保持された第５の電位を第８の電位に変化させ、第８の電位を画素電極に印加し、第６の電位は、第５の電位を基に算出される、共通電極に印加される電位以上の値の電位であり、第７の電位は、共通電極に印加される電位より低い値の電位であり、第８の電位は、共通電極に印加される電位以下の値の電位である表示装置の動作方法である。

又は、上記態様において、第３の電位は、第１の電位が取り得る最大値以上の電位であり、第７の電位は、第５の電位が取り得る最小値以上の電位であってもよい。

又は、上記態様において、第１の電位が取り得る値の範囲と、第５の電位が取り得る値の範囲と、は等しくてもよい。

又は、上記態様において、第１の動作による動作と、第２の動作による動作と、を１フレーム期間毎に交互に行ってもよい。

又は、上記態様において、表示装置は、ソースドライバ回路を有し、ソースドライバ回路は、第１のデータ線と電気的に接続され、ソースドライバ回路は、第２のデータ線と電気的に接続され、ソースドライバ回路は、第１の電位及び第２の電位、並びに第５の電位及び第６の電位を生成する機能を有してもよい。

又は、上記態様において、画素は、第１のトランジスタと、第２のトランジスタと、容量素子と、を有し、第１のトランジスタのソース又はドレインの一方は、容量素子の一方の電極と電気的に接続され、第１のトランジスタのソース又はドレインの他方は、第１のデータ線と電気的に接続され、第２のトランジスタのソース又はドレインの一方は、容量素子の他方の電極と電気的に接続され、第２のトランジスタのソース又はドレインの他方は、第２のデータ線と電気的に接続されていてもよい。

又は、上記態様において、第１のトランジスタと、第２のトランジスタと、は、チャネル形成領域に金属酸化物を有し、金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ又はＨｆ）と、を有してもよい。

又は、上記態様において、表示素子は、液晶素子であってもよい。

本発明の一態様により、ソースドライバ回路が生成可能な電位の最大値より高い電位、及びソースドライバ回路が生成可能な電位の最小値より低い電位を、表示素子の一方の電極に印加することができる表示装置を提供することができる。又は、表示素子に高電圧を印加することができる表示装置を提供することができる。又は、小型の表示装置を提供することができる。又は、低価格な表示装置を提供することができる。又は、高輝度の画像を表示することができる表示装置を提供することができる。又は、低消費電力の表示装置を提供することができる。又は、信頼性の高い表示装置を提供することができる。又は、高速に動作する表示装置を提供することができる。又は、高品位の画像を表示することができる表示装置を提供することができる。又は、新規な表示装置を提供することができる。

又は、ソースドライバ回路が生成可能な電位の最大値より高い電位、及びソースドライバ回路が生成可能な電位の最小値より低い電位を、表示素子の一方の電極に印加することができる表示装置の動作方法を提供することができる。又は、表示素子に高電圧を印加することができる表示装置の動作方法を提供することができる。又は、小型の表示装置の動作方法を提供することができる。又は、低価格な表示装置の動作方法を提供することができる。又は、高輝度の画像を表示することができる表示装置の動作方法を提供することができる。又は、低消費電力の表示装置の動作方法を提供することができる。又は、信頼性の高い表示装置の動作方法を提供することができる。又は、高速に動作する表示装置の動作方法を提供することができる。又は、高品位の画像を表示することができる表示装置の動作方法を提供することができる。又は、新規な表示装置の動作方法を提供することができる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。明細書、図面、請求項の記載から、これら以外の効果を抽出することが可能である。

表示装置の一例を示す図、及び画素の一例を示す図。 画素の動作の一例を示す図。 画素に供給される電位と、画素が表示する画像の階調との関係の一例を示す図。 画素の動作の一例を示す図。 画素に供給される電位と、画素が表示する画像の階調との関係の一例を示す図。 表示装置の一例を示す図。 画素の動作の一例を示す図。 画素の動作の一例を示す図。 表示装置の一例を示す図。 画素の動作の一例を示す図。 画素の一例を示す図。 表示装置の構成例を示す断面図。 画素の構成例を示す上面図。 表示装置の構成例を示す断面図。 表示装置の構成例を示す断面図。 表示装置の構成例を示す断面図。 表示装置の構成例を示す断面図。 電子機器の一例を示す図。 電子機器の一例を示す図。 実施例における、画素に供給される電位と、画素が表示する画像の階調との関係を示す図。 実施例における、表示素子に印加される電圧と、画素が表示する画像の階調との関係を示す図。

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。

また、図面において示す各構成の、位置、大きさ、範囲等は、理解の簡単のため、実際の位置、大きさ、範囲等を表していない場合がある。このため、開示する発明は、必ずしも、図面に開示された位置、大きさ、範囲等に限定されない。

なお、「膜」という言葉と、「層」という言葉とは、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能である。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能である。

本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ又は単にＯＳともいう）等に分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ ＦＥＴと記載する場合においては、金属酸化物又は酸化物半導体を有するトランジスタと換言することができる。

また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。

（実施の形態１）
本実施の形態では、本発明の一態様である表示装置、及びその動作方法について図面を用いて説明する。

本発明の一態様は、画素電極及び共通電極を有する表示素子が設けられた画素を有する表示装置の動作方法に関する。ここで、表示素子として、液晶素子を用いることができる。また、本発明の一態様の表示装置は、ソースドライバ回路を有する。画素は、第１のデータ線を介してソースドライバ回路と電気的に接続され、第２のデータ線を介してソースドライバ回路と電気的に接続されている。

共通電極には、例えば定電位を印加することができる。例えば、ソースドライバ回路が生成可能な電位の最大値と、ソースドライバ回路が生成可能な電位の最小値と、の平均値である電位を、共通電極に印加することができる。

本発明の一態様の表示装置では、まず、画像データに対応する電位である第１の電位を、第１のデータ線を介して、画素に供給する。具体的には、例えば画素電極に第１の電位を供給する。これと並行して、第１の電位を基にして算出された電位である第２の電位を、第２のデータ線を介して画素に供給する。供給された第１の電位及び第２の電位は、画素内部に保持される。

次に、第３の電位を、第２の電位と同様に第２のデータ線を介して画素に供給する。これにより、画素に保持された第２の電位が第３の電位に書き換わる。また、第２の電位が第３の電位に書き換わることにより、画素に保持された第１の電位が、第４の電位に変化する。以上により、画素電極に第４の電位を印加することができる。

第１乃至第３の電位は、例えばソースドライバ回路によって生成される電位である。よって、第１乃至第３の電位は、ソースドライバ回路が生成可能な電位の最大値より高い電位とすることはできず、ソースドライバ回路が生成可能な電位の最小値より低い電位とすることはできない。一方、第４の電位は、第１乃至第３の電位を基にして、画素内部で生成される電位である。

ここで、第４の電位と第１の電位との差の大きさは、第３の電位と第２の電位との差の大きさに対応する。つまり、例えば第１の電位が高いほど、また第３の電位と第２の電位との差が大きいほど、第４の電位は高くなる。本発明の一態様では、第４の電位を、ソースドライバ回路が生成可能な電位の最大値より高い電位とすることができ、ソースドライバ回路が生成可能な電位の最小値より低い電位とすることができる。例えば、表示素子に印加される電圧を、ソースドライバ回路の出力電圧振幅の２倍より大きくすることができる。例えば、ソースドライバ回路が−５Ｖ以上５Ｖ以下の電位を生成可能であり、共通電極に印加される電位が接地電位（０Ｖ）である場合、第４の電位は、１０Ｖ以上の電位とすることができ、また−１０Ｖ以下の電位とすることができる。

本明細書等において、表示素子に印加される電圧とは、表示素子の一方の電極に印加される電位と、表示素子の他方の電極に印加される電位と、の差の絶対値を示す。例えば、画素電極に印加される電位と、共通電極に印加される電位と、の差の絶対値を示す。

ここで、第３の電位と第２の電位との差を大きくするために、第３の電位は例えば第２の電位と極性が異なる電位とすることができる。また、第３の電位は、例えばソースドライバ回路が生成可能な電位の最大値又は最小値とすることができる。例えばソースドライバ回路が−５Ｖ以上５Ｖ以下の電位を生成可能である場合、第２の電位が正電位である場合は第３の電位を−５Ｖとし、第２の電位が負電位である場合は第３の電位を５Ｖとすることができる。なお、例えばソースドライバ回路が−５Ｖ以上５Ｖ以下の電位を生成可能である場合、共通電極に印加する電位は、−５Ｖと５Ｖの平均値である接地電位とすることができる。

本明細書等において、電位の極性は、例えば共通電極に印加される電位を基準として判断することができる。例えば、共通電極に印加される電位より高い電位と、共通電極に印加される電位より低い電位と、は互いに極性が異なる電位であるということができる。

なお、第３の電位はソースドライバ回路により生成しなくてもよい。例えば、ソースドライバ回路の外部に設けられた電源回路が第３の電位を生成してもよい。第３の電位をソースドライバ回路以外の回路が生成することにより、第３の電位を、ソースドライバ回路が生成可能な電位の最大値以上の電位、又はソースドライバ回路が生成可能な電位の最小値以下の電位とすることができる。これにより、第３の電位と第２の電位の差を、さらに大きくすることができる。

本発明の一態様の表示装置では、前述のように、ソースドライバ回路が生成可能な電位の最大値より高い電位、及びソースドライバ回路が生成可能な電位の最小値より低い電位を、第４の電位として画素電極に印加することができる。これにより、表示素子に高電圧を印加することができるので、動作の際に高電圧を印加することが好ましい表示素子を用いることができる。例えば、表示素子として、ブルー相を示す液晶、又は高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）を用いることができる。また、ソースドライバ回路の出力電圧振幅が小さくても、表示素子に高電圧を印加することができるので、本発明の一態様の表示装置の消費電力を小さくすることができる。さらに、ソースドライバ回路を高耐圧なものとしなくても、表示素子に高電圧を印加することができるので、本発明の一態様の表示装置を小型化し、また低価格なものとすることができる。

図１（Ａ）は、本発明の一態様の表示装置である表示装置１０の構成例を説明する図である。表示装置１０は、画素１１がｍ行ｎ列のマトリクス状に配列された表示部１２と、画像データ生成回路１３と、ゲートドライバ回路１４と、ソースドライバ回路１５と、を有する。

本明細書等において、ｉ行ｊ列目（ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数）の画素１１を、画素１１［ｉ，ｊ］と記載して示す。

画像データ生成回路１３は、ソースドライバ回路１５と電気的に接続されている。同一行の画素１１は、１本の配線２１を介してゲートドライバ回路１４と電気的に接続され、１本の配線２２を介してゲートドライバ回路１４と電気的に接続されている。同一列の画素１１は、１本の配線４１を介してソースドライバ回路１５と電気的に接続され、１本の配線４２を介してソースドライバ回路１５と電気的に接続されている。

画像データ生成回路１３は、表示部１２に表示する画像に対応する画像データを生成する機能を有する。ゲートドライバ回路１４は、画素１１の動作を制御するための電位を生成する機能を有する。ソースドライバ回路１５は、画像データに対応する電位等を生成する機能を有する。

本明細書等において、画素１１［ｉ，１］乃至画素１１［ｉ，ｎ］と電気的に接続されている配線２１、配線２２を、それぞれ配線２１［ｉ］、配線２２［ｉ］と記載して示す。また、画素１１［１，ｊ］乃至画素１１［ｍ，ｊ］と電気的に接続されている配線４１、配線４２を、それぞれ配線４１［ｊ］、配線４２［ｊ］と記載して示す。

配線２１及び配線２２は、走査線としての機能を有する。配線４１及び配線４２は、データ線としての機能を有する。

図１（Ｂ）は、画素１１の構成例を説明する図である。画素１１は、トランジスタ１０１と、トランジスタ１０２と、容量素子１０４と、容量素子１０５と、表示素子１０６と、を有する。表示素子１０６として、例えば液晶素子を用いることができる。

トランジスタ１０１のソース又はドレインの一方は、容量素子１０４の一方の電極と電気的に接続されている。トランジスタ１０２のソース又はドレインの一方は、容量素子１０４の他方の電極と電気的に接続されている。容量素子１０４の一方の電極は、容量素子１０５の一方の電極と電気的に接続されている。容量素子１０５の一方の電極は、表示素子１０６の一方の電極と電気的に接続されている。

ここで、表示素子１０６の一方の電極は、例えば画素電極とすることができる。また、表示素子１０６の他方の電極は、例えば共通電極とすることができる。

トランジスタ１０１のソース又はドレインの一方、容量素子１０４の一方の電極、容量素子１０５の一方の電極、及び表示素子１０６の一方の電極が電気的に接続されるノードをノードＮＭとする。また、トランジスタ１０２のソース又はドレインの一方、及び容量素子１０４の他方の電極が電気的に接続されるノードをノードＮＡとする。

トランジスタ１０１のゲートは、配線２１と電気的に接続されている。トランジスタ１０２のゲートは、配線２２と電気的に接続されている。トランジスタ１０１のソース又はドレインの他方は、配線４１と電気的に接続されている。トランジスタ１０２のソース又はドレインの他方は、配線４２と電気的に接続されている。

容量素子１０５の他方の電極は、共通配線３２と電気的に接続されている。表示素子１０６の他方の電極は、共通配線３３と電気的に接続されている。共通配線３３には、電位Ｖ_ＣＯＭを供給することができる。電位Ｖ_ＣＯＭは、例えば定電位とすることができる。電位Ｖ_ＣＯＭは、例えばソースドライバ回路１５が生成可能な電位の最大値と、ソースドライバ回路１５が生成可能な電位の最小値と、の平均値である電位とすることができる。電位Ｖ_ＣＯＭは、例えば接地電位とすることができる。なお、共通配線３２に供給される電位も、電位Ｖ_ＣＯＭと同一の値の電位とすることができる。

トランジスタ１０１の導通又は非導通を制御するための電位は、配線２１を介して、トランジスタ１０１のゲートに供給される。トランジスタ１０２の導通又は非導通を制御するための電位は、配線２２を介して、トランジスタ１０２のゲートに供給される。

ノードＮＭには、配線４１を介して電位が供給される。ノードＮＡには、配線４２を介して電位が供給される。

ここで、トランジスタ１０１に極めてオフ電流の低いトランジスタを用いることで、ノードＮＭに供給された電位を長時間保持することができる。また、トランジスタ１０２に極めてオフ電流の低いトランジスタを用いることで、ノードＮＡに供給された電位を長時間保持することができる。極めてオフ電流の低いトランジスタとして、例えば、金属酸化物をチャネル形成領域に有するトランジスタ（以下、ＯＳトランジスタ）が挙げられる。

ＯＳトランジスタに用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることができる。代表的には、インジウムを含む酸化物半導体等であり、例えば、後述するＣＡＡＣ−ＯＳ又はＣＡＣ−ＯＳ等を用いることができる。ＣＡＡＣ−ＯＳは、結晶性の酸化物半導体である。また、当該結晶性の酸化物半導体を用いたトランジスタは、信頼性を向上させることができるため、本発明の一態様の表示装置に用いると好適である。また、ＣＡＣ−ＯＳは、高移動度特性を示すため、高速駆動を行うトランジスタ等に適する。

ＯＳトランジスタはエネルギーギャップが大きいため、極めて低いオフ電流特性を示す。また、ＯＳトランジスタは、インパクトイオン化、アバランシェ降伏、及び短チャネル効果等が生じない等、Ｓｉをチャネル形成領域に有するトランジスタ（以下、Ｓｉトランジスタ）とは異なる特徴を有し、信頼性の高い回路を形成することができる。

なお、トランジスタ１０１及びトランジスタ１０２には、ＯＳトランジスタ以外のトランジスタを用いてもよい。ここで、Ｓｉトランジスタとしては、アモルファスシリコンを有するトランジスタ、結晶性のシリコン（代表的には、低温ポリシリコン）を有するトランジスタ、単結晶シリコンを有するトランジスタ等が挙げられる。

次に、画素１１の動作方法の一例を説明する。具体的には、表示装置１０が有する画素１１［ｉ，ｊ］の動作方法の一例を説明する。なお、トランジスタ１０１及びトランジスタ１０２は、ｎチャネル型トランジスタとしているが、適宜電位の大小関係を反転させること等により、トランジスタ１０１及びトランジスタ１０２の一方又は両方がｐチャネル型トランジスタであったとしても、以下の説明を適用することができる。

図２は、画素１１［ｉ，ｊ］の動作方法の一例を説明するタイミングチャートである。ここで、画素１１［ｉ，ｊ］を含む表示装置１０は、時刻Ｔ０１から時刻Ｔ０４までの動作により１フレームの画像を表示し、時刻Ｔ１１から時刻Ｔ１４までの動作により次の１フレームの画像を表示する。

本明細書等において、例えば時刻Ｔ０１から時刻Ｔ０４までの間における動作を第１の動作といい、時刻Ｔ１１から時刻Ｔ１４までの間における動作を第２の動作という。詳細は後述するが、第１の動作と第２の動作を交互に行うことにより、画素１１はフレーム反転駆動を行うことができる。

図２等において、電位Ｖ_{ＳＤＭＡＸ}は、ソースドライバ回路１５が生成可能な電位の最大値を示す。電位Ｖ_{ＳＤＭＩＮ}は、ソースドライバ回路１５が生成可能な電位の最小値を示す。

本実施の形態では、表示素子１０６の他方の電極に印加される電位である電位Ｖ_ＣＯＭ＝（Ｖ_{ＳＤＭＡＸ}＋Ｖ_{ＳＤＭＩＮ}）／２であるとして、画素１１の動作方法の一例を説明する。また、ノードＮＭの容量結合係数は１とする。さらに、トランジスタのしきい値電圧、及びフィードスルー等による電位の変動は考慮しないものとする。

本明細書等において、画素１１［ｉ，ｊ］に設けられたノードＮＭ、ノードＮＡを、それぞれノードＮＭ［ｉ，ｊ］、ノードＮＡ［ｉ，ｊ］と記載して示す。

時刻Ｔ０１から時刻Ｔ０２までの間に、配線２１［ｉ］の電位、及び配線２２［ｉ］の電位を高電位とする。また、配線４１［ｊ］の電位を画像データに対応する電位である電位Ｖ_Ｓ１［ｉ，ｊ］とし、配線４２［ｊ］の電位を電位Ｖ_Ｓ２［ｉ，ｊ］とする。以上により、画素１１［ｉ，ｊ］が有するトランジスタ１０１及びトランジスタ１０２が導通し、ノードＮＭ［ｉ，ｊ］の電位が電位Ｖ_Ｓ１［ｉ，ｊ］となり、ノードＮＡ［ｉ，ｊ］の電位が電位Ｖ_Ｓ２［ｉ，ｊ］となる。ここで、電位Ｖ_Ｓ１［ｉ，ｊ］はソースドライバ回路１５により生成することができるので、電位Ｖ_Ｓ１［ｉ，ｊ］の値は、電位Ｖ_{ＳＤＭＩＮ}以上電位Ｖ_{ＳＤＭＡＸ}以下とすることができる。また、電位Ｖ_Ｓ２［ｉ，ｊ］は、例えば以下の式により算出することができる。

よって、電位Ｖ_Ｓ２［ｉ，ｊ］の値は電位Ｖ_{ＳＤＭＩＮ}以上、かつ電位Ｖ_ＣＯＭ以下とすることができる。なお、電位Ｖ_Ｓ２［ｉ，ｊ］はソースドライバ回路１５によって生成することができる。

時刻Ｔ０２から時刻Ｔ０３までの間に、配線２１［ｉ］の電位、及び配線２２［ｉ］の電位を低電位とする。これにより、画素１１［ｉ，ｊ］が有するトランジスタ１０１及びトランジスタ１０２が非導通となり、ノードＮＭ［ｉ，ｊ］に電位Ｖ_Ｓ１［ｉ，ｊ］が保持され、ノードＮＡ［ｉ，ｊ］に電位Ｖ_Ｓ２［ｉ，ｊ］が保持される。

本明細書等において、低電位は、例えば接地電位、又は負電位とすることができる。また、高電位は、低電位より高い電位とすることができる。

時刻Ｔ０３から時刻Ｔ０４までの間に、配線２１［ｉ］の電位を低電位とし、配線２２［ｉ］の電位を高電位とする。また、配線４２［ｊ］の電位を電位Ｖ_ＲＰとする。以上により、画素１１［ｉ，ｊ］が有するトランジスタ１０２が導通し、ノードＮＡ［ｉ，ｊ］の電位が電位Ｖ_ＲＰとなる。一方、トランジスタ１０１は非導通のままであるので、ノードＮＭ［ｉ，ｊ］はフローティング状態である。よって、ノードＮＭ［ｉ，ｊ］の電位は、以下の式で表される電位Ｖ_ＤＥ［ｉ，ｊ］となる。

上記数式に示すように、電位Ｖ_ＤＥ［ｉ，ｊ］は、電位Ｖ_Ｓ１［ｉ，ｊ］、電位Ｖ_Ｓ２［ｉ，ｊ］、及び電位Ｖ_ＲＰから算出することができる。よって、電位Ｖ_ＤＥ［ｉ，ｊ］は、電位Ｖ_Ｓ１［ｉ，ｊ］、電位Ｖ_Ｓ２［ｉ，ｊ］、及び電位Ｖ_ＲＰを基にして、画素１１［ｉ，ｊ］の内部で生成される電位であるということができる。

電位Ｖ_ＲＰが電位Ｖ_ＣＯＭより高い場合、電位Ｖ_ＤＥ［ｉ，ｊ］を電位“Ｖ_Ｓ１［ｉ，ｊ］−Ｖ_Ｓ２［ｉ，ｊ］”より高くすることができる。前述のように、電位Ｖ_Ｓ２［ｉ，ｊ］は電位Ｖ_ＣＯＭより低くすることができるので、電位Ｖ_ＲＰが電位Ｖ_ＣＯＭより高い場合、電位Ｖ_ＲＰは電位Ｖ_Ｓ２［ｉ，ｊ］と極性が異なるということができる。

また、電位Ｖ_ＲＰが高いほど、電位Ｖ_ＤＥ［ｉ，ｊ］が高くなる。詳細は後述するが、電位Ｖ_ＤＥ［ｉ，ｊ］の値は電位Ｖ_ＣＯＭ以上となるので、電位Ｖ_ＤＥ［ｉ，ｊ］が高いほど、電位“Ｖ_ＤＥ［ｉ，ｊ］−Ｖ_ＣＯＭ”が高くなる。よって、電位Ｖ_ＤＥ［ｉ，ｊ］が高いほど、表示素子１０６に印加される電圧も高くなる。なお、電位Ｖ_ＲＰは、ソースドライバ回路１５により生成することができるので、電位Ｖ_ＲＰの値は電位Ｖ_{ＳＤＭＩＮ}以上電位Ｖ_{ＳＤＭＡＸ}以下とすることができる。図２では、電位Ｖ_ＲＰの値を電位Ｖ_{ＳＤＭＡＸ}としている。

また、電位Ｖ_Ｓ１［ｉ，ｊ］及び電位Ｖ_ＲＰを高くし、電位Ｖ_Ｓ２［ｉ，ｊ］を低くすることにより、電位Ｖ_ＤＥ［ｉ，ｊ］の値を電位Ｖ_{ＳＤＭＡＸ}より高くすることができる。また、表示素子１０６に印加される電圧“Ｖ_ＤＥ［ｉ，ｊ］−Ｖ_ＣＯＭ”の値を電圧“Ｖ_{ＳＤＭＡＸ}−Ｖ_ＣＯＭ”の２倍以上とすることができる。つまり、電位Ｖ_ＤＥ［ｉ，ｊ］の値を電位“２Ｖ_{ＳＤＭＡＸ}−Ｖ_ＣＯＭ”以上とすることができる。図２では、電位Ｖ_ＤＥ［ｉ，ｊ］の値が電位“２Ｖ_{ＳＤＭＡＸ}−Ｖ_ＣＯＭ”より高い場合を示している。

本明細書等において、ソースドライバ回路１５の出力電圧振幅とは、電圧“Ｖ_{ＳＤＭＡＸ}−Ｖ_ＣＯＭ”又は電圧“Ｖ_ＣＯＭ−Ｖ_{ＳＤＭＩＮ}”を示す。

また、時刻Ｔ０３から時刻Ｔ０４までの間に、画像を表示する。例えば、表示素子１０６が透過型の液晶素子であり、画素１１を有する表示装置にバックライトが設けられている場合、当該バックライトを点灯させることにより、画素１１［ｉ，ｊ］を用いて電位Ｖ_ＤＥ［ｉ，ｊ］に対応する画像を表示することができる。

時刻Ｔ０４から時刻Ｔ１１までの間に、配線２１の電位、及び配線２２の電位を低電位とする。これにより、トランジスタ１０１及びトランジスタ１０２が非導通となる。

時刻Ｔ１１から時刻Ｔ１２までの間に、配線２１［ｉ］の電位、及び配線２２［ｉ］の電位を高電位とする。また、配線４１［ｊ］の電位を画像データに対応する電位である電位Ｖ’_Ｓ１［ｉ，ｊ］とし、配線４２［ｊ］の電位を電位Ｖ’_Ｓ２［ｉ，ｊ］とする。以上により、画素１１［ｉ，ｊ］が有するトランジスタ１０１及びトランジスタ１０２が導通し、ノードＮＭ［ｉ，ｊ］の電位が電位Ｖ’_Ｓ１［ｉ，ｊ］となり、ノードＮＡ［ｉ，ｊ］の電位が電位Ｖ’_Ｓ２［ｉ，ｊ］となる。ここで、電位Ｖ’_Ｓ１［ｉ，ｊ］はソースドライバ回路１５により生成することができるので、電位Ｖ’_Ｓ１［ｉ，ｊ］の値を、電位Ｖ_{ＳＤＭＩＮ}以上電位Ｖ_{ＳＤＭＡＸ}以下とすることができる。また、電位Ｖ’_Ｓ２［ｉ，ｊ］は、例えば以下の式により算出することができる。

よって、電位Ｖ’_Ｓ２［ｉ，ｊ］の値は電位Ｖ_ＣＯＭ以上、かつ電位Ｖ_{ＳＤＭＡＸ}以下とすることができる。なお、電位Ｖ’_Ｓ２［ｉ，ｊ］はソースドライバ回路１５によって生成することができる。

時刻Ｔ１２から時刻Ｔ１３までの間に、配線２１［ｉ］の電位、及び配線２２［ｉ］の電位を低電位とする。これにより、画素１１［ｉ，ｊ］が有するトランジスタ１０１及びトランジスタ１０２が非導通となり、ノードＮＭ［ｉ，ｊ］に電位Ｖ’_Ｓ１［ｉ，ｊ］が保持され、ノードＮＡ［ｉ，ｊ］に電位Ｖ’_Ｓ２［ｉ，ｊ］が保持される。

時刻Ｔ１３から時刻Ｔ１４までの間に、配線２１［ｉ］の電位を低電位とし、配線２２［ｉ］の電位を高電位とする。また、配線４２［ｊ］の電位を電位Ｖ’_ＲＰとする。以上により、画素１１［ｉ，ｊ］が有するトランジスタ１０２が導通し、ノードＮＡ［ｉ，ｊ］の電位が電位Ｖ’_ＲＰとなる。一方、トランジスタ１０１は非導通のままであるので、ノードＮＭ［ｉ，ｊ］はフローティング状態である。よって、ノードＮＭ［ｉ，ｊ］の電位は、以下の式で表される電位Ｖ’_ＤＥ［ｉ，ｊ］となる。

上記数式に示すように、電位Ｖ’_ＤＥ［ｉ，ｊ］は、電位Ｖ’_Ｓ１［ｉ，ｊ］、電位Ｖ’_Ｓ２［ｉ，ｊ］、及び電位Ｖ’_ＲＰから算出することができる。よって、電位Ｖ’_ＤＥ［ｉ，ｊ］は、電位Ｖ’_Ｓ１［ｉ，ｊ］、電位Ｖ’_Ｓ２［ｉ，ｊ］、及び電位Ｖ’_ＲＰを基にして、画素１１［ｉ，ｊ］の内部で生成される電位であるということができる。

電位Ｖ’_ＲＰが電位Ｖ_ＣＯＭより低い場合、電位Ｖ’_ＤＥ［ｉ，ｊ］を電位“Ｖ’_Ｓ１［ｉ，ｊ］−Ｖ’_Ｓ２［ｉ，ｊ］”より低くすることができる。前述のように、電位Ｖ’_Ｓ２［ｉ，ｊ］は電位Ｖ_ＣＯＭより高くすることができるので、電位Ｖ’_ＲＰが電位Ｖ_ＣＯＭより低い場合、電位Ｖ’_ＲＰは電位Ｖ’_Ｓ２［ｉ，ｊ］と極性が異なるということができる。

また、電位Ｖ’_ＲＰが低いほど、電位Ｖ’_ＤＥ［ｉ，ｊ］が低くなる。詳細は後述するが、電位Ｖ’_ＤＥ［ｉ，ｊ］の値は電位Ｖ_ＣＯＭ以下となるので、電位Ｖ’_ＤＥ［ｉ，ｊ］が低いほど、電位“Ｖ_ＣＯＭ−Ｖ’_ＤＥ［ｉ，ｊ］”が高くなる。よって、電位Ｖ’_ＤＥ［ｉ，ｊ］が低いほど、表示素子１０６に印加される電圧は高くなる。なお、電位Ｖ’_ＲＰは、ソースドライバ回路１５により生成することができるので、電位Ｖ’_ＲＰの値は電位Ｖ_{ＳＤＭＩＮ}以上電位Ｖ_{ＳＤＭＡＸ}以下とすることができる。図２では、電位Ｖ’_ＲＰの値を電位Ｖ_{ＳＤＭＩＮ}としている。

また、電位Ｖ’_Ｓ１［ｉ，ｊ］及び電位Ｖ’_ＲＰを低くし、電位Ｖ’_Ｓ２［ｉ，ｊ］を高くすることにより、電位Ｖ’_ＤＥ［ｉ，ｊ］の値を電位Ｖ_{ＳＤＭＩＮ}より低くすることができる。また、表示素子１０６に印加される電圧“Ｖ_ＣＯＭ−Ｖ’_ＤＥ［ｉ，ｊ］”の値を電圧“Ｖ_ＣＯＭ−Ｖ_{ＳＤＭＩＮ}”の２倍以上とすることができる。つまり、電位Ｖ’_ＤＥ［ｉ，ｊ］の値を“２Ｖ_{ＳＤＭＩＮ}−Ｖ_ＣＯＭ”以下とすることができる。図２では、電位Ｖ’_ＤＥ［ｉ，ｊ］の値が電位“２Ｖ_{ＳＤＭＩＮ}−Ｖ_ＣＯＭ”より低い場合を示している。

また、時刻Ｔ１３から時刻Ｔ１４までの間に、画像を表示する。例えば、表示素子１０６が透過型の液晶素子であり、画素１１を有する表示装置にバックライトが設けられている場合、当該バックライトを点灯させることにより、画素１１［ｉ，ｊ］を用いて電位Ｖ’_ＤＥ［ｉ，ｊ］に対応する画像を表示することができる。

前述のように、電位Ｖ_ＤＥ［ｉ，ｊ］の値は電位Ｖ_ＣＯＭ以上となり、電位Ｖ’_ＤＥ［ｉ，ｊ］の値は電位Ｖ_ＣＯＭ以下となる。よって、時刻Ｔ１１以降の動作によりフレーム反転駆動が行われることになる。以上より、第１の動作と第２の動作を、例えば１フレーム期間毎に交互に行うことにより、画素１１はフレーム反転駆動を行うことができる。

フレーム反転駆動を行う場合、表示素子１０６を液晶素子とすると、フレーム反転駆動を行わない場合より表示素子１０６の劣化を抑制することができる。よって、画素１１を有する表示装置の信頼性を高めることができる。

時刻Ｔ１４以降に、配線２１［ｉ］の電位、及び配線２２［ｉ］の電位を低電位とする。これにより、画素１１［ｉ，ｊ］が有するトランジスタ１０１及びトランジスタ１０２が非導通となる。以上が画素１１［ｉ，ｊ］の動作方法の一例である。なお、図２において、時刻Ｔ０１以前、時刻Ｔ０２から時刻Ｔ１１までの間、及び時刻Ｔ１２以降における配線４１の電位を電位Ｖ_ＣＯＭとしたが、当該期間における配線４１［ｊ］の電位は、電位Ｖ_ＣＯＭに限らず任意の電位とすることができる。また、時刻Ｔ０１以前、時刻Ｔ０４から時刻Ｔ１１までの間、及び時刻Ｔ１４以降における配線４２の電位を電位Ｖ_ＣＯＭとしたが、当該期間における配線４２［ｊ］の電位は、電位Ｖ_ＣＯＭに限らず任意の電位とすることができる。

なお、電位Ｖ_Ｓ１、電位Ｖ_Ｓ２、及び電位Ｖ_ＤＥの値、並びに電位Ｖ’_Ｓ１、電位Ｖ’_Ｓ２、及び電位Ｖ’_ＤＥの値は、画素１１毎に異なる。よって、画素１１［ｉ，ｊ］に供給されるこれらの電位を、［ｉ，ｊ］という符号を記載して示している。一方、電位Ｖ_ＲＰの値、及び電位Ｖ’_ＲＰの値については、例えば全ての画素１１について等しくすることができる。よって、画素１１に供給される電位Ｖ_ＲＰ、及び電位Ｖ’_ＲＰについては、［ｉ，ｊ］という符号を記載していない。

表示装置１０では、電位Ｖ_Ｓ１及び電位Ｖ_Ｓ２の画素１１への供給、並びに電位Ｖ’_Ｓ１及び電位Ｖ’_Ｓ２の画素１１への供給は、１行分の画素１１毎に、つまり線順次で行うことができる。一方、電位Ｖ_ＲＰ及び電位Ｖ’_ＲＰは、例えば全ての画素１１に対して同時に供給することができる。つまり、表示装置１０では、電位Ｖ_ＲＰ及び電位Ｖ’_ＲＰを、面順次で画素１１に供給することができる。

以上より、表示装置１０では、図２に示す時刻Ｔ０１から時刻Ｔ０３までの間における動作を、線順次で全ての画素１１に対して行った後、時刻Ｔ０３から時刻Ｔ１１までの間における動作を、面順次で行うことができる。その後、時刻Ｔ１１から時刻Ｔ１３までの間における動作を、線順次で全ての画素１１に対して行った後、時刻Ｔ１３以降における動作を、面順次で行うことができる。

画素１１への電位Ｖ_ＲＰの供給、及び電位Ｖ’_ＲＰの供給を面順次で行うことにより、当該電位の供給を線順次等で行う場合より、表示装置１０を高速に動作させることができる。

図３（Ａ）は、電位Ｖ_Ｓ１、電位Ｖ_Ｓ２、電位Ｖ_ＲＰ、及び電位Ｖ_ＤＥの値と、画像データが表す階調と、の関係を示すグラフである。ここで、画素１１が画像を表示する場合において、例えば階調が高いほど、画素１１から射出される光の輝度を高くすることができる。例えば、１個の画素１１あたり８ビットの画像データにより階調を表す場合、画素１１から射出される光の輝度は、２５６種類とすることができる。

図３（Ａ）において、グラフ枠内の点線は電位Ｖ_Ｓ１を表し、二点鎖線は電位Ｖ_Ｓ２を表し、破線は電位Ｖ_ＲＰを表し、実線は電位Ｖ_ＤＥを表す。また、グラフ枠内の、電位Ｖ_{ＳＤＭＡＸ}より高い電位を表す部分、及び電位Ｖ_{ＳＤＭＩＮ}より低い電位を表す部分には、ハッチングを付している。なお、図２等においても、電位Ｖ_{ＳＤＭＡＸ}より高い電位を表す部分、及び電位Ｖ_{ＳＤＭＩＮ}より低い電位を表す部分には、図３（Ａ）と同様のハッチングを付している。

図３（Ａ）に示すように、電位Ｖ_Ｓ１の値は、最低階調の場合は電位Ｖ_{ＳＤＭＩＮ}とすることができ、最高階調の場合は電位Ｖ_{ＳＤＭＡＸ}とすることができる。また、電位Ｖ_Ｓ２の値は、最低階調の場合は電位Ｖ_ＣＯＭとすることができ、最高階調の場合は電位Ｖ_{ＳＤＭＩＮ}とすることができる。ここで、階調によらずに電位Ｖ_ＲＰの値を電位Ｖ_{ＳＤＭＡＸ}とすることにより、電位Ｖ_ＤＥの値は、最低階調の場合は電位Ｖ_ＣＯＭとすることができ、最高階調の場合は電位“３Ｖ_{ＳＤＭＡＸ}−２Ｖ_ＣＯＭ”とすることができる。つまり、最高階調の場合は、表示素子１０６に印加される電圧“Ｖ_ＤＥ−Ｖ_ＣＯＭ”を、ソースドライバ回路１５の出力電圧振幅“Ｖ_{ＳＤＭＡＸ}−Ｖ_ＣＯＭ”の３倍とすることができる。

図３（Ｂ）は、電位Ｖ’_Ｓ１、電位Ｖ’_Ｓ２、電位Ｖ’_ＲＰ、及び電位Ｖ’_ＤＥの値と、画像データが表す階調と、の関係を示すグラフである。

図３（Ｂ）に示すように、電位Ｖ’_Ｓ１の値は、最低階調の場合は電位Ｖ_{ＳＤＭＡＸ}とすることができ、最高階調の場合は電位Ｖ_{ＳＤＭＩＮ}とすることができる。また、電位Ｖ’_Ｓ２の値は、最低階調の場合は電位Ｖ_ＣＯＭとすることができ、最高階調の場合は電位Ｖ_{ＳＤＭＡＸ}とすることができる。ここで、階調によらずに電位Ｖ’_ＲＰの値を電位Ｖ_{ＳＤＭＩＮ}とすることにより、電位Ｖ’_ＤＥの値は、最低階調の場合は電位Ｖ_ＣＯＭとすることができ、最高階調の場合は電位“３Ｖ_{ＳＤＭＩＮ}−２Ｖ_ＣＯＭ”とすることができる。つまり、最高階調の場合は、表示素子１０６に印加される電圧“Ｖ_ＣＯＭ−Ｖ’_ＤＥ”は、ソースドライバ回路１５の出力電圧振幅“Ｖ_ＣＯＭ−Ｖ_{ＳＤＭＩＮ}”の３倍とすることができる。

図２及び図３（Ａ）、（Ｂ）に示すように、表示装置１０では、ソースドライバ回路１５が生成可能な電位の最大値より高い電位、及びソースドライバ回路１５が生成可能な電位の最小値より低い電位を、表示素子１０６の一方の電極に印加することができる。例えば、階調が高い場合、表示素子１０６に印加される電圧を、ソースドライバ回路１５の出力電圧振幅の２倍より高くすることができる。以上、表示装置１０では、表示素子１０６に高電圧を印加することができるので、表示素子１０６として、動作の際に高電圧を印加することが好ましい表示素子を用いることができる。例えば、表示素子１０６として、ブルー相を示す液晶を有する液晶素子、又は高分子分散型液晶を有する液晶素子を用いることができる。また、ソースドライバ回路１５の出力電圧振幅が小さくても、表示素子１０６に高電圧を印加することができるので、表示装置１０の消費電力を小さくすることができる。さらに、ソースドライバ回路１５を高耐圧なものとしなくても、表示素子１０６に高電圧を印加することができるので、表示装置１０を小型化し、また低価格なものとすることができる。

図２では、時刻Ｔ０１から時刻Ｔ０２までの間に配線４２［ｊ］の電位を電位Ｖ_Ｓ２［ｉ，ｊ］とし、時刻Ｔ０３から時刻Ｔ０４までの間に配線４２［ｊ］の電位を電位Ｖ_ＲＰとした。また、時刻Ｔ１１から時刻Ｔ１２までの間に配線４２［ｊ］の電位を電位Ｖ’_Ｓ２［ｉ，ｊ］とし、時刻Ｔ１３から時刻Ｔ１４までの間に配線４２［ｊ］の電位を電位Ｖ’_ＲＰとした。しかしながら、本発明の一態様はこれに限らない。例えば、時刻Ｔ０１から時刻Ｔ０２までの間に配線４２［ｊ］の電位を電位Ｖ_ＲＰとし、時刻Ｔ０３から時刻Ｔ０４までの間に配線４２［ｊ］の電位を電位Ｖ_Ｓ２［ｉ，ｊ］としてもよい。また、時刻Ｔ１１から時刻Ｔ１２までの間に配線４２［ｊ］の電位を電位Ｖ’_ＲＰとし、時刻Ｔ１３から時刻Ｔ１４までの間に配線４２［ｊ］の電位を電位Ｖ’_Ｓ２［ｉ，ｊ］としてもよい。以上の場合における、表示装置１０が有する画素１１［ｉ，ｊ］の動作方法の一例を図４に示す。

図５（Ａ）は、画素１１が図４に示す方法で動作する場合における、電位Ｖ_Ｓ１、電位Ｖ_Ｓ２、電位Ｖ_ＲＰ、及び電位Ｖ_ＤＥの値と、画像データが表す階調と、の関係を示すグラフである。

電位Ｖ_Ｓ１の値は、図３（Ａ）に示す場合と同様に、最低階調の場合は電位Ｖ_{ＳＤＭＩＮ}とすることができ、最高階調の場合は電位Ｖ_{ＳＤＭＡＸ}とすることができる。一方、電位Ｖ_Ｓ２の値は、最低階調の場合は電位Ｖ_ＣＯＭとすることができる点は図３（Ａ）に示す場合と同様であるが、最高階調の場合は電位Ｖ_{ＳＤＭＡＸ}とすることができる点が図３（Ａ）に示す場合と異なる。つまり、例えば電位Ｖ_Ｓ２［ｉ，ｊ］は、以下の式により算出することができる。

また、電位Ｖ_ＲＰの値は、図３（Ａ）に示す場合と異なり、電位Ｖ_{ＳＤＭＩＮ}とすることができる。さらに、例えば電位Ｖ_ＤＥ［ｉ，ｊ］の値は、以下の式により算出することができ、図３（Ａ）に示す場合と同様に、最低階調の場合は電位Ｖ_ＣＯＭとすることができ、最高階調の場合は電位“３Ｖ_{ＳＤＭＡＸ}−２Ｖ_ＣＯＭ”とすることができる。つまり、最高階調の場合は、表示素子１０６に印加される電圧（“Ｖ_ＤＥ−Ｖ_ＣＯＭ”は、ソースドライバ回路１５の出力電圧振幅“Ｖ_{ＳＤＭＡＸ}−Ｖ_ＣＯＭ”の３倍とすることができる。

図５（Ｂ）は、画素１１が図４に示す方法で動作する場合における、電位Ｖ’_Ｓ１、電位Ｖ’_Ｓ２、電位Ｖ’_ＲＰ、及び電位Ｖ’_ＤＥの値と、画像データが表す階調と、の関係を示すグラフである。

電位Ｖ’_Ｓ１の値は、図３（Ｂ）に示す場合と同様に、最低階調の場合は電位Ｖ_{ＳＤＭＡＸ}とすることができ、最高階調の場合は電位Ｖ_{ＳＤＭＩＮ}とすることができる。一方、電位Ｖ’_Ｓ２の値は、最低階調の場合は電位Ｖ_ＣＯＭとすることができる点は図３（Ｂ）に示す場合と同様であるが、最高階調の場合は電位Ｖ_{ＳＤＭＩＮ}とすることができる点が図３（Ｂ）に示す場合と異なる。つまり、例えば電位Ｖ’_Ｓ２［ｉ，ｊ］は、以下の式により算出することができる。

また、電位Ｖ’_ＲＰの値は、図３（Ｂ）に示す場合と異なり、電位Ｖ_{ＳＤＭＡＸ}とすることができる。さらに、例えば電位Ｖ’_ＤＥ［ｉ，ｊ］の値は、以下の式により算出することができ、図３（Ｂ）に示す場合と同様に、最低階調の場合は電位Ｖ_ＣＯＭとすることができ、最高階調の場合は電位“３Ｖ_{ＳＤＭＩＮ}−２Ｖ_ＣＯＭ”とすることができる。つまり、最高階調の場合は、表示素子１０６に印加される電圧“Ｖ_ＣＯＭ−Ｖ’_ＤＥ”は、ソースドライバ回路１５の出力電圧振幅“Ｖ_ＣＯＭ−Ｖ_{ＳＤＭＩＮ}”の３倍とすることができる。

図６は、表示装置１０の変形例である、表示装置５０の構成例を示すブロック図である。表示装置５０は、表示装置１０と同様に、画素１１がｍ行ｎ列のマトリクス状に配列された表示部１２と、画像データ生成回路１３と、ゲートドライバ回路１４と、ソースドライバ回路１５と、を有する。なお、図６では、画素１１のうち、画素１１［１，ｊ］、画素１１［１，ｊ＋１］、画素１１［１，ｊ＋２］、画素１１［１，ｊ＋３］、画素１１［ｍ，ｊ］、画素１１［ｍ，ｊ＋１］、画素１１［ｍ，ｊ＋２］、及び画素１１［ｍ，ｊ＋３］を図示している。また、図６では、ゲートドライバ回路１４は図示していない。

表示装置５０は、トランジスタ１６が設けられている点が、表示装置１０と異なる。トランジスタ１６は、例えば画素１１の列ごとに設けることができる。トランジスタ１６を画素１１の列ごとに設ける場合、表示装置５０にはトランジスタ１６をｎ個設けることができる。

トランジスタ１６のソース又はドレインの一方は、配線４２と電気的に接続されている。本明細書等において、例えば配線４２［ｊ］と電気的に接続されたトランジスタ１６を、トランジスタ１６［ｊ］と記載して示す。

トランジスタ１６［１］乃至トランジスタ１６［ｎ］のソース又はドレインの他方は、例えば１本の配線２６と電気的に接続されている。トランジスタ１６［１］乃至トランジスタ１６［ｎ］のゲートは、例えば１本の配線２３と電気的に接続されている。

配線２６は、電源線としての機能を有する。配線２６の電位は、電位Ｖ_ＲＰ又は電位Ｖ’_ＲＰとすることができる。なお、配線２６は、図示しない電源回路と電気的に接続され、電源回路が電位Ｖ_ＲＰ及び電位Ｖ’_ＲＰを生成する。

トランジスタ１６を導通させることにより、配線２６の電位を配線４２に供給することができる。つまり、トランジスタ１６は、配線２６と配線４２との間の導通・非導通を制御する、スイッチとしての機能を有する。なお、トランジスタ１６は、スイッチとしての機能を有していれば、トランジスタでなくてもよい。

表示装置５０は、配線２６を介して配線４２に電位Ｖ_ＲＰ又は電位Ｖ’_ＲＰを供給することができるので、ソースドライバ回路１５は電位Ｖ_ＲＰ及び電位Ｖ’_ＲＰを生成する機能を有していなくてもよい。

図７は、表示装置５０が有する画素１１［ｉ，ｊ］の動作方法の一例を説明するタイミングチャートであり、図２の変形例である。なお、トランジスタ１６は、ｎチャネル型トランジスタとしているが、適宜電位の大小関係を反転させること等により、トランジスタ１６がｐチャネル型トランジスタ等であったとしても、以下の説明を適用することができる。

図７に示す動作方法では、時刻Ｔ０１から時刻Ｔ０３までの間は、配線２３の電位を低電位とする。その後、時刻Ｔ０３から時刻Ｔ０４までの間に、配線２３の電位を高電位とし、配線２６の電位を電位Ｖ_ＲＰとする。これにより、トランジスタ１６［１］乃至トランジスタ１６［ｎ］が導通し、配線４２［１］乃至配線４２［ｎ］の電位が電位Ｖ_ＲＰとなる。また、時刻Ｔ０４から時刻Ｔ１１までの間に、配線２３の電位を低電位とする。これにより、トランジスタ１６［１］乃至トランジスタ１６［ｎ］が非導通となる。

また、時刻Ｔ１３から時刻Ｔ１４までの間に、配線２３の電位を高電位とし、配線２６の電位を電位Ｖ’_ＲＰとする。これにより、トランジスタ１６［１］乃至トランジスタ１６［ｎ］が導通し、配線４２［１］乃至配線４２［ｎ］の電位が電位Ｖ’_ＲＰとなる。また、時刻Ｔ１４以降に、配線２３の電位を低電位とする。これにより、トランジスタ１６［１］乃至トランジスタ１６［ｎ］が非導通となる。

以上が図２に示す動作方法との相違点である。なお、図７において、時刻Ｔ０３以前、及び時刻Ｔ０４から時刻Ｔ１３までの間において、配線２６の電位を電位Ｖ_ＲＰとし、時刻Ｔ１４以降において、配線２６の電位を電位Ｖ’_ＲＰとしたが、これらの期間における配線２６の電位は、任意の電位とすることができる。

表示装置５０が図７に示す方法で動作する場合において、電位Ｖ_Ｓ１［ｉ，ｊ］、電位Ｖ_Ｓ２［ｉ，ｊ］、電位Ｖ_ＲＰ、及び電位Ｖ_ＤＥ［ｉ，ｊ］の値については、電位Ｖ_ＲＰの値を電位Ｖ_{ＳＤＭＡＸ}より高い値に置き換えること等により、図３（Ａ）を参照することができる。また、電位Ｖ’_Ｓ１［ｉ，ｊ］、電位Ｖ’_Ｓ２［ｉ，ｊ］、電位Ｖ’_ＲＰ、及び電位Ｖ’_ＤＥ［ｉ，ｊ］の値については、電位Ｖ’_ＲＰの値を電位Ｖ_{ＳＤＭＩＮ}より低い値に置き換えること等により、図３（Ｂ）を参照することができる。

図７では、図２に示す場合と同様に、時刻Ｔ０１から時刻Ｔ０２までの間に配線４２［ｊ］の電位を電位Ｖ_Ｓ２［ｉ，ｊ］とし、時刻Ｔ０３から時刻Ｔ０４までの間に配線４２［ｊ］の電位を電位Ｖ_ＲＰとした。また、時刻Ｔ１１から時刻Ｔ１２までの間に配線４２［ｊ］の電位を電位Ｖ’_Ｓ２［ｉ，ｊ］とし、時刻Ｔ１３から時刻Ｔ１４までの間に配線４２［ｊ］の電位を電位Ｖ’_ＲＰとした。しかしながら、本発明の一態様はこれに限らない。例えば、図４に示す場合と同様に、時刻Ｔ０１から時刻Ｔ０２までの間に配線４２［ｊ］の電位を電位Ｖ_ＲＰとし、時刻Ｔ０３から時刻Ｔ０４までの間に配線４２［ｊ］の電位を電位Ｖ_Ｓ２［ｉ，ｊ］としてもよい。また、時刻Ｔ１１から時刻Ｔ１２までの間に配線４２［ｊ］の電位を電位Ｖ’_ＲＰとし、時刻Ｔ１３から時刻Ｔ１４までの間に配線４２［ｊ］の電位を電位Ｖ’_Ｓ２［ｉ，ｊ］としてもよい。以上の場合における、表示装置５０が有する画素１１［ｉ，ｊ］の動作方法の一例を図８に示す。

図８に示す動作方法では、時刻Ｔ０１から時刻Ｔ０２までの間に、配線２３の電位を高電位とし、配線２６の電位を電位Ｖ_ＲＰとする。また、時刻Ｔ０２から時刻Ｔ０３までの間に、配線２３の電位を低電位とする。さらに、時刻Ｔ１１から時刻Ｔ１２までの間に、配線２３の電位を高電位とし、配線２６の電位を電位Ｖ’_ＲＰとする。また、時刻Ｔ１２から時刻Ｔ１３までの間に、配線２３の電位を低電位とする。

以上が図７に示す動作方法との相違点である。なお、図８において、時刻Ｔ０１以前、及び時刻Ｔ０２から時刻Ｔ１１までの間において、配線２６の電位を電位Ｖ_ＲＰとし、時刻Ｔ１２以降において、配線２６の電位を電位Ｖ’_ＲＰとしたが、これらの期間における配線２６の電位は、任意の電位とすることができる。

表示装置５０が図８に示す方法で動作する場合において、電位Ｖ_Ｓ１［ｉ，ｊ］、電位Ｖ_Ｓ２［ｉ，ｊ］、電位Ｖ_ＲＰ、及び電位Ｖ_ＤＥ［ｉ，ｊ］の値については、電位Ｖ_ＲＰの値を電位Ｖ_{ＳＤＭＩＮ}より低い値に置き換えること等により、図５（Ａ）を参照することができる。また、電位Ｖ’_Ｓ１［ｉ，ｊ］、電位Ｖ’_Ｓ２［ｉ，ｊ］、電位Ｖ’_ＲＰ、及び電位Ｖ’_ＤＥ［ｉ，ｊ］の値については、電位Ｖ’_ＲＰの値を電位Ｖ_{ＳＤＭＡＸ}より高い値に置き換えること等により、図５（Ｂ）を参照することができる。

表示装置５０では、電位Ｖ_ＲＰ及び電位Ｖ’_ＲＰを、ソースドライバ回路１５が生成可能な電位の最大値である電位Ｖ_{ＳＤＭＡＸ}より高い電位、又はソースドライバ回路１５が生成可能な電位の最小値である電位Ｖ_{ＳＤＭＩＮ}より低い電位とすることができる。したがって、表示装置１０が有する表示素子１０６に印加できる電圧よりさらに高い電圧を、表示装置５０が有する表示素子１０６に印加することができる。なお、画素１１を用いて表示される画像が最低階調の画像である場合に当該画素１１が有する表示素子１０６に印加される電圧が、表示素子１０６のしきい値電圧以下となるように、電位Ｖ_ＲＰの値、及び電位Ｖ’_ＲＰの値を設定することが好ましい。ここで、表示素子１０６のしきい値電圧とは、例えば表示素子１０６の可視光の透過率が特定の値となる場合に、表示素子１０６に印加される電圧を示す。

また、表示装置５０では、表示装置１０と同様に、電位Ｖ_ＲＰ及び電位Ｖ’_ＲＰを、面順次で画素１１に供給することができる。

図９は、表示装置５０の変形例である、表示装置６０の構成例を示すブロック図である。図９では、図６と同様に、画素１１のうち、画素１１［１，ｊ］、画素１１［１，ｊ＋１］、画素１１［１，ｊ＋２］、画素１１［１，ｊ＋３］、画素１１［ｍ，ｊ］、画素１１［ｍ，ｊ＋１］、画素１１［ｍ，ｊ＋２］、及び画素１１［ｍ，ｊ＋３］を図示している。また、図９では、図６と同様に、ゲートドライバ回路１４は図示していない。

表示装置６０は、トランジスタ１６がトランジスタ１６ａ又はトランジスタ１６ｂに、配線４２が配線４２ａ又は配線４２ｂに置き換わっている点が、表示装置５０と異なる。また、表示装置６０は、配線２６を有さず、配線２６ａ及び配線２６ｂを有する点が、表示装置５０と異なる。表示装置６０に設けられるトランジスタ１６ａの個数と、トランジスタ１６ｂの個数と、は等しくすることができる。つまり、表示装置６０は、例えばトランジスタ１６ａがｎ／２個、トランジスタ１６ｂがｎ／２個設けられた構成とすることができる。また、配線４２ａの本数は、トランジスタ１６ａの個数と等しくすることができ、配線４２ｂの本数は、トランジスタ１６ｂの個数と等しくすることができる。つまり、表示装置６０は、例えば配線４２ａがｎ／２本、配線４２ｂがｎ／２本設けられた構成とすることができる。

なお、トランジスタ１６ａ及びトランジスタ１６ｂは、トランジスタ１６と同様のトランジスタ等を用いることができ、スイッチとしての機能を有していれば、トランジスタでなくてもよい。また、配線４２ａ及び配線４２ｂは、配線４２と同様にデータ線としての機能を有し、配線２６ａ及び配線２６ｂは、配線２６と同様に電源線としての機能を有する。

図９では、画素１１［１，ｊ］乃至画素１１［ｍ，ｊ］が１本の配線４２ａと電気的に接続され、画素１１［１，ｊ＋１］乃至画素１１［ｍ，ｊ＋１］が１本の配線４２ｂと電気的に接続され、画素１１［１，ｊ＋２］乃至画素１１［ｍ，ｊ＋２］が１本の配線４２ａと電気的に接続され、画素１１［１，ｊ＋３］乃至画素１１［ｍ，ｊ＋３］が１本の配線４２ｂと電気的に接続されている場合を示している。つまり、配線４２ａは、例えば奇数列の画素１１又は偶数列の画素１１の一方と電気的に接続され、配線４２ｂは、奇数列の画素１１又は偶数列の画素１１の他方と電気的に接続されている。

トランジスタ１６ａのソース又はドレインの一方は、配線４２ａと電気的に接続されている。トランジスタ１６ｂのソース又はドレインの一方は、配線４２ｂと電気的に接続されている。トランジスタ１６ａのソース又はドレインの他方は、配線２６ａと電気的に接続されている。トランジスタ１６ｂのソース又はドレインの他方は、配線２６ｂと電気的に接続されている。トランジスタ１６ａのゲート、及びトランジスタ１６ｂのゲートは、配線２３と電気的に接続されている。

本明細書等において、例えば画素１１［１，ｊ］乃至画素１１［ｍ，ｊ］と電気的に接続されている配線４２ａを、配線４２ａ［ｊ］と記載して示す。また、例えば画素１１［１，ｊ＋１］乃至画素１１［ｍ，ｊ＋１］と電気的に接続されている配線４２ｂを、配線４２ｂ［ｊ＋１］と記載して示す。さらに、例えば配線４２ａ［ｊ］と電気的に接続されたトランジスタをトランジスタ１６ａ［ｊ］と記載して示し、配線４２ｂ［ｊ＋１］と電気的に接続されたトランジスタをトランジスタ１６ｂ［ｊ＋１］と記載して示す。

配線２６ａの電位、及び配線２６ｂの電位は、電位Ｖ_ＲＰ又は電位Ｖ’_ＲＰとすることができる。ここで、例えば配線２６ａの電位が電位Ｖ_ＲＰである場合は配線２６ｂの電位を電位Ｖ’_ＲＰとすることができ、配線２６ａの電位が電位Ｖ’_ＲＰである場合は配線２６ｂの電位を電位Ｖ_ＲＰとすることができる。なお、前述のように、電位Ｖ_ＲＰ及び電位Ｖ’_ＲＰは、電源回路により生成することができる。

図１０は、表示装置６０が有する画素１１［ｉ，ｊ］及び画素１１［ｉ，ｊ＋１］の動作方法の一例を説明するタイミングチャートである。なお、トランジスタ１６ａ及びトランジスタ１６ｂは、ｎチャネル型トランジスタとしているが、適宜電位の大小関係を反転させること等により、トランジスタ１６ａ及びトランジスタ１６ｂがｐチャネル型トランジスタ等であったとしても、以下の説明を適用することができる。

図１０に示す動作方法では、配線２１［ｉ］、配線２２［ｉ］、配線２３、配線４１［ｊ］、ノードＮＭ［ｉ，ｊ］、及びノードＮＡ［ｉ，ｊ］の電位は、図７に示す動作方法と同様である。また、図１０に示す動作方法において、配線２６ａの電位は、図７に示す配線２６の電位と同様であり、配線４２ａ［ｊ］の電位は、図７に示す配線４２［ｊ］の電位と同様である。

図１０に示す動作方法において、配線２６ｂの電位は、電位Ｖ_ＲＰを電位Ｖ’_ＲＰに、電位Ｖ’_ＲＰを電位Ｖ_ＲＰにそれぞれ置き換えている点が、配線２６ａの電位と異なる。また、配線４１［ｊ＋１］の電位は、電位Ｖ_Ｓ１［ｉ，ｊ］を電位Ｖ’_Ｓ１［ｉ，ｊ＋１］に、電位Ｖ’_Ｓ１［ｉ，ｊ］を電位Ｖ_Ｓ１［ｉ，ｊ＋１］にそれぞれ置き換えている点が、配線４１［ｊ］の電位と異なる。また、配線４２ｂ［ｊ＋１］の電位は、電位Ｖ_Ｓ２［ｉ，ｊ］を電位Ｖ’_Ｓ２［ｉ，ｊ＋１］に、電位Ｖ_ＲＰを電位Ｖ’_ＲＰに、電位Ｖ’_Ｓ２［ｉ，ｊ］を電位Ｖ_Ｓ２［ｉ，ｊ＋１］に、電位Ｖ’_ＲＰを電位Ｖ_ＲＰにそれぞれ置き換えている点が、配線４２ａ［ｊ］の電位と異なる。

また、ノードＮＭ［ｉ，ｊ＋１］の電位は、電位Ｖ_Ｓ１［ｉ，ｊ］を電位Ｖ’_Ｓ１［ｉ，ｊ＋１］に、電位Ｖ_ＤＥ［ｉ，ｊ］を電位Ｖ’_ＤＥ［ｉ，ｊ＋１］に、電位Ｖ’_Ｓ１［ｉ，ｊ］を電位Ｖ_Ｓ１［ｉ，ｊ＋１］に、電位Ｖ’_ＤＥ［ｉ，ｊ］を電位Ｖ_ＤＥ［ｉ，ｊ＋１］にそれぞれ置き換えている点が、ノードＮＭ［ｉ，ｊ］の電位と異なる。また、ノードＮＡ［ｉ，ｊ＋１］の電位は、電位Ｖ_Ｓ２［ｉ，ｊ］を電位Ｖ’_Ｓ２［ｉ，ｊ＋１］に、電位Ｖ_ＲＰを電位Ｖ’_ＲＰに、電位Ｖ’_Ｓ２［ｉ，ｊ］を電位Ｖ_Ｓ２［ｉ，ｊ＋１］に、電位Ｖ’_ＲＰ電位Ｖ_ＲＰにそれぞれ置き換えている点が、ノードＮＡ［ｉ，ｊ］の電位と異なる。

図１０に示す動作方法において、時刻Ｔ０３から時刻Ｔ０４までの間におけるノードＮＭ［ｉ，ｊ］の電位である電位Ｖ_ＤＥ［ｉ，ｊ］の値は電位Ｖ_ＣＯＭ以上とすることができ、ノードＮＭ［ｉ，ｊ＋１］の電位である電位Ｖ’_ＤＥ［ｉ，ｊ＋１］の値は電位Ｖ_ＣＯＭ以下とすることができる。一方、時刻Ｔ１３から時刻Ｔ１４までの間におけるノードＮＭ［ｉ，ｊ］の電位である電位Ｖ’_ＤＥ［ｉ，ｊ］の値は電位Ｖ_ＣＯＭ以下とすることができ、ノードＮＭ［ｉ，ｊ＋１］の電位である電位Ｖ_ＤＥ［ｉ，ｊ＋１］の値は電位Ｖ_ＣＯＭ以上とすることができる。以上より、表示装置６０では、列ライン反転駆動方式によりフレーム反転駆動を行うことができるので、フリッカの発生を抑制することができ、高品位の画像を表示することができる。なお、表示装置１０のように電位Ｖ_ＲＰ及び電位Ｖ’_ＲＰをソースドライバ回路１５が生成する場合であっても、表示装置６０と同様に列ライン反転駆動方式により駆動を行うことができる。

以上が表示装置６０に設けられた画素１１［ｉ，ｊ］及び画素１１［ｉ，ｊ＋１］の動作方法の一例である。なお、表示装置６０は、表示装置５０等と同様に、電位Ｖ_ＲＰ及び電位Ｖ’_ＲＰを、面順次で画素１１に供給することができる。

なお、電位Ｖ_Ｓ１［ｉ，ｊ］、電位Ｖ_Ｓ１［ｉ，ｊ＋１］、電位Ｖ_Ｓ２［ｉ，ｊ］、電位Ｖ_Ｓ２［ｉ，ｊ＋１］、電位Ｖ_ＲＰ、電位Ｖ_ＤＥ［ｉ，ｊ］、及び電位Ｖ_ＤＥ［ｉ，ｊ＋１］の値については、電位Ｖ_ＲＰを電位Ｖ_{ＳＤＭＡＸ}より高い値に置き換えることにより、図３（Ａ）を参照することができる。また、電位Ｖ’_Ｓ１［ｉ，ｊ］、電位Ｖ’_Ｓ１［ｉ，ｊ＋１］、電位Ｖ’_Ｓ２［ｉ，ｊ］、電位Ｖ’_Ｓ２［ｉ，ｊ＋１］、電位Ｖ’_ＲＰ、電位Ｖ’_ＤＥ［ｉ，ｊ］、及び電位Ｖ’_ＤＥ［ｉ，ｊ＋１］の値については、電位Ｖ’_ＲＰを電位Ｖ_{ＳＤＭＩＮ}より高い値に置き換えることにより、図３（Ｂ）を参照することができる。

また、図１０に示す動作方法において、配線２１［ｉ］、配線２２［ｉ］、配線２３、配線４１［ｊ］、ノードＮＭ［ｉ，ｊ］、及びノードＮＡ［ｉ，ｊ］の電位は、図８に示す動作方法と同様としてもよい。また、図１０に示す動作方法において、配線２６ａの電位は、図８に示す配線２６の電位と同様としてもよく、配線４２ａ［ｊ］の電位は、図８に示す配線４２［ｊ］の電位と同様としてもよい。この場合、画素１１に供給される各電位は、図５（Ａ）、（Ｂ）を参照することができる。

本発明の一態様において、画素１１の構成は図１（Ｂ）に示す構成に限られない。図１１（Ａ）は、画素１１の、図１（Ｂ）とは異なる構成例を説明する図である。

図１１（Ａ）に示す構成の画素１１において、表示素子１０６は発光素子とすることができる。発光素子として、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）素子等を用いることができる。

また、図１１（Ａ）に示す構成の画素１１では、トランジスタ１０３が設けられている。さらに、容量素子１０５が設けられておらず、容量素子１０７が設けられている。

トランジスタ１０１のソース又はドレインの一方は、容量素子１０４の一方の電極と電気的に接続されている。容量素子１０４の一方の電極は、トランジスタ１０３のゲートと電気的に接続されている。トランジスタ１０３のゲートは、容量素子１０７の一方の電極と電気的に接続されている。

容量素子１０７の他方の電極は、表示素子１０６の一方の電極と電気的に接続されている。表示素子１０６の一方の電極は、トランジスタ１０３のソース又はドレインの一方と電気的に接続されている。トランジスタ１０３のソース又はドレインの他方は、共通配線３４と電気的に接続されている。共通配線３４には、例えば定電位を供給することができる。例えば、電位Ｖ_ＣＯＭ以上の電位を供給することができる。

ここで、トランジスタ１０１のソース又はドレインの一方、トランジスタ１０３のゲート、容量素子１０４の一方の電極、及び容量素子１０７の一方の電極が電気的に接続されたノードを、ノードＮＭとする。

以上が図１１（Ａ）に示す構成の画素１１の、図１（Ｂ）に示す構成の画素１１との相違点である。図１１（Ａ）に示す構成の画素１１の動作は、図２、図４、図７、又は図８に示す、時刻Ｔ０１乃至時刻Ｔ０４における動作を参照することができる。

前述のように、本発明の一態様の表示装置では、表示素子１０６に高電圧を印加することができる。よって、画素１１を図１１（Ａ）に示す構成とすることで、発光素子である表示素子１０６に大電流を流すことができる。したがって、本発明の一態様の表示装置に高輝度の画像を表示することができる。

図１１（Ｂ）、（Ｃ）は、画素１１の構成例を説明する図である。図１１（Ｂ）では、図１（Ｂ）に示す構成の画素１１が有するトランジスタ１０１、及びトランジスタ１０２にバックゲートを設けており、図１１（Ｃ）では、図１１（Ａ）に示す構成の画素１１が有するトランジスタ１０１、トランジスタ１０２、及びトランジスタ１０３にバックゲートを設けている。当該バックゲートはフロントゲートと電気的に接続されており、オン電流を高める効果を有する。また、バックゲートにフロントゲートと異なる定電位を供給できる構成としてもよい。当該構成とすることで、トランジスタのしきい値電圧を制御することができる。なお、図１１（Ｂ）、（Ｃ）においては、全てのトランジスタにバックゲートを設けた構成を図示しているが、バックゲートが設けられないトランジスタを有していてもよい。

本実施の形態は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態２）
＜表示装置の構成例＞
本実施の形態では、本発明の一態様の表示装置の構成例について図面を用いて説明する。

図１２（Ａ）に、本発明の一態様の表示装置の一例である、透過型の液晶表示装置の断面図を示す。図１２（Ａ）に示す液晶表示装置は、基板１３１、トランジスタ１０１、トランジスタ１０２、絶縁層２１５、導電層４６、絶縁層４４、画素電極１２１、絶縁層４５、共通電極１２３、液晶層１２２、及び基板１３２を有する。

トランジスタ１０１及びトランジスタ１０２は、基板１３１上に位置する。絶縁層２１５は、トランジスタ１０１上、及びトランジスタ１０２上に位置する。導電層４６は、絶縁層２１５上に位置する。絶縁層４４は、トランジスタ１０１上、トランジスタ１０２上、絶縁層２１５上、及び導電層４６上に位置する。画素電極１２１は、絶縁層４４上に位置する。絶縁層４５は、画素電極１２１上に位置する。共通電極１２３は、絶縁層４５上に位置する。液晶層１２２は、共通電極１２３上に位置する。共通電極１２３は、画素電極１２１を介して、導電層４６と重なる領域を有する。画素電極１２１はトランジスタ１０１のソース又はドレインと電気的に接続される。導電層４６はトランジスタ１０２のソース又はドレインと電気的に接続される。導電層４６、画素電極１２１、及び共通電極１２３は、それぞれ、可視光を透過する機能を有する。

本実施の形態の液晶表示装置は、画素電極１２１と共通電極１２３とが絶縁層４５を介して積層され、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードで動作する。画素電極１２１、液晶層１２２、及び共通電極１２３は、表示素子１０６として機能することができる。

画素電極１２１、絶縁層４５、及び共通電極１２３は、１つの容量素子１０５として機能することができる。また、導電層４６、絶縁層４４、及び画素電極１２１は、１つの容量素子１０４として機能することができる。このように、本実施の形態の液晶表示装置は、画素に２つの容量素子を有する。

また、２つの容量素子はいずれも可視光を透過する材料で形成され、且つ、互いに重なる領域を有する。これにより、画素は、高い開口率を有し、さらに複数の保持容量を有することができる。

透過型の液晶表示装置の開口率（画素の開口率ともいえる）を高めることで、液晶表示装置の高精細化が可能となる。また、開口率を高めることで、光取り出し効率を高めることができる。これにより、液晶表示装置の消費電力を低減させることができる。

容量素子１０４の容量は、容量素子１０５の容量よりも大きいことが好ましい。例えば、画素電極１２１と導電層４６とが重なる領域の面積は、画素電極１２１と共通電極１２３とが重なる領域の面積より大きいことが好ましい。また、導電層４６と画素電極１２１との間に位置する絶縁層４４の厚さＴ１は、画素電極１２１と共通電極１２３との間に位置する絶縁層４５の厚さＴ２よりも薄いことが好ましい。

本実施の形態の表示装置の構成は、タッチパネルに適用することもできる。図１２（Ｂ）は、図１２（Ａ）に示す表示装置にタッチセンサＴＣを搭載した例である。タッチセンサＴＣを表示装置の表示面に近い位置に設けることで、タッチセンサＴＣの感度を高めることができる。

本発明の一態様のタッチパネルが有する検知素子（センサ素子ともいう）に限定は無い。指やスタイラス等の被検知体の近接又は接触を検知することのできる様々なセンサを、検知素子として適用することができる。

センサの方式としては、例えば、静電容量方式、抵抗膜方式、表面弾性波方式、赤外線方式、光学方式、感圧方式等様々な方式を用いることができる。

静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。また、投影型静電容量方式としては、自己容量方式、相互容量方式等がある。相互容量方式を用いると、同時多点検知が可能となるため好ましい。

本発明の一態様のタッチパネルは、別々に作製された表示装置と検知素子とを貼り合わせる構成、表示素子を支持する基板及び対向基板の一方又は双方に検知素子を構成する電極等を設ける構成等、様々な構成を適用することができる。

≪画素の上面レイアウト≫
図１３（Ａ）乃至（Ｃ）に、画素の上面図を示す。図１３（Ａ）は、ゲート２２１ａ及びゲート２２１ｂから共通電極１２３ａまでの積層構造を共通電極１２３ａ側から見た上面図である。図１３（Ｂ）は、図１３（Ａ）の積層構造から共通電極１２３ａを除いた上面図であり、図１３（Ｃ）は、図１３（Ａ）の積層構造から共通電極１２３ａ及び画素電極１２１を除いた上面図である。

画素は、接続部７３と接続部７４を有する。接続部７３では、画素電極１２１がトランジスタ１０１と電気的に接続されている。具体的には、トランジスタ１０１のソース又はドレインとして機能する導電層２２２ａが導電層４６ｂと接し、且つ、導電層４６ｂが画素電極１２１と接している。接続部７４では、導電層４６ａがトランジスタ１０２と電気的に接続されている。具体的には、導電層４６ａがトランジスタ１０２のソース又はドレインとして機能する導電層２２２ｃと接している。

≪表示装置の断面構造≫
図１４に、表示装置の断面図を示す。なお、画素の断面構造については、図１３（Ａ）に示す一点鎖線Ｂ１−Ｂ２間の断面図に相当する。

図１４に示す表示装置は、基板１３１、基板１３２、トランジスタ１０１、導電層４６ａ、導電層４６ｂ、絶縁層４４、絶縁層４５、画素電極１２１、液晶層１２２、共通電極１２３ａ、導電層１２３ｂ、導電層２２２ｅ、配向膜１３３ａ、配向膜１３３ｂ、接着層１４１、オーバーコート１３５、遮光層３８、偏光板１６１、偏光板１６３、バックライトユニット３０、ＦＰＣ１７２等を有する。

ここで、バックライトユニット３０には光源３９が設けられ、例えば赤色の光を発する光源３９、緑色の光を発する光源３９、及び青色の光を発する光源３９が設けられた構成とすることができる。この場合、例えば赤色の光を発する光源３９、緑色の光を発する光源３９、及び青色の光を発する光源３９を順番に発光させることにより、本発明の一態様の表示装置をフィールドシーケンシャル方式で動作させることができる。本発明の一態様の表示装置をフィールドシーケンシャル方式で動作させる場合、図１４に示すように、着色層（カラーフィルタ）を設ける必要がない。つまり、着色層における光吸収による光の損失がない。よって、本発明の一態様の表示装置における光の透過率を向上させることができる。また、光源３９の発光照度を低くしても、本発明の一態様の表示装置に高輝度の画像を表示することができるため、本発明の一態様の表示装置の消費電力を低減することができる。なお、赤色の光源３９、緑色の光源３９、及び青色の光源３９を同時に発光させた場合、本発明の一態様の表示装置は白色表示を行うことができる。

基板１３１上にトランジスタ１０１及びトランジスタ１０２が位置する。トランジスタ１０１は、ゲート２２１ａ、ゲート絶縁層２１１、半導体層２３１ａ、導電層２２２ａ、導電層２２２ｂ、絶縁層２１２、絶縁層２１３、ゲート絶縁層２２５ａ、及びゲート２２３ａを有する。トランジスタ１０２は、ゲート２２１ｂ、ゲート絶縁層２１１、半導体層２３１ｂ、導電層２２２ｃ、導電層２２２ｄ、絶縁層２１２、絶縁層２１３、ゲート絶縁層２２５ｂ、及びゲート２２３ｂを有する。

図１４に示すトランジスタ１０１及びトランジスタ１０２は、チャネルの上下にゲートを有する。２つのゲートは、電気的に接続されていることが好ましい。２つのゲートが電気的に接続されている構成のトランジスタは、他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速動作が可能な回路を作製することができる。さらには回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、表示装置を大型化、又は高精細化して配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することが可能である。また、回路部の占有面積を縮小できるため、表示装置の狭額縁化が可能である。また、このような構成を適用することで、信頼性の高いトランジスタを実現することができる。

半導体層２３１は、一対の低抵抗領域２３１ｎと、一対の低抵抗領域２３１ｎの間に挟持されたチャネル形成領域２３１ｉと、を有する。

チャネル形成領域２３１ｉは、ゲート絶縁層２１１を介してゲート２２１と重なり、ゲート絶縁層２２５を介してゲート２２３と重なる。

本明細書等において、半導体層２３１は、半導体層２３１ａ又は半導体層２３１ｂの一方又は両方を示す。また、ゲート２２１は、ゲート２２１ａ又はゲート２２１ｂの一方又は両方を示し、ゲート２２３は、ゲート２２３ａ又はゲート２２３ｂの一方又は両方を示す。さらに、ゲート絶縁層２２５は、ゲート絶縁層２２５ａ又はゲート絶縁層２２５ｂの一方又は両方を示す。

ここでは、半導体層２３１に金属酸化物を用いる場合を例に挙げて説明する。

チャネル形成領域２３１ｉと接するゲート絶縁層２１１及びゲート絶縁層２２５は酸化物絶縁層であることが好ましい。なお、ゲート絶縁層２１１又はゲート絶縁層２２５が積層構造である場合、少なくともチャネル形成領域２３１ｉと接する層が酸化物絶縁層であることが好ましい。これにより、チャネル形成領域２３１ｉに酸素欠損が生じることを抑制でき、トランジスタの信頼性を高めることができる。

絶縁層２１３及び絶縁層２１４のうち一方又は双方は窒化物絶縁層であることが好ましい。これにより、半導体層２３１に不純物が入り込むことを抑制でき、トランジスタの信頼性を高めることができる。

絶縁層２１５は、平坦化機能を有することが好ましく、例えば、有機絶縁層であることが好ましい。なお、絶縁層２１４及び絶縁層２１５のうち一方又は双方は形成しなくてもよい。

低抵抗領域２３１ｎは、チャネル形成領域２３１ｉよりも抵抗率が低い。低抵抗領域２３１ｎは半導体層２３１のうち絶縁層２１２と接する領域である。ここで、絶縁層２１２が窒素又は水素を有することが好ましい。これにより、絶縁層２１２中の窒素又は水素が低抵抗領域２３１ｎに入り込み、低抵抗領域２３１ｎのキャリア濃度を高めることができる。又は、ゲート２２３をマスクとして、不純物を添加することで、低抵抗領域２３１ｎを形成してもよい。当該不純物としては、例えば、水素、ヘリウム、ネオン、アルゴン、フッ素、窒素、リン、ヒ素、アンチモン、ホウ素、アルミニウム等が挙げられ、当該不純物は、イオン注入法又はイオンドーピング法を用いて添加することができる。また、上記不純物以外にも、半導体層２３１の構成元素の一つである、インジウム等を添加することで低抵抗領域２３１ｎを形成してもよい。インジウムを添加することで、チャネル形成領域２３１ｉよりも低抵抗領域２３１ｎの方が、インジウムの濃度が高くなる場合がある。

また、ゲート絶縁層２２５及びゲート２２３を形成した後に、半導体層２３１の一部の領域に接するように第１の層を形成し、加熱処理を施すことにより、当該領域を低抵抗化させ、低抵抗領域２３１ｎを形成することができる。

第１の層としては、アルミニウム、チタン、タンタル、タングステン、クロム、及びルテニウム等の金属元素の少なくとも一を含む膜を用いることができる。特に、アルミニウム、チタン、タンタル、及びタングステンの少なくとも一を含むことが好ましい。又は、これら金属元素の少なくとも一を含む窒化物、又はこれら金属元素の少なくとも一を含む酸化物を好適に用いることができる。特に、タングステン膜、チタン膜等の金属膜、窒化アルミニウムチタン膜、窒化チタン膜、窒化アルミニウム膜等の窒化物膜、酸化アルミニウムチタン膜等の酸化物膜等を好適に用いることができる。

第１の層の厚さは、例えば０．５ｎｍ以上２０ｎｍ以下、好ましくは０．５ｎｍ以上１５ｎｍ以下、より好ましくは０．５ｎｍ以上１０ｎｍ以下、さらに好ましくは１ｎｍ以上６ｎｍ以下とすることができる。代表的には、５ｎｍ程度、又は２ｎｍ程度とすることができる。第１の層がこのように薄い場合であっても、十分に半導体層２３１を低抵抗化できる。

低抵抗領域２３１ｎは、チャネル形成領域２３１ｉよりもキャリア密度の高い領域とすることが重要である。例えば低抵抗領域２３１ｎは、チャネル形成領域２３１ｉよりも水素を多く含む領域、又は、チャネル形成領域２３１ｉよりも酸素欠損を多く含む領域とすることができる。酸化物半導体中の酸素欠損と水素原子とが結合すると、キャリアの発生源となる。

半導体層２３１の一部の領域に第１の層を接して設けた状態で、加熱処理を行うことで、当該領域中の酸素が第１の層に吸引され、当該領域中に酸素欠損を多く形成することができる。これにより、低抵抗領域２３１ｎを極めて低抵抗な領域とすることができる。

このように形成された低抵抗領域２３１ｎは、後の処理で高抵抗化しにくいといった特徴を有する。例えば、酸素を含む雰囲気下での加熱処理や、酸素を含む雰囲気下での成膜処理等を行っても、低抵抗領域２３１ｎの導電性が損なわれる恐れがないため、電気特性が良好で、且つ信頼性の高いトランジスタを実現できる。

加熱処理を経た後の第１の層が導電性を有する場合には、加熱処理後に第１の層を除去することが好ましい。一方、第１の層が絶縁性を有する場合には、これを残存させることで第１の層を保護絶縁膜として機能させることができる。

絶縁層２１５上に導電層４６ｂが位置し、導電層４６ｂ上に絶縁層４４が位置し、絶縁層４４上に画素電極１２１が位置する。画素電極１２１は、導電層２２２ａと電気的に接続されている。具体的には、導電層２２２ａは導電層４６ｂと接続し、導電層４６ｂは画素電極１２１と接続する。

絶縁層２１５上に導電層４６ａが位置する。導電層４６ａは、導電層２２２ｃと電気的に接続されている。具体的には、導電層４６ａは、絶縁層２１４及び絶縁層２１５に設けられた開口を介して、導電層２２２ｃと接している。

基板１３１と基板１３２は接着層１４１によって貼り合わされている。

ＦＰＣ１７２は、導電層２２２ｅと電気的に接続されている。具体的には、ＦＰＣ１７２は接続体２４２と接し、接続体２４２は導電層１２３ｂと接し、導電層１２３ｂは導電層２２２ｅと接する。導電層１２３ｂは絶縁層４５上に形成され、導電層２２２ｅは、絶縁層２１４上に形成されている。導電層１２３ｂは、共通電極１２３ａと同一の工程、同一の材料で形成することができる。導電層２２２ｅは、導電層２２２ａ乃至導電層２２２ｄと同一の工程、同一の材料で形成することができる。

画素電極１２１、絶縁層４５、及び共通電極１２３ａは、１つの容量素子１０５として機能することができる。また、導電層４６ａ、絶縁層４４、及び画素電極１２１は、１つの容量素子１０４として機能することができる。このように、本発明の一態様の表示装置は、１つの画素に例えば２つの容量素子を有する。したがって、画素の保持容量を大きくすることができる。

また、２つの容量素子はいずれも可視光を透過する材料で形成され、且つ、互いに重なる領域を有する。これにより、画素は、高い開口率と、大きな保持容量と、を両立することができる。

容量素子１０４の容量は、容量素子１０５の容量よりも大きいことが好ましい。そのため、画素電極１２１と導電層４６ａとが重なる領域の面積は、画素電極１２１と共通電極１２３ａとが重なる領域の面積より大きいことが好ましい。また、導電層４６ａと画素電極１２１との間に位置する絶縁層４４の厚さは、画素電極１２１と共通電極１２３ａとの間に位置する絶縁層４５の厚さよりも薄いことが好ましい。

図１４では、トランジスタ１０１及びトランジスタ１０２の双方がバックゲート（ゲート２２３）を有する例を示したが、トランジスタ１０１及びトランジスタ１０２の一方又は双方がバックゲートを有していなくてもよい。

また、図１４では、ゲート絶縁層２２５がチャネル形成領域２３１ｉ上にのみ形成され、低抵抗領域２３１ｎと重ならない例を示したが、ゲート絶縁層２２５は低抵抗領域２３１ｎの少なくとも一部と重なっていてもよい。図１５では、ゲート絶縁層２２５が低抵抗領域２３１ｎ、ゲート絶縁層２１１と接して形成される例を示す。図１５に示すゲート絶縁層２２５は、ゲート２２３をマスクに用いてゲート絶縁層２２５を加工する工程を削減できる、絶縁層２１４の被形成面の段差を低くできる等のメリットを有する。

図１６に示す表示装置は、トランジスタ１０１及びトランジスタ１０２の構造が図１４及び図１５とは異なる。

図１６に示すトランジスタ１０１は、ゲート２２１ａ、ゲート絶縁層２１１、半導体層２３１ａ、導電層２２２ａ、導電層２２２ｂ、絶縁層２１７、絶縁層２１８、絶縁層２１５、及びゲート２２３ａを有する。トランジスタ１０２は、ゲート２２１ｂ、ゲート絶縁層２１１、半導体層２３１ｂ、導電層２２２ｃ、導電層２２２ｄ、絶縁層２１７、絶縁層２１８、絶縁層２１５、及びゲート２２３ｂを有する。導電層２２２ａ及び導電層２２２ｂのうち一方はソースとして機能し、他方はドレインとして機能する。絶縁層２１７、絶縁層２１８、及び絶縁層２１５はゲート絶縁層として機能する。

ここでは、半導体層２３１に金属酸化物を用いる場合を例に挙げて説明する。

半導体層２３１と接するゲート絶縁層２１１及び絶縁層２１７は酸化物絶縁層であることが好ましい。なお、ゲート絶縁層２１１又は絶縁層２１７が積層構造である場合、少なくとも半導体層２３１と接する層が酸化物絶縁層であることが好ましい。これにより、半導体層２３１に酸素欠損が生じることを抑制でき、トランジスタの信頼性を高めることができる。

絶縁層２１８は窒化物絶縁層であることが好ましい。これにより、半導体層２３１に不純物が入り込むことを抑制でき、トランジスタの信頼性を高めることができる。

絶縁層２１５は、平坦化機能を有することが好ましく、例えば、有機絶縁層であることが好ましい。なお、絶縁層２１５は形成しなくてもよく、絶縁層２１８上に接して導電層４６ａを形成してもよい。

絶縁層２１５上に導電層４６ｂが位置し、導電層４６ｂ上に絶縁層４４が位置し、絶縁層４４上に画素電極１２１が位置する。画素電極１２１は、導電層２２２ａと電気的に接続されている。具体的には、導電層２２２ａは導電層４６ｂと接続し、導電層４６ｂは画素電極１２１と接続する。

絶縁層２１５上に導電層４６ａが位置する。導電層４６ａ上に絶縁層４４及び絶縁層４５が位置する。絶縁層４５上に共通電極１２３ａが位置する。

図１７に示す表示装置は、着色層３３１が設けられている点が図１４乃至図１６とは異なる。着色層３３１は、例えば赤色光、緑色光、又は青色光等、特定の波長域の光を透過する有色層である。着色層３３１に用いることのできる材料としては、金属材料、樹脂材料、及び顔料又は染料が含まれた樹脂材料等が挙げられる。図１７に示す表示装置では、光源３９を白色の光を発する光源とすることができる。

図１７に示す表示装置は、例えば赤色の画像、緑色の画像、及び青色の画像を時分割で表示しなくても、カラーの画像を表示することができる。よって、本発明の一態様の表示装置の動作周波数が低くても、カラーブレイクの発生等が生じないため、高品位の画像を表示することができる。また、発光させる光源３９を切り替えなくてよいため、本発明の一態様の表示装置の動作を簡易なものとすることができる。

≪構成要素の材料≫
次に、本実施の形態の表示装置の各構成要素に用いることができる材料等の詳細について、説明を行う。

表示装置が有する基板の材質等に大きな制限はなく、様々な基板を用いることができる。例えば、ガラス基板、石英基板、サファイア基板、半導体基板、セラミック基板、金属基板、又はプラスチック基板等を用いることができる。

厚さの薄い基板を用いることで、表示装置の軽量化及び薄型化を図ることができる。さらに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する表示装置を実現できる。

液晶材料には、誘電率の異方性（Δε）が正であるポジ型の液晶材料と、負であるネガ型の液晶材料がある。本発明の一態様では、どちらの材料を用いることもでき、適用するモード及び設計に応じて最適な液晶材料を用いることができる。

本実施の形態の表示装置では、様々なモードが適用された液晶素子を用いることができる。上述したＦＦＳモードのほかに、例えば、ＩＰＳモード、ＴＮモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＶＡ−ＩＰＳモード、ゲストホストモード等が適用された液晶素子を用いることができる。

なお、液晶素子は、液晶の光学変調作用によって光の透過又は非透過を制御する素子である。液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。

上述の通り、本実施の形態の表示装置は、高い電圧をかけて液晶素子を駆動させることができるため、ブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性を示す。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要であり、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の表示パネルの不良又は破損を軽減することができる。

本実施の形態の表示装置は、透過型の液晶表示装置であるため、一対の電極（画素電極１２１及び共通電極１２３ａ）の双方に、可視光を透過する導電性材料を用いる。また、導電層４６ｂも可視光を透過する導電性材料を用いて形成することで、容量素子１０４を設けても画素の開口率が低下することを抑制できる。なお、容量素子の誘電体として機能する絶縁層４４及び絶縁層４５には、窒化シリコン膜が好適である。

可視光を透過する導電性材料としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種以上を含む材料を用いるとよい。具体的には、酸化インジウム、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化シリコンを含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛、ガリウムを含む酸化亜鉛等が挙げられる。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば酸化グラフェンを含む膜を還元して形成することができる。

また、可視光を透過する導電膜は、酸化物半導体を用いて形成することができる（以下、酸化物導電層ともいう）。酸化物導電層は、例えば、インジウムを含むことが好ましく、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、Ｓｎ又はＨｆ）を含むことがさらに好ましい。

酸化物半導体は、膜中の酸素欠損、及び膜中の水素、水等の不純物濃度のうち少なくとも一方によって、抵抗を制御することができる半導体材料である。そのため、酸化物半導体層へ酸素欠損及び不純物濃度の少なくとも一方が増加する処理、又は酸素欠損及び不純物濃度の少なくとも一方が低減する処理を選択することによって、酸化物導電層の有する抵抗率を制御することができる。

なお、このように、酸化物半導体を用いて形成された酸化物導電層は、キャリア密度が高く低抵抗な酸化物半導体層、導電性を有する酸化物半導体層、又は導電性の高い酸化物半導体層ということもできる。

本実施の形態の表示装置が有するトランジスタは、トップゲート型又はボトムゲート型のいずれの構造としてもよい。又は、チャネルの上下にゲート電極が設けられていてもよい。トランジスタに用いる半導体材料は特に限定されず、例えば、酸化物半導体、シリコン、ゲルマニウム等が挙げられる。

トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、又は一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。

例えば、第１４族の元素、化合物半導体又は酸化物半導体を半導体層に用いることができる。代表的には、シリコンを含む半導体、ガリウムヒ素を含む半導体又はインジウムを含む酸化物半導体等を半導体層に適用できる。

トランジスタのチャネルが形成される半導体に、酸化物半導体を適用することが好ましい。特にシリコンよりもバンドギャップの大きな酸化物半導体を適用することが好ましい。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減できるため好ましい。

酸化物半導体を用いることで、電気特性の変動が抑制され、信頼性の高いトランジスタを実現できる。

また、その低いオフ電流により、トランジスタを介して容量に蓄積した電荷を長期間に亘って保持することが可能である。このようなトランジスタを画素に適用することで、表示した画像の階調を維持しつつ、駆動回路を停止することも可能となる。その結果、極めて消費電力の低減された表示装置を実現できる。

トランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体層を有することが好ましい。これにより、トランジスタのオフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。

また、酸化物半導体を用いたトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。このような高速駆動が可能なトランジスタを表示装置に用いることで、表示部のトランジスタと、駆動回路部のトランジスタを同一基板上に形成することができる。すなわち、駆動回路として、別途、シリコンウェハ等により形成された半導体装置を用いる必要がないため、表示装置の部品点数を削減することができる。また、表示部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。

表示装置が有する各絶縁層、オーバーコート等に用いることのできる絶縁材料としては、有機絶縁材料又は無機絶縁材料を用いることができる。有機絶縁材料としては、例えば、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、及びフェノール樹脂等が挙げられる。無機絶縁層としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜、及び酸化ネオジム膜等が挙げられる。

トランジスタのゲート、ソース、ドレインのほか、表示装置が有する各種配線及び電極等の導電層には、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、又はタングステン等の金属、又はこれを主成分とする合金を単層構造又は積層構造として用いることができる。例えば、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、モリブデン膜上に銅膜を積層した二層構造、モリブデンとタングステンを含む合金膜上に銅膜を積層した二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜又は窒化チタン膜と、そのチタン膜又は窒化チタン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にチタン膜又は窒化チタン膜を形成する三層構造、モリブデン膜又は窒化モリブデン膜と、そのモリブデン膜又は窒化モリブデン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にモリブデン膜又は窒化モリブデン膜を形成する三層構造等がある。例えば、導電層を三層構造とする場合、一層目及び三層目には、チタン、窒化チタン、モリブデン、タングステン、モリブデンとタングステンを含む合金、モリブデンとジルコニウムを含む合金、又は窒化モリブデンでなる膜を形成し、二層目には、銅、アルミニウム、金又は銀、或いは銅とマンガンの合金等の低抵抗材料でなる膜を形成することが好ましい。なお、ＩＴＯ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、ＩＴＳＯ等の透光性を有する導電性材料を用いてもよい。なお、酸化物半導体の抵抗率を制御することで、酸化物導電層を形成してもよい。

接着層１４１としては、熱硬化樹脂、光硬化樹脂、又は２液混合型の硬化性樹脂等の硬化性樹脂を用いることができる。例えば、アクリル樹脂、ウレタン樹脂、エポキシ樹脂、又はシロキサン樹脂等を用いることができる。

接続体２４２としては、例えば、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）、又は異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）等を用いることができる。

バックライトユニット３０には、直下型のバックライト、エッジライト型のバックライト等を用いることができる。光源には、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子等を用いることができる。

表示装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、それぞれ、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原子層成膜（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて形成することができる。ＣＶＤ法の例として、プラズマ化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法及び熱ＣＶＤ法等が挙げられる。熱ＣＶＤ法の例として、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法が挙げられる。

表示装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、それぞれ、スピンコート、ディップ、スプレー塗布、インクジェット印刷、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法により形成することができる。

表示装置を構成する薄膜は、フォトリソグラフィ法等を用いて加工することができる。又は、遮蔽マスクを用いた成膜方法により、島状の薄膜を形成してもよい。又は、ナノインプリント法、サンドブラスト法、もしくはリフトオフ法等により薄膜を加工してもよい。フォトリソグラフィ法としては、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法と、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法と、がある。

フォトリソグラフィ法において、露光に用いる光としては、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、及びこれらを混合させた光が挙げられる。そのほか、紫外線、ＫｒＦレーザ光、又はＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。露光に用いる光としては、極端紫外光（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ−ｖｉｏｌｅｔ）及びＸ線等が挙げられる。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線又は電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビーム等のビームを走査することにより露光を行う場合には、フォトマスクは不要である。

薄膜のエッチングには、ドライエッチング法、ウエットエッチング法、サンドブラスト法等を用いることができる。

［金属酸化物］
本実施の形態の表示装置が有するトランジスタの半導体層には、酸化物半導体として機能する金属酸化物を用いることが好ましい。以下では、半導体層に適用可能な金属酸化物について説明する。

金属酸化物は、少なくともインジウム又は亜鉛を含むことが好ましい。特に、インジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム又は錫等が含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウム等から選ばれた一種、又は複数種が含まれていてもよい。

ここでは、金属酸化物が、インジウム、元素Ｍ、及び亜鉛を有するＩｎ−Ｍ−Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウム、又は錫等とする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム等がある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。

なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。例えば、亜鉛酸窒化物（ＺｎＯＮ）等の窒素を有する金属酸化物を、半導体層に用いてもよい。

酸化物半導体（金属酸化物）は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、及び非晶質酸化物半導体等がある。

ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、且つａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。

ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形及び七角形等の格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう。）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化すること等によって、歪みを許容することができるためである。

また、ＣＡＡＣ−ＯＳは、インジウム、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。

ＣＡＡＣ−ＯＳは結晶性の高い金属酸化物である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成等によって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損（Ｖ_Ｏ：ｏｘｙｇｅｎ ｖａｃａｎｃｙともいう。）等）の少ない金属酸化物ともいえる。したがって、ＣＡＡＣ−ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する金属酸化物は熱に強く、信頼性が高い。

ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。

なお、インジウムと、ガリウムと、亜鉛と、を有する金属酸化物の一種である、インジウム−ガリウム−亜鉛酸化物（以下、ＩＧＺＯ）は、上述のナノ結晶とすることで安定な構造をとる場合がある。特に、ＩＧＺＯは、大気中では結晶成長がし難い傾向があるため、大きな結晶（ここでは、数ｍｍの結晶、又は数ｃｍの結晶）よりも小さな結晶（例えば、上述のナノ結晶）とする方が、構造的に安定となる場合がある。

ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する金属酸化物である。ａ−ｌｉｋｅ ＯＳは、鬆又は低密度領域を有する。すなわち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、結晶性が低い。

酸化物半導体（金属酸化物）は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。

半導体層として機能する金属酸化物膜は、不活性ガス及び酸素ガスのいずれか一方又は双方を用いて成膜することができる。なお、金属酸化物膜の成膜時における酸素の流量比（酸素分圧）に、特に限定はない。ただし、電界効果移動度が高いトランジスタを得る場合においては、金属酸化物膜の成膜時における酸素の流量比（酸素分圧）は、０％以上３０％以下が好ましく、５％以上３０％以下がより好ましく、７％以上１５％以下がさらに好ましい。

金属酸化物は、エネルギーギャップが２ｅＶ以上であることが好ましく、２．５ｅＶ以上であることがより好ましく、３ｅＶ以上であることがさらに好ましい。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。

金属酸化物膜は、スパッタリング法により形成することができる。そのほか、ＰＬＤ法、ＰＥＣＶＤ法、熱ＣＶＤ法、ＡＬＤ法、真空蒸着法等を用いてもよい。

以上のように、本発明の一態様の表示装置は、画素に、可視光を透過する２つの容量素子を重ねて有するため、画素が、高い開口率と大きな保持容量とを両立することができる。

本実施の形態は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態３）
本実施の形態では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。

ＣＡＣ−ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、又はその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、又はその近傍のサイズで混合した状態をモザイク状、又はパッチ状ともいう。

なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウム等から選ばれた一種、又は複数種が含まれていてもよい。

例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯ_Ｘ１（Ｘ１は０よりも大きい実数）とする。）、又はインジウム亜鉛酸化物（以下、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２（Ｘ２、Ｙ２、及びＺ２は０よりも大きい実数）とする。）等と、ガリウム酸化物（以下、ＧａＯ_Ｘ３（Ｘ３は０よりも大きい実数）とする。）、又はガリウム亜鉛酸化物（以下、Ｇａ_Ｘ４Ｚｎ_Ｙ４Ｏ_Ｚ４（Ｘ４、Ｙ４、及びＺ４は０よりも大きい実数）とする。）等と、に材料が分離することでモザイク状となり、モザイク状のＩｎＯ_Ｘ１、又はＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。

つまり、ＣＡＣ−ＯＳは、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。

なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、及びＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ_３（ＺｎＯ）_ｍ１（ｍ１は自然数）、又はＩｎ_{（１＋ｘ０）}Ｇａ_{（１−ｘ０）}Ｏ_３（ＺｎＯ）_ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。

上記結晶性の化合物は、単結晶構造、多結晶構造、又はＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、且つａ−ｂ面においては配向せずに連結した結晶構造である。

一方、ＣＡＣ−ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。

なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。

なお、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域とは、明確な境界が観察できない場合がある。

なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウム等から選ばれた一種、又は複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。

ＣＡＣ−ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つ又は複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。

ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折測定から、測定領域のａ−ｂ面方向、及びｃ軸方向の配向は見られないことが分かる。

またＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域（リング領域）と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、及び断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。

また例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。

ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯ_Ｘ３等が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。

ここで、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域は、ＧａＯ_Ｘ３等が主成分である領域と比較して、導電性が高い領域である。つまり、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。

一方、ＧａＯ_Ｘ３等が主成分である領域は、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯ_Ｘ３等が主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。

従って、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯ_Ｘ３等に起因する絶縁性と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉ_ｏｎ）、及び高い電界効果移動度（μ）を実現することができる。

また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。

本実施の形態は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態４）
本実施の形態では、本発明の一態様の電子機器について図面を用いて説明する。

本実施の形態の電子機器は、表示部に、本発明の一態様の表示装置を有する。これにより、電子機器を低価格なものとし、また電子機器の消費電力を低減させることができる。

本実施の形態の電子機器の表示部には、例えばフルハイビジョン、２Ｋ、４Ｋ、８Ｋ、１６Ｋ、又はそれ以上の解像度を有する映像を表示させることができる。また、表示部の画面サイズは、対角２０インチ以上、対角３０インチ以上、対角５０インチ以上、対角６０インチ以上、又は対角７０インチ以上とすることができる。

本発明の一態様の表示装置を用いることができる電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用等のモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）、パチンコ機等の大型ゲーム機等の比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、等が挙げられる。また、本発明の一態様の表示装置は、携帯型の電子機器、装着型の電子機器（ウェアラブル機器）、ＶＲ（Ｖｉｒｔｕａｌ Ｒｅａｌｉｔｙ）機器、ＡＲ（Ａｕｇｍｅｎｔｅｄ Ｒｅａｌｉｔｙ）機器等にも好適に用いることができる。

本発明の一態様の電子機器は、二次電池を有していてもよく、非接触電力伝送を用いて、二次電池を充電することができると好ましい。

二次電池としては、例えば、ゲル状電解質を用いるリチウムポリマー電池（リチウムイオンポリマー電池）等のリチウムイオン二次電池、ニッケル水素電池、ニカド電池、有機ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、銀亜鉛電池等が挙げられる。

本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。

本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）を有していてもよい。

本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像等）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻等を表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラム又はデータを読み出す機能等を有することができる。

さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、又は複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能等を有することができる。さらに、受像部を有する電子機器においては、静止画又は動画を撮影する機能、撮影した画像を自動又は手動で補正する機能、撮影した画像を記録媒体（外部又は電子機器に内蔵）に保存する機能、撮影した画像を表示部に表示する機能等を有することができる。なお、本発明の一態様の電子機器が有する機能はこれらに限定されず、様々な機能を有することができる。

図１８（Ａ）に、テレビジョン装置１８１０を示す。テレビジョン装置１８１０は、表示部１８１１、筐体１８１２、スピーカ１８１３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、又は操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。

テレビジョン装置１８１０は、リモコン操作機１８１４により、操作することができる。

テレビジョン装置１８１０が受信できる放送電波としては、地上波、又は衛星から送信される電波等が挙げられる。また放送電波として、アナログ放送、デジタル放送等があり、また映像及び音声、又は音声のみの放送等がある。例えばＵＨＦ帯（約３００ＭＨｚ乃至３ＧＨｚ）又はＶＨＦ帯（３０ＭＨｚ乃至３００ＭＨｚ）のうちの特定の周波数帯域で送信される放送電波を受信することができる。また例えば、複数の周波数帯域で受信した複数のデータを用いることで、転送レートを高くすることができ、より多くの情報を得ることができる。これによりフルハイビジョンを超える解像度を有する映像を、表示部１８１１に表示させることができる。例えば、４Ｋ、８Ｋ、１６Ｋ、又はそれ以上の解像度を有する映像を表示させることができる。

また、インターネットやＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、Ｗｉ−Ｆｉ（登録商標）等のコンピュータネットワークを介したデータ伝送技術により送信された放送のデータを用いて、表示部１８１１に表示する画像を生成する構成としてもよい。このとき、テレビジョン装置１８１０にチューナーを有さなくてもよい。

図１８（Ｂ）は円柱状の柱１８２２に取り付けられたデジタルサイネージ１８２０を示している。デジタルサイネージ１８２０は、表示部１８２１を有する。

表示部１８２１が広いほど、一度に提供できる情報量を増やすことができる。また、表示部１８２１が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。

表示部１８２１にタッチパネルを適用することで、表示部１８２１に静止画又は動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報もしくは交通情報等の情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。

図１８（Ｃ）はノート型のパーソナルコンピュータ１８３０を示している。パーソナルコンピュータ１８３０は、表示部１８３１、筐体１８３２、タッチパッド１８３３、接続ポート１８３４等を有する。

タッチパッド１８３３は、ポインティングデバイスや、ペンタブレット等の入力手段として機能し、指やスタイラス等で操作することができる。

また、タッチパッド１８３３には表示素子が組み込まれている。図１８（Ｃ）に示すように、タッチパッド１８３３の表面に入力キー１８３５を表示することで、タッチパッド１８３３をキーボードとして使用することができる。このとき、入力キー１８３５に触れた際に、振動により触感を実現するため、振動モジュールがタッチパッド１８３３に組み込まれていてもよい。

図１９（Ａ）、（Ｂ）に、携帯情報端末８００を示す。携帯情報端末８００は、筐体８０１、筐体８０２、表示部８０３、表示部８０４、及びヒンジ部８０５等を有する。

筐体８０１と筐体８０２は、ヒンジ部８０５で連結されている。携帯情報端末８００は、図１９（Ａ）に示すように折り畳んだ状態から、図１９（Ｂ）に示すように筐体８０１と筐体８０２を開くことができる。

例えば表示部８０３及び表示部８０４に、文書情報を表示することができ、電子書籍端末としても用いることができる。また、表示部８０３及び表示部８０４に静止画像や動画像を表示することもできる。

このように、携帯情報端末８００は、持ち運ぶ際には折り畳んだ状態にできるため、汎用性に優れる。

なお、筐体８０１及び筐体８０２には、電源ボタン、操作ボタン、外部接続ポート、スピーカ、マイク等を有していてもよい。

図１９（Ｃ）に携帯情報端末の一例を示す。図１９（Ｃ）に示す携帯情報端末８１０は、筐体８１１、表示部８１２、操作ボタン８１３、外部接続ポート８１４、スピーカ８１５、マイク８１６、カメラ８１７等を有する。

携帯情報端末８１０は、表示部８１２にタッチセンサを備える。電話を掛ける、或いは文字を入力する等のあらゆる操作は、指やスタイラス等で表示部８１２に触れることで行うことができる。

また、操作ボタン８１３の操作により、電源のＯＮ、ＯＦＦ動作や、表示部８１２に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。

また、携帯情報端末８１０の内部に、ジャイロセンサ又は加速度センサ等の検出装置を設けることで、携帯情報端末８１０の向き（縦か横か）を判断して、表示部８１２の画面表示の向きを自動的に切り替えるようにすることができる。また、画面表示の向きの切り替えは、表示部８１２を触れること、操作ボタン８１３の操作、又はマイク８１６を用いた音声入力等により行うこともできる。

携帯情報端末８１０は、例えば、電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。携帯情報端末８１０は、例えば、移動電話、電子メール、文章閲覧及び作成、音楽再生、動画再生、インターネット通信、ゲーム等の種々のアプリケーションを実行することができる。

図１９（Ｄ）に、カメラの一例を示す。カメラ８２０は、筐体８２１、表示部８２２、操作ボタン８２３、シャッターボタン８２４等を有する。またカメラ８２０には、着脱可能なレンズ８２６が取り付けられている。

ここではカメラ８２０として、レンズ８２６を筐体８２１から取り外して交換することが可能な構成としたが、レンズ８２６と筐体が一体となっていてもよい。

カメラ８２０は、シャッターボタン８２４を押すことにより、静止画、又は動画を撮像することができる。また、表示部８２２はタッチパネルとしての機能を有し、表示部８２２をタッチすることにより撮像することも可能である。

なお、カメラ８２０は、ストロボ装置や、ビューファインダー等を別途装着することができる。又は、これらが筐体８２１に組み込まれていてもよい。

図１９（Ｅ）に、本発明の一態様の表示装置を車載用ディスプレイとして搭載した一例を示す。表示部８３２及び表示部８３３はナビゲーション情報、スピードメーターやタコメーター、走行距離、燃料計、ギア状態、エアコンの設定等を表示することで、様々な情報を提供することができる。表示は使用者の好みに合わせて適宜その表示項目やレイアウトを変更することができる。

以上示したとおり、本発明の一態様の表示装置を適用して電子機器を得ることができる。表示装置の適用範囲は極めて広く、あらゆる分野の電子機器に適用できる。

本実施の形態は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。

本実施例では、本発明の一態様の表示装置が有する画素に設けられた表示素子に印加された電位を測定した。

本実施例では、表示装置５０を、以下で説明する条件１及び条件２によって動作させた。条件１では、画素１１を図８の時刻Ｔ０１乃至時刻Ｔ０４に示す方法により動作させた。条件２では、画素１１を図７の時刻Ｔ０１乃至時刻Ｔ０４に示す方法により動作させた。

条件１において画素１１に供給した電位Ｖ_Ｓ１、電位Ｖ_Ｓ２、及び電位Ｖ_ＲＰを図２０（Ａ）に示し、条件２において画素１１に供給した電位Ｖ_Ｓ１、電位Ｖ_Ｓ２、及び電位Ｖ_ＲＰを図２０（Ｂ）に示す。条件１、２とも、最低階調を０、最高階調を２５５として画素１１を動作させた。

なお、画素１１において、表示素子１０６は透過型の液晶素子として、ラビング角度を２０°とした。また、共通配線３２及び共通配線３３の電位Ｖ_ＣＯＭを４．５Ｖ、容量素子１０４の容量値Ｃ_１を３０ｐＦ、容量素子１０５の容量値Ｃ_２を３ｐＦ、表示素子１０６の容量値Ｃ_ＬＣを３ｐＦとした。

さらに、ソースドライバ回路１５が生成可能な電位の最小値である電位Ｖ_{ＳＤＭＩＮ}を１Ｖ、ソースドライバ回路１５が生成可能な電位の最大値である電位Ｖ_{ＳＤＭＡＸ}を８Ｖとした。前述のように、電位Ｖ_ＣＯＭは４．５Ｖであるので、表示素子１０６の一方の電極に電位Ｖ_{ＳＤＭＡＸ}が印加された場合、表示素子１０６に印加される電圧は３．５Ｖとなる。

条件１では、電位Ｖ_Ｓ１の値は、階調０の場合に電位Ｖ_{ＳＤＭＩＮ}である１Ｖ、階調２５５の場合に電位Ｖ_{ＳＤＭＡＸ}である８Ｖとした。電位Ｖ_Ｓ２は、実施の形態１で示した数式５によって算出された値とし、階調０の場合に電位Ｖ_ＣＯＭである４．５Ｖ、階調２５５の場合に電位Ｖ_{ＳＤＭＡＸ}である８Ｖとした。電位Ｖ_ＲＰは、階調によらず０Ｖとし、電位Ｖ_ＣＯＭより４．５Ｖ低い電位とした。

条件２では、電位Ｖ_Ｓ１の値は、階調０の場合に電位Ｖ_ＣＯＭである４．５Ｖ、階調２５５の場合に電位Ｖ_{ＳＤＭＡＸ}である８Ｖとした。電位Ｖ_Ｓ２は、以下の式によって算出された値とし、階調０の場合に電位Ｖ_ＣＯＭである４．５Ｖ、階調２５５の場合に電位Ｖ_{ＳＤＭＩＮ}である１Ｖとした。電位Ｖ_ＲＰは、階調によらず４．５Ｖとし、電位Ｖ_ＣＯＭと等しい電位とした。

本実施例では、条件１、２のそれぞれについて、表示素子１０６に印加された電圧“Ｖ_ＤＥ−Ｖ_ＣＯＭ”を測定した。具体的には、バックライトを点灯させ、表示素子１０６から射出された光の輝度を測定し、測定結果を基に電圧“Ｖ_ＤＥ−Ｖ_ＣＯＭ”を算出した。

図２１に、条件１及び条件２における電圧“Ｖ_ＤＥ−Ｖ_ＣＯＭ”の測定結果を示す。また、電圧“Ｖ_{ＳＤＭＡＸ}−Ｖ_ＣＯＭ”を示す。

条件１では、条件２より高い電圧を表示素子１０６に印加できることが確認された。また、階調２５５の場合において、条件１における電圧“Ｖ_ＤＥ−Ｖ_ＣＯＭ”は８．９０Ｖとなり、条件１では電圧“Ｖ_{ＳＤＭＡＸ}−Ｖ_ＣＯＭ”の２倍を超える電圧が表示素子１０６に印加できることが確認された。

１０：表示装置、１１：画素、１２：表示部、１３：画像データ生成回路、１４：ゲートドライバ回路、１５：ソースドライバ回路、１６：トランジスタ、１６ａ：トランジスタ、１６ｂ：トランジスタ、２１：配線、２２：配線、２３：配線、２６：配線、２６ａ：配線、２６ｂ：配線、３０：バックライトユニット、３２：共通配線、３３：共通配線、３４：共通配線、３８：遮光層、３９：光源、４１：配線、４２：配線、４２ａ：配線、４２ｂ：配線、４４：絶縁層、４５：絶縁層、４６：導電層、４６ａ：導電層、４６ｂ：導電層、５０：表示装置、６０：表示装置、７３：接続部、７４：接続部、１０１：トランジスタ、１０２：トランジスタ、１０３：トランジスタ、１０４：容量素子、１０５：容量素子、１０６：表示素子、１０７：容量素子、１２１：画素電極、１２２：液晶層、１２３：共通電極、１２３ａ：共通電極、１２３ｂ：導電層、１３１：基板、１３２：基板、１３３ａ：配向膜、１３３ｂ：配向膜、１３５：オーバーコート、１４１：接着層、１６１：偏光板、１６３：偏光板、１７２：ＦＰＣ、２１１：ゲート絶縁層、２１２：絶縁層、２１３：絶縁層、２１４：絶縁層、２１５：絶縁層、２１７：絶縁層、２１８：絶縁層、２２１：ゲート、２２１ａ：ゲート、２２１ｂ：ゲート、２２２ａ：導電層、２２２ｂ：導電層、２２２ｃ：導電層、２２２ｄ：導電層、２２２ｅ：導電層、２２３：ゲート、２２３ａ：ゲート、２２３ｂ：ゲート、２２５：ゲート絶縁層、２２５ａ：ゲート絶縁層、２２５ｂ：ゲート絶縁層、２３１：半導体層、２３１ａ：半導体層、２３１ｂ：半導体層、２３１ｉ：チャネル形成領域、２３１ｎ：低抵抗領域、２４２：接続体、３３１：着色層、８００：携帯情報端末、８０１：筐体、８０２：筐体、８０３：表示部、８０４：表示部、８０５：ヒンジ部、８１０：携帯情報端末、８１１：筐体、８１２：表示部、８１３：操作ボタン、８１４：外部接続ポート、８１５：スピーカ、８１６：マイク、８１７：カメラ、８２０：カメラ、８２１：筐体、８２２：表示部、８２３：操作ボタン、８２４：シャッターボタン、８２６：レンズ、８３２：表示部、８３３：表示部、１８１０：テレビジョン装置、１８１１：表示部、１８１２：筐体、１８１３：スピーカ、１８１４：リモコン操作機、１８２０：デジタルサイネージ、１８２１：表示部、１８２２：柱、１８３０：パーソナルコンピュータ、１８３１：表示部、１８３２：筐体、１８３３：タッチパッド、１８３４：接続ポート、１８３５：入力キー

Claims (11)

1. 画素電極及び共通電極を有する表示素子が設けられた画素を有し、前記画素は第１のデータ線、及び第２のデータ線と電気的に接続された表示装置の動作方法であって、
   前記第１のデータ線を介した前記画素への第１の電位の供給と、前記第２のデータ線を介した前記画素への第２の電位の供給と、を並行して行った後、前記第２のデータ線を介して前記画素に第３の電位を供給することにより、前記画素に保持された前記第１の電位を前記第４の電位に変化させ、前記第４の電位を前記画素電極に印加し、
   前記第２の電位は、前記第１の電位を基に算出される電位であり、
   前記第２の電位の値が、前記共通電極に印加される電位以下である場合は、前記第３の電位は、前記共通電極に印加される電位より高く、
   前記第２の電位の値が、前記共通電極に印加される前記電位以上である場合は、前記第３の電位は、前記共通電極に印加される前記電位より低い表示装置の動作方法。
2. 請求項１において、
   前記第３の電位は、前記第１の電位が取り得る最大値以上の電位、又は前記第１の電位が取り得る最小値以下の電位である表示装置の動作方法。
3. 請求項１又は２において、
   前記表示装置は、ソースドライバ回路を有し、
   前記ソースドライバ回路は、前記第１のデータ線と電気的に接続され、
   前記ソースドライバ回路は、前記第２のデータ線と電気的に接続され、
   前記ソースドライバ回路は、前記第１の電位、及び前記第２の電位を生成する機能を有する表示装置の動作方法。
4. 画素電極及び共通電極を有する表示素子が設けられた画素を有し、前記画素は第１のデータ線、及び第２のデータ線と電気的に接続された表示装置の動作方法であって、
   前記表示装置は、第１の動作及び第２の動作によって動作し、
   前記第１の動作では、前記第１のデータ線を介した前記画素への第１の電位の供給と、前記第２のデータ線を介した前記画素への第２の電位の供給と、を並行して行った後、前記第２のデータ線を介して前記画素に第３の電位を供給することにより、前記画素に保持された前記第１の電位を前記第４の電位に変化させ、前記第４の電位を前記画素電極に印加し、
   前記第２の電位は、前記第１の電位を基に算出される、前記共通電極に印加される電位以下の値の電位であり、
   前記第３の電位は、前記共通電極に印加される前記電位より高い値の電位であり、
   前記第４の電位は、前記共通電極に印加される前記電位以上の値の電位であり、
   前記第２の動作では、前記第１のデータ線を介した前記画素への第５の電位の供給と、前記第２のデータ線を介した前記画素への第６の電位の供給と、を並行して行った後、前記第２のデータ線を介して前記画素に第７の電位を供給することにより、前記画素に保持された前記第５の電位を前記第８の電位に変化させ、前記第８の電位を前記画素電極に印加し、
   前記第６の電位は、前記第５の電位を基に算出される、前記共通電極に印加される前記電位以上の値の電位であり、
   前記第７の電位は、前記共通電極に印加される前記電位より低い値の電位であり、
   前記第８の電位は、前記共通電極に印加される前記電位以下の値の電位である表示装置の動作方法。
5. 請求項４において、
   前記第３の電位は、前記第１の電位が取り得る最大値以上の電位であり、
   前記第７の電位は、前記第５の電位が取り得る最小値以上の電位である表示装置の動作方法。
6. 請求項４又は５において、
   前記第１の電位が取り得る値の範囲と、前記第５の電位が取り得る値の範囲と、は等しい表示装置の動作方法。
7. 請求項４乃至６のいずれか一項において、
   前記第１の動作による動作と、前記第２の動作による動作と、を１フレーム期間毎に交互に行う表示装置の動作方法。
8. 請求項４乃至７のいずれか一項において、
   前記表示装置は、ソースドライバ回路を有し、
   前記ソースドライバ回路は、前記第１のデータ線と電気的に接続され、
   前記ソースドライバ回路は、前記第２のデータ線と電気的に接続され、
   前記ソースドライバ回路は、前記第１の電位及び前記第２の電位、並びに前記第５の電位及び前記第６の電位を生成する機能を有する表示装置の動作方法。
9. 請求項１乃至８のいずれか一項において、
   前記画素は、第１のトランジスタと、第２のトランジスタと、容量素子と、を有し、
   前記第１のトランジスタのソース又はドレインの一方は、前記容量素子の一方の電極と電気的に接続され、
   前記第１のトランジスタのソース又はドレインの他方は、前記第１のデータ線と電気的に接続され、
   前記第２のトランジスタのソース又はドレインの一方は、前記容量素子の他方の電極と電気的に接続され、
   前記第２のトランジスタのソース又はドレインの他方は、前記第２のデータ線と電気的に接続されている表示装置の動作方法。
10. 請求項９において、
    前記第１のトランジスタと、前記第２のトランジスタと、は、チャネル形成領域に金属酸化物を有し、
    前記金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ又はＨｆ）と、を有する表示装置の動作方法。
11. 請求項１乃至１０のいずれか一項において、
    前記表示素子は、液晶素子である表示装置の動作方法。

Images