JPWO2018074060A1 - 液晶表示装置および投射型表示装置 - Google Patents
液晶表示装置および投射型表示装置 Download PDFInfo
- Publication number
- JPWO2018074060A1 JPWO2018074060A1 JP2018546171A JP2018546171A JPWO2018074060A1 JP WO2018074060 A1 JPWO2018074060 A1 JP WO2018074060A1 JP 2018546171 A JP2018546171 A JP 2018546171A JP 2018546171 A JP2018546171 A JP 2018546171A JP WO2018074060 A1 JPWO2018074060 A1 JP WO2018074060A1
- Authority
- JP
- Japan
- Prior art keywords
- display device
- light shielding
- semiconductor film
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 66
- 239000004065 semiconductor Substances 0.000 claims abstract description 100
- 239000011229 interlayer Substances 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims description 76
- 239000003990 capacitor Substances 0.000 claims description 26
- 238000003860 storage Methods 0.000 claims description 26
- 239000010410 layer Substances 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 239000010408 film Substances 0.000 description 203
- 238000000034 method Methods 0.000 description 28
- 238000005516 engineering process Methods 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 239000003870 refractory metal Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
遮光性を有する走査線と、前記走査線に対向して設けられ、ソース/ドレイン領域および前記ソース/ドレイン領域の間のチャネル領域を有する半導体膜と、前記半導体膜の前記チャネル領域に対向するゲート電極と、前記ゲート電極を覆う第1層間絶縁膜と、前記第1層間絶縁膜を貫通して前記ゲート電極と前記走査線とを電気的に接続するとともに、前記半導体膜の前記チャネル領域および前記ソース/ドレイン領域の側方に立設する遮光壁とを備えた液晶表示装置。
Description
本技術は、TFT(Thin Film Transistor)基板を有する液晶表示装置および投射型表示装置に関する。
例えばプロジェクタ(投射型表示装置)等には、光変調素子(ライトバルブ)として液晶パネル(液晶表示装置)が用いられている(例えば、特許文献1等)。液晶パネルは、例えばTFT基板と、対向基板との間に液晶層を有している。
しかしながら、TFT基板に光が照射されると、光リーク電流が発生し、これに起因したフリッカ等の画質不良が生じるおそれがある。また、このような光リーク電流の発生を抑えるとともに、液晶パネルの開口率も維持することが必要となる。開口率は、光変調素子の重要な性能指標の1つである。
したがって、開口率を維持するとともに、トランジスタのリーク電流の発生を抑えることが可能な液晶表示装置および投射型表示装置を提供することが望ましい。
本技術の一実施の形態の液晶表示装置は、遮光性を有する走査線と、走査線に対向して設けられ、ソース/ドレイン領域およびソース/ドレイン領域の間のチャネル領域を有する半導体膜と、半導体膜のチャネル領域に対向するゲート電極と、ゲート電極を覆う第1層間絶縁膜と、第1層間絶縁膜を貫通してゲート電極と走査線とを電気的に接続するとともに、半導体膜のチャネル領域およびソース/ドレイン領域の側方に立設する遮光壁とを備えたものである。
本技術の一実施の形態の投射型表示装置は、上記本技術の一実施の形態の液晶表示装置を備えたものである。
本技術の一実施の形態の液晶表示装置および投射型表示装置では、半導体膜と略平行方向に設けられた走査線と、半導体膜と略垂直方向に立設する遮光壁とにより、半導体膜が遮光される。また、遮光壁は、埋め込みプラグ構造を有しており、他の遮光方法に比べて開口率に影響を与えにくい。
本技術の一実施の形態の液晶表示装置および投射型表示装置によれば、走査線および遮光壁を設けるようにしたので、トランジスタのリーク電流の発生を抑えることができる。また、この遮光壁は開口率の低下を抑えることができる。よって、開口率を維持するとともに、トランジスタのリーク電流の発生を抑えることが可能となる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。
以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
1.実施の形態
半導体膜の側方に遮光壁を設けた例
2.変形例
保持容量の電極が遮光性を有する例
3.適用例
1.実施の形態
半導体膜の側方に遮光壁を設けた例
2.変形例
保持容量の電極が遮光性を有する例
3.適用例
〔実施の形態〕
(構成)
図1は、本技術の一実施の形態に係る液晶表示装置1の断面構成を表したものである。この液晶表示装置1は、例えば、投射型表示装置(後述の図17の投射型表示装置200)の光変調素子として用いられるものである。液晶表示装置1は、TFT基板10、画素電極20、配向膜21a、液晶層22、配向膜21b、対向電極23および対向基板24をこの順に有している。
(構成)
図1は、本技術の一実施の形態に係る液晶表示装置1の断面構成を表したものである。この液晶表示装置1は、例えば、投射型表示装置(後述の図17の投射型表示装置200)の光変調素子として用いられるものである。液晶表示装置1は、TFT基板10、画素電極20、配向膜21a、液晶層22、配向膜21b、対向電極23および対向基板24をこの順に有している。
図2は、TFT基板10の平面構成を表したものであり、図3は、図2に示したIII−III’線に沿った断面構成、図4は、図2に示したIV−IV’線に沿った断面構成をそれぞれ表している。TFT基板10は、基板11上に、走査線12、半導体膜13、ゲート電極14、保持容量16および遮光膜17をこの順に有している。ゲート電極14と走査線12とは、遮光壁15A,15Bにより電気的に接続されている。走査線12と半導体膜13との間には層間絶縁膜18A(第2層間絶縁膜)が設けられ、ゲート電極14と保持容量16との間には層間絶縁膜18B(第1層間絶縁膜),18Cが設けられている。半導体膜13とゲート電極14との間にはゲート絶縁膜19が設けられている。
図5は、1の画素における等価回路の構成例を表したものである。この等価回路は、半導体膜13、ゲート電極14およびゲート絶縁膜19を有するトランジスタTrと、保持容量16と、画素電極20を有する液晶表示素子とを有するアクティブ型の駆動回路である。
トランジスタTrは、ゲート電極14が対応する走査線12に接続され、そのソースおよびドレインのうちの一方が対応するデータ線LDに接続され、他方が画素電極20に接続されている。保持容量16は、Trのソースおよびドレインのうちの他方と、コモン線LCとの間に配置されている。
トランジスタTrは、走査線12から供給される走査信号(選択パルス)に応じて導通することにより、データ線LDから供給される映像信号の信号電位をサンプリングし、保持容量16に供給するものである。
ここから、TFT基板10を構成する各部について説明する。
基板11は、トランジスタTrおよび保持容量16を支持するためのものであり、例えば、石英,ガラス,シリコンまたはプラスチックフィルムなどの板状部材により構成されている。
走査線12は、上記のように走査信号をトランジスタTrに供給する配線としての機能に加えて、遮光機能を有するものである。これにより、トランジスタTrへの光照射を防ぎ、光リーク電流の発生に起因した誤作動を防止することができる。遮光性の走査線12は、平面視で、トランジスタTrの半導体膜13およびゲート電極14と重なる位置に、よりも広い範囲にわたって設けられている。即ち、半導体膜13およびゲート電極14の下面は、走査線12に覆われている。走査線12は、所定のパターンで設けられている。具体的には、走査線12は、所定の幅で、例えば図2のX方向およびY方向に延在している。走査線12は低反射率材料により構成されている。走査線12には、タングステンおよびチタンなどの高融点金属材料またはタングステンシリサイド(WSi)などの高融点金属シリサイド化物を用いることができる。走査線12の厚み(図3および図4のZ方向)は、例えば、200nmである。走査線12と基板11との間には、密着層12aを設けるようにしてもよい。密着層12aは、例えば、ポリシリコン等により構成されている。
層間絶縁膜18Aは、この走査線12を覆うように、基板11の全面にわたって設けられている。層間絶縁膜18Aは、例えば酸化シリコン(SiO2)により構成されている。層間絶縁膜18Aの表面は、例えば平坦化処理が施され、平坦化されていることが好ましい。表面が平坦化された層間絶縁膜18Aでは、上層を形成する際の加工性が向上するので、歩留まりを向上させることができる。層間絶縁膜18Aの厚みは例えば300nm〜600nmである。
半導体膜13は、層間絶縁膜18A上に所定のパターンで設けられている。この半導体膜13は、層間絶縁膜18Aを間にして、走査線12の一部に対向して設けられている。半導体膜13は、所定の幅で、例えば、図2のX方向に延在している。半導体膜13は、ゲート電極14に対向する位置のチャネル領域13Cを有している。半導体膜13には、このチャネル領域13Cを挟んで、LDD(Lightly Doped Drain)領域13L−1,13L−2,ソース/ドレイン領域13SD−1,13SD−2が設けられている。具体的には、ソース/ドレイン領域13SD−1とソース/ドレイン領域13SD−2との間にチャネル領域13Cが設けられ、ソース/ドレイン領域13SD−1とチャネル領域13Cとの間にLDD領域13L−1、ソース/ドレイン領域13SD−2とチャネル領域13Cとの間にLDD領域13L−2が設けられている。LDD領域13L−1,13L−2は、キャリア不純物が低濃度で拡散された領域である。例えば、LDD領域13L−2が入力側LDD領域であり、LDD領域13L−1が出力側LDD領域である。このようなLDD領域13L−1,13L−2を設けることによりトランジスタTrオフ(OFF)時のリーク電流を低減させることができる。ソース/ドレイン領域13SD−1,13SD−2は、キャリア不純物が高濃度で拡散された低抵抗化領域である。ソース/ドレイン領域13SD−1側の半導体膜13は、接続孔H1を介して保持容量16に電気的に接続されており、ソース/ドレイン領域13SD−2側の半導体膜13は、接続孔H2を介してデータ線LDに電気的に接続されている。半導体膜13は、例えば非晶質シリコンおよび多結晶シリコン等の半導体薄膜により構成されている。
ゲート絶縁膜19は、半導体膜13を覆うようにして基板11の全面に設けられている。ゲート絶縁膜19は、例えば酸化シリコン(SiO2)膜または窒化シリコン(SiN)膜により構成されている。このようなゲート絶縁膜19は、例えば、CVD(Chemical Vapor Deposition)法により形成することができる。また、熱酸化膜によりゲート絶縁膜19を構成するようにしてもよい。
ゲート電極14は、ゲート絶縁膜19上に所定のパターンで設けられている。このゲート電極14は、半導体膜13の幅(図2のY方向の距離)よりも十分に広い幅で設けられている。ゲート電極14は、例えば、リン(P)などの不純物を添加したポリシリコン膜により構成されている。ポリシリコン膜と、例えばタングステンシリサイド膜等との積層構造によりゲート電極14を構成するようにしてもよい。ゲート電極14の厚みは、例えば100nm〜220nmである。
層間絶縁膜18Bは、ゲート電極14を覆うようにして基板11の全面に設けられている。この層間絶縁膜18Bは、層間絶縁膜18Aと同様に、例えば酸化シリコンにより構成されており、その表面は平坦化されていることが好ましい。
遮光壁15A,15Bは、貫通孔SA15,SB15に設けられている。この貫通孔SA15,SB15は、層間絶縁膜18Bおよびゲート絶縁膜19を貫通するとともに、層間絶縁膜18Aの一部を介して走査線12に達している。本実施の形態では、遮光壁15A,15Bが、半導体膜13の少なくとも、チャネル領域13C、LDD領域13L−1,13L−2およびソース/ドレイン領域13SD−1,13SD−2の側方に立設している。詳細は後述するが、これにより、半導体膜13を効果的に遮光し、TFTのリーク電流の発生を抑えることができる。また、遮光壁15A,15Bは、埋め込みプラグ構造を有している。このため、他の遮光方法と比較して、開口率の低下を防ぐことができる。
遮光壁15A,15Bは、図2,4のXZ平面と略平行な面を含んでおり、XY平面と平行な面を含む半導体膜13と、略垂直方向に設けられている。この遮光壁15A,15Bは、半導体膜13の延在方向と略平行(X方向)に延在している。遮光壁15A,15Bは、半導体膜13のチャネル領域13C、LDD領域13L−1,13L−2、ソース/ドレイン領域13SD−1,13SD−2および接続孔H1の側方に設けられている。遮光壁15A,15Bは、半導体膜13の接続孔H1の側方にも設けられていることが好ましい。これにより、より広い領域にわたって、半導体膜13への光の入射を防ぐことができる。遮光壁15A,15Bは半導体膜13の両側に設けられており、半導体膜13を間にして互いに対向している。遮光壁15Aは半導体膜13の一方の側方、遮光壁15Bは半導体膜13の他方の側方にそれぞれ設けられている。遮光壁15A,15Bの下端は走査線12に接しており、遮光壁15A,15Bの上端は、層間絶縁膜18Bの上面と同一平面を構成している。この遮光壁15A,15Bの下端と上端との間の一部がゲート電極14に接している。具体的には、遮光壁15A,15Bのゲート電極14との対向面の一部(例えば中央部)が、ゲート電極14に接している。遮光壁15A,15Bは、いわゆる、シェアードコンタクトであり、通常のコンタクトと比較して、より広い範囲にわたって遮光することができる。遮光壁15A,15Bの厚み(Y方向の距離)は、例えば200nm〜400nmである。貫通孔SA15,SB15の幅(Y方向の距離)は、遮光壁15A,15Bの厚みと略同じであり、例えば、200nm〜400nmである。遮光壁15A,15Bは、例えば高融点金属により構成することができる。例えば、遮光壁15A,15Bは、タングステン(W)により構成されている。遮光壁15A,15Bは、チタンおよびモリブデン等の高融点金属により構成するようにしてもよい。貫通孔SA15,SB15では、バリアメタル層15Ab,15Bb上に、遮光壁15A,15Bを設けるようにしてもよい。バリアメタル層15Ab,15Bbは、例えば、チタンナイトライド(TiN)により構成されている。
層間絶縁膜18Cは、遮光壁15A,15Bの上端および層間絶縁膜18Bを覆って、基板11の全面にわたり設けられている。層間絶縁膜18Cは、層間絶縁膜18A,18Bと同様に、例えば酸化シリコンにより構成されており、その厚みは、例えば、100nm〜200nmである。
保持容量16は、層間絶縁膜18C上の所定の領域に設けられ、トランジスタTrを覆っている。具体的には、保持容量16は、半導体膜13およびゲート電極14と平面視で重なる位置に設けられ、少なくとも、半導体膜13のチャネル領域13C、LDD領域13L−1,13L−2およびソース/ドレイン領域13SD−1,13SD−2とゲート電極14とを覆っている。保持容量16は、例えば走査線12と同程度の幅を有しており、走査線12の一部と平面視で重なる位置に配置されている。半導体膜13のチャネル領域13C、LDD領域13L−1,13L−2およびソース/ドレイン領域13SD−1,13SD−2およびゲート電極14は、その下面が走査線12に覆われ、その上面が保持容量16に覆われている。
この保持容量16は、層間絶縁膜18C上に、下部電極16B、誘電体層16Iおよび上部電極16Uをこの順に有するものである。この下部電極16Bが、接続孔H1を介してソース/ドレイン領域13SD−1側の半導体膜13に電気的に接続されている。接続孔H1は、層間絶縁膜18B,18Cおよびゲート絶縁膜19に設けられている。下部電極16Bおよび上部電極16Uは、例えばリン(P)などの不純物を添加したポリシリコン膜により構成されている。下部電極16Bおよび上部電極16Uを金属材料により構成するようにしてもよい。誘電体層16Iは、例えば窒化シリコン膜により構成されている。誘電体層16Iは、酸化シリコン膜よりも高い誘電率を有する絶縁膜により構成することが好ましい。
保持容量16上の遮光膜17は、トランジスタTrへの光の照射を防ぐためのものである。この遮光膜17は、例えば、保持容量16と同じ平面形状を有しており、平面視で保持容量16に重なる位置に設けられている。即ち、遮光膜17は、半導体膜13の少なくともチャネル領域13C、LDD領域13L−1,13L−2およびソース/ドレイン領域13SD−1,13SD−2とゲート電極14とを覆っている。遮光膜17は、接続孔H1も覆っていることが好ましい。これにより、半導体膜13のソース/ドレイン領域13SD−1への光入射を効果的に防ぐことができる。遮光膜は、遮光壁15A,15Bも覆うことが好ましい。これにより、光の入り込む隙間を小さくし、より効果的に遮光することができる。遮光膜17は、例えば、遮光性の高融点金属または高融点金属シリサイド化物により構成されている。遮光性の高融点金属としては、例えば、タングステンが挙げられ、遮光性の高融点金属シリサイド化物としては、例えば、タングステンシリサイドが挙げられる。
TFT基板10上の画素電極20は、画素毎に配設されており、例えばトランジスタTrに電気的に接続されている。対向電極23は、対向基板24上に複数の画素に共通の電極として設けられ、例えばコモン電位に保持されている。液晶層22は、例えばVA(Vertical Alignment:垂直配向)モード,TN(Twisted Nematic)モードあるいはIPS(In Plane Switching)モード等により駆動される液晶により構成されている。配向膜21a,21bは、画素電極20および対向電極23の液晶層22側の各面に設けられている。
このような液晶表示装置1は、例えば以下のような方法で製造することができる(図6A〜図10B)。
まず、基板11上に、密着層材料膜12aMおよび導電膜12Mをこの順に成膜する。次いで、図6Aに示したように、フォトリソグラフィ技術を用いて、導電膜12M上の所定の領域にレジストRSのパターンを形成する。続いて、エッチング技術を用いて、密着層材料膜12aMおよび導電膜12Mをパターニングし、密着層12aおよび走査線12を形成する。密着層12aおよび走査線12を形成した後、レジストRSを除去する。
続いて、図6Bに示したように、基板11の全面に層間絶縁膜18Aを成膜した後、CMP(Chemical Mechanical Polishing)処理を行って、層間絶縁膜18Aの表面を平坦化する(図6C)。
次いで、図7Aに示したように、層間絶縁膜18A上の所定の領域に半導体膜13を形成する。半導体膜13は、例えば、層間絶縁膜18A上に非晶質シリコンまたは多結晶シリコン等を成膜した後、これをリソグラフィ技術およびエッチンング技術を用いてパターニングすることにより形成する。半導体膜13を形成する際に、適切な不純物導入処理および熱処理等を行うことにより半導体特性を向上させることができる。
半導体膜13を形成した後、図7Bに示したように、半導体膜13および層間絶縁膜18Aを覆うゲート絶縁膜19を形成する。ゲート絶縁膜19は、例えば、CVD法を用いて酸化シリコン膜または窒化シリコン膜等を成膜することにより形成することができる。熱酸化膜によりゲート絶縁膜19を形成するようにしてもよい。
続いて、図7Cに示したように、ゲート絶縁膜19上に導電膜14Mを成膜した後、リソグラフィ技術およびエッチング技術を用いて、この導電膜14Mをパターニングする。これによりゲート電極14が形成される(図8A)。導電膜14Mには、例えば、リンなどの不純物を添加したポリシリコン膜を用いることができる。ゲート電極14を形成する際に、適切な不純物導入処理および熱処理等を行うことによりその特性を向上させることができる。
ゲート電極14を形成した後、図8B,図8Cに示したように、ゲート電極14およびゲート絶縁膜19を覆う層間絶縁膜18Bを形成し、CMP処理等による表面の平坦化を行う。続いて、図9A,図9Bに示したように、層間絶縁膜18Bおよびゲート絶縁膜19を貫通して、走査線12に達する貫通孔SA15,SB15を形成する。貫通孔SA15,SB15は、半導体膜13の両側に、半導体膜13の延在方向に沿って形成する。
貫通孔SA15,SB15の形成方法について、より具体的に説明する。まず、図9Aに示したように、例えば異方性ドライエッチングにより、一旦、ゲート電極14にかからない程度の幅(Y方向の距離)で貫通孔SA15,SB15を形成する。このとき、貫通孔SA15,SB15はゲート電極14まで広がっていないので、加工によるプラズマダメージがトランジスタTr(ゲート電極14)におよぶのを防ぐことができる。続いて、例えばウェットエッチングまたは等方性ドライエッチング等により、図9Bに示したように、ゲート電極14まで貫通孔SA15,SB15の幅を広げる。ウェットエッチングまたは等方性ドライエッチング等の方法は、ゲート電極14へのプラズマダメージが生じないので、トランジスタTrの特性を低下させる虞がない。このような2段階の加工により貫通孔SA15,SB15を形成することができる。ゲート電極14へのプラズマダメージを考慮しなくてもよい場合には、例えば異方性ドライエッチングによる1段階の加工で貫通孔SA15,SB15を形成することも可能である。
貫通孔SA15,SB15を形成した後、貫通孔SA15,SB15内に例えば、チタンナイトライドおよびタングステンをこの順に成膜した後、層間絶縁膜18上の余分なチタンナイトライドおよびタングステンを、CMP処理またはエッチバック処理により除去する。これにより、貫通孔SA15内に、バリアメタル層15Abおよび遮光壁15Aが形成され、貫通孔SB15内に、バリアメタル層15Bbおよび遮光壁15Bが形成される(図10A)。
遮光壁15A,15Bを形成した後、図10Bに示したように、この遮光壁15A,15Bの上端および層間絶縁膜18Bを覆う層間絶縁膜18Cを形成する。続いて、リソグラフィ技術およびエッチング技術を用いて、層間絶縁膜18C上の所定の領域に下部電極16B、誘電体層16I、上部電極16Uおよび遮光膜17を形成する。これにより、TFT基板10が形成される。
TFT基板10を形成した後、TFT基板10上に画素電極20および配向膜21aを形成する。一方、対向基板24側には、対向電極23および配向膜21bを形成しておく。このようなTFT基板10と対向基板24とを貼り合わせて、これらの間に、液晶を注入して液晶層22を形成する。これにより、図1に示した液晶表示装置1が完成する。
(動作)
液晶表示装置1では、液晶層22での光透過率が画素毎に制御され、入力された画像信号に応じたコントラストの光が出射されるようになっている。トランジスタTrは、画素電極20に電気的に接続されており、画素電極20をスイッチング制御する。
液晶表示装置1では、液晶層22での光透過率が画素毎に制御され、入力された画像信号に応じたコントラストの光が出射されるようになっている。トランジスタTrは、画素電極20に電気的に接続されており、画素電極20をスイッチング制御する。
(作用・効果)
本実施の形態の液晶表示装置1では、TFT基板10に、埋め込みプラグ構造の遮光壁15A,15Bが設けられているので、開口率を維持するとともに、TFTのリーク電流の発生を抑えることが可能となる。以下、これについて、比較例(比較例1,2)を用いて詳細に説明する。
本実施の形態の液晶表示装置1では、TFT基板10に、埋め込みプラグ構造の遮光壁15A,15Bが設けられているので、開口率を維持するとともに、TFTのリーク電流の発生を抑えることが可能となる。以下、これについて、比較例(比較例1,2)を用いて詳細に説明する。
図11は、比較例1に係るTFT基板(TFT基板100)の平面構成を表したものであり、図12は、TFT基板100の構成を表す斜視図である。このTFT基板100では、ゲート電極14の上層に遮光膜170が設けられている。遮光膜170は、ゲート電極14の一部を覆っている。遮光膜170は、接続孔151を介してゲート電極14と電気的に接続されるとともに、接続孔152を介して走査線12と電気的に接続されている。接続孔151は、ゲート電極14上に、半導体膜13の延在方向(図11のX方向)と略直交する方向(図11のY方向)に沿って設けられている。接続孔152は、半導体膜13の両側の側方に、半導体膜13の延在方向と略平行方向(図11のX方向)に沿って設けられている。接続孔152は、半導体膜13のチャネル領域13C、LDD領域13L−1およびソース/ドレイン領域13SD−1の側方に設けられている。接続孔152内に設けられた遮光膜170は、側方からの半導体膜13への光の入射を防ぐ。
図13は、比較例2に係るTFT基板(TFT基板101)の平面構成を表したものである。このTFT基板101では、TFT基板100と比較して、接続孔152がより長く設けられており、半導体膜13のチャネル領域13C、LDD領域13L−1,13L−2およびソース/ドレイン領域13SD−1,13SD−2の側方に遮光膜170が配置される。したがって、TFT基板100よりも、側方からの半導体膜13への光入射をより効果的に防ぐことができる。
しかしながら、このようなTFT基板100,101には遮光性、開口率およびトランジスタ特性の点で以下のような問題が生じ得る。
まず、遮光性の問題について説明する。TFT基板100,101では、接続孔152内に設けられた遮光膜170によって、半導体膜13への側方からの光入射を防いでいるが、接続孔152内には、成膜技術を考慮すると、十分な厚みの遮光膜170を成膜することは困難である。薄い遮光膜170では十分な遮光を行うことができない。また、接続孔152内に設けられた遮光膜170では、半導体膜13の側方から光の入射を効果的に防ぐことができない。これは、遮光性のより高いTFT基板101であっても、接続孔152を十分に長く延在させることができず、回折光が入り込む隙間が多く生じるためである。具体的には、保持容量16と半導体膜13とを接続する接続孔H1の側方には、接続孔152を設けることができない。
次に、開口率の問題について説明する。TFT基板100,101は、接続孔151,152を形成した後に、遮光膜170の成膜およびパターニングを行うことにより製造される。このような製造工程では、接続孔152の幅を小さくすると、遮光膜170の成膜に不具合が生じる虞があるので、接続孔152の幅が大きくなりやすい。また、接続孔152と遮光膜170との位置合わせが必要となるため、所定の余裕を見込んで領域を確保しておく必要がある。このような理由から、開口率を向上させることが困難である。
続いて、トランジスタ特性の問題について説明する。TFT基板100,101では、接続孔151,152を同時に形成することが可能である。しかし、この場合には、接続孔151がゲート電極14に達した後に、続けて接続孔152が形成される。このため、ゲート電極14が過剰なエッチングに晒されることになる。ゲート電極14が金属を含む場合、この過剰エッチングに起因した反応生成物が接続孔151内に付着して電気的導通不良が生じる虞がある。また、接続孔151を形成する際に、半導体膜13、ゲート電極14およびゲート絶縁膜19にプラズマダメージがおよぶ虞がある。特に、半導体膜13に非晶質シリコンまたは多結晶シリコン等を用いたTFT基板100,101は、MOS(metal-oxide semiconductor)デバイスに比べて、プラズマ加工での過電流素に起因したゲート絶縁膜19の劣化が生じやすい。石英からなる基板11上では、半導体膜13およびゲート電極14は、電気的にフローティングとなっているためである。
これに対し、本実施の形態では、半導体膜13の側方に埋め込みプラグ構造の遮光壁15A,15Bが設けられているので、TFT基板100,101と比較して、遮光性、開口率およびトランジスタ特性の点で有利である。これについて、図14,図15を用いつつ説明する。図14は、保持容量16および遮光膜17を除いた状態のTFT基板10の要部の斜視図であり、図15は、図14に、保持容量16および遮光膜17を追加した状態のTFT基板10の斜視図である。
埋め込みプラグ構造を有する遮光壁15A,15Bは、十分な厚みで形成することができる。また、この遮光壁15A,15Bは、TFT基板100,101の接続孔152と比較して、より広い領域にわたって設けることができるので、遮光性を高めることができる。遮光壁15A,15Bは、少なくとも半導体膜13のチャネル領域13C、LDD領域13L−1,13L−2およびソース/ドレイン領域13SD−1,13SD−2の側方に設けられているので、TFT基板100の接続孔152と比較して、より広い範囲にわたって設けられている。更に、遮光壁15A,15Bは、接続孔H1の側方にも設けられているので、TFT基板101の接続孔152よりも、より広い範囲にわたって遮光することができる。TFT基板10では、トランジスタTrが、下側から走査線12により、側方から遮光壁15A,15Bにより、上側から遮光膜17により囲まれているので、立体的にトランジスタTrへの光入射を抑制することができる(図14,図15)。このようなTFT基板10では、回折光が入り込む隙間が少なく、迷光を含めた全ての光について十分な遮光を行うことができる。
図16は、TFT基板10,100,101半導体膜13のLDD領域13L−1,13L−2への入射光エネルギーをFDTD(finite-difference time-domain)シミュレーションを用いて算出した結果である。TFT基板10は、TFT基板100,101に比べて、LDD領域13L−1,13L−2の両方で光強度が小さくなっており、十分な遮光がなされている。TFT基板100では、LDD領域13L−2へ入射する光強度がTFT基板10の21.1倍であり、LDD領域13L−1へ入射する光強度がTFT基板10の3.0倍である。TFT基板101では、LDD領域13L−2へ入射する光強度がTFT基板10の2.0倍であり、LDD領域13L−1へ入射する光強度がTFT基板10の1.6倍である。
また、埋め込みプラグ構造の遮光壁15A,15Bが形成される貫通孔SA15,SB15では、その幅を小さくすることが可能であり、また、位置合わせの問題も生じ得ない。したがって、開口率が維持される。例えば、0.64WUXGAパネルにおいて、TFT基板10の開口率と、TFT基板101の開口率とを試算した。この結果、TFT基板101の開口率が65.5%であったのに対し、TFT基板10の開口率は67%であった。加えて、TFT基板10では、遮光壁15A,15Bを形成する際にパターニングが不要であるので、製造工程を簡易化することができる。
更に、貫通孔SA15,SB15の形成工程では、ゲート電極14が過剰なエッチングに晒されることはない。また、貫通孔SA15,SB15は、上述のように、ゲート電極14へのプラズマダメージを抑えて形成することが可能である。したがって、トランジスタTrの特性が維持される。
以上説明したように、本実施の形態では、遮光性の走査線12とともに、埋め込みプラグ構造の遮光壁15A,15Bを設けるようにしたので、開口率を維持しつつ、光照射に起因したトランジスタTrのリーク電流の発生を抑えることができる。また、トランジスタTrの特性も維持することができる。
更に、遮光膜17を設けるようにしたので、走査線21および遮光壁15A,15Bとともに、より効果的にトランジスタTrへの光照射を防ぐことができる。
〔変形例〕
上記実施の形態では、保持容量16とは別に遮光膜17を設ける場合について説明したが、遮光性の保持容量16を設けて、遮光膜17を省略するようにしてもよい。具体的には、下部電極16Dおよび上部電極16Uの少なくとも一方を遮光性の導電膜を用いるようにすればよい。遮光性の導電膜としては、例えば、アルミニウム(Al)およびチタニウム(Ti)等が挙げられる。
上記実施の形態では、保持容量16とは別に遮光膜17を設ける場合について説明したが、遮光性の保持容量16を設けて、遮光膜17を省略するようにしてもよい。具体的には、下部電極16Dおよび上部電極16Uの少なくとも一方を遮光性の導電膜を用いるようにすればよい。遮光性の導電膜としては、例えば、アルミニウム(Al)およびチタニウム(Ti)等が挙げられる。
〔適用例〕
本技術の液晶表示装置1は、例えば投射型表示装置に適用することができる。
本技術の液晶表示装置1は、例えば投射型表示装置に適用することができる。
図17は、光変調素子として液晶表示装置1が適用された投射型表示装置(投射型表示装置200)の構成例を示す図である。この投射型表示装置200は、例えばスクリーンに画像を投射する表示装置である。投射型表示装置200は、例えばPC等のコンピュータや各種画像プレーヤ等の外部の画像供給装置にI/F(インターフェイス)を介して接続されており、このI/Fに入力される画像信号に基づいて、スクリーン等への投影を行うものである。なお、以下に説明する投射型表示装置200の構成は一例であり、本技術に係る投射型表示装置は、このような構成に限定されるものではない。
投射型表示装置200は、光源211、マルチレンズアレイ212、PbSアレイ213、フォーカスレンズ214、ミラー215、ダイクロイックミラー216、217、光変調素子218a〜218c、ダイクロイックプリズム219、および投写レンズ220を備える。光変調素子218a〜218cに、例えば上記実施の形態の液晶表示装置1が用いられている。
光源211は、発光部211aによって発光された光を、リフレクタ211bによってマルチレンズアレイ212に対して出射する。マルチレンズアレイ212は、複数のレンズ素子がアレイ状に設けられた構造であり、光源211から出射された光を集光する。PbSアレイ213は、マルチレンズアレイ212によって集光された光を、所定の偏光方向の光、例えばP偏光波に偏光する。フォーカスレンズ214は、PbSアレイ213によって所定の偏光方向の光に変換された光を集光する。
ダイクロイックミラー216は、フォーカスレンズ214、ミラー215を介して入射してきた光のうちの赤色光Rを透過し、緑色光G、青色光Bを反射する。ダイクロイックミラー216によって透過された赤色光Rは、ミラー215を介して光変調素子218aに導かれる。
ダイクロイックミラー217は、ダイクロイックミラー216によって反射された光のうちの青色光Bを透過し、緑色光Gを反射する。ダイクロイックミラー217によって反射された緑色光Gは、光変調素子218bに導かれる。一方、ダイクロイックミラー217によって透過された青色光Bは、ミラー215を介して光変調素子218cに導かれる。
光変調素子218a〜218cの各々は、入射された各色光を光変調し、光変調された各色光をダイクロイックプリズム219に入射する。ダイクロイックプリズム219は、光変調されて入射してきた各色光を1つの光軸に合成する。合成された各色光は、投写レンズ220を介してスクリーン等に投影される。
投射型表示装置200では、色の3原色である赤、緑、青の3色に対応した3つの光変調素子218a〜218cが組み合わされ、あらゆる色が表示される。即ち、投射型表示装置200は、いわゆる3板式の投射型表示装置である。
液晶表示装置1は、上記投射型表示装置の他、テレビジョン装置、デスクトップ型のパーソナルコンピュータのモニタ、ノート型パーソナルコンピュータ、ビデオカメラおよびデジタルスチルカメラなどの撮像装置、PDA(Personal Digital Assistant),携帯電話機およびスマートフォン等の電子機器にも適用可能である。
以上、実施の形態および変形例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形可能である。例えば、上記実施の形態において例示した液晶表示装置の構成要素、配置および数等は、あくまで一例であり、全ての構成要素を備える必要はなく、また、他の構成要素を更に備えていてもよい。
なお、本明細書に記載された効果はあくまで例示であってこれに限定されるものではなく、また他の効果があってもよい。
なお、本技術は、以下のような構成も可能である。
(1)
遮光性を有する走査線と、
前記走査線に対向して設けられ、ソース/ドレイン領域および前記ソース/ドレイン領域の間のチャネル領域を有する半導体膜と、
前記半導体膜の前記チャネル領域に対向するゲート電極と、
前記ゲート電極を覆う第1層間絶縁膜と、
前記第1層間絶縁膜を貫通して前記ゲート電極と前記走査線とを電気的に接続するとともに、前記半導体膜の前記チャネル領域および前記ソース/ドレイン領域の側方に立設する遮光壁と
を備えた液晶表示装置。
(2)
更に、基板を有し、
前記基板上に、前記走査線、前記半導体膜、前記ゲート電極および前記第1層間絶縁膜の順に配置されている
前記(1)に記載の液晶表示装置。
(3)
更に、前記走査線と前記半導体膜との間の第2層間絶縁膜と、
前記半導体膜と前記ゲート電極との間のゲート絶縁膜とを備え、
前記遮光壁は、前記第1層間絶縁膜、前記ゲート絶縁膜および前記第2層間絶縁膜に設けられている
前記(2)に記載の液晶表示装置。
(4)
前記遮光壁は前記半導体膜の両側に立設している
前記(1)乃至(3)のうちいずれか1つに記載の液晶表示装置。
(5)
前記遮光壁は、その下端が前記走査線に接するとともに、前記下端と上端との間で前記ゲート電極に接している
前記(1)乃至(4)のうちいずれか1つに記載の液晶表示装置。
(6)
前記遮光壁の前記上端と前記第1層間絶縁膜の上面とは同一平面を構成している
前記(5)に記載の液晶表示装置。
(7)
前記走査線は、平面視で前記ゲート電極および前記半導体膜よりも広く、かつ、前記ゲート電極および前記半導体膜に重なる位置に配置されている
前記(1)乃至(6)のうちいずれか1つに記載の液晶表示装置。
(8)
更に、前記第1層間絶縁膜上に、下部電極、誘電体層および上部電極をこの順に有する保持容量を備えた
前記(1)乃至(7)のうちいずれか1つに記載の液晶表示装置。
(9)
前記下部電極および前記上部電極の少なくとも一方が遮光性を有し、
前記保持容量は、平面視で前記ゲート電極と、前記半導体膜の前記ソース/ドレイン領域および前記チャネル領域とを覆う位置に配置されている
前記(8)に記載の液晶表示装置。
(10)
前記遮光壁は、前記保持容量と前記半導体膜との接続孔の側方にも立設している
前記(8)または(9)に記載の液晶表示装置。
(11)
更に、前記第1層間絶縁膜上に、平面視で前記半導体膜の前記ソース/ドレイン領域および前記チャネル領域と前記ゲート電極とを覆う遮光膜を備えた
前記(1)乃至(8)のうちいずれか1つに記載の液晶表示装置。
(12)
前記遮光膜は、金属または金属シリサイド化物により構成されている
前記(11)に記載の液晶表示装置。
(13)
前記半導体膜の前記ソース/ドレイン領域と前記チャネル領域との間に、LDD(Lightly doped drain)領域を有する
前記(1)乃至(12)のうちいずれか1つに記載の液晶表示装置。
(14)
前記遮光壁は金属により構成されている
前記(1)乃至(13)のうちいずれか1つに記載の液晶表示装置。
(15)
前記走査線は金属により構成されている
前記(1)乃至(14)のうちいずれか1つに記載の液晶表示装置。
(16)
光源と、
前記光源から出射された光が入射する光変調素子と、
前記光変調素子から出射された光が入射する投射レンズとを備え、
前記光変調素子は、
遮光性を有する走査線と、
前記走査線に対向して設けられ、ソース/ドレイン領域および前記ソース/ドレイン領域の間のチャネル領域を有する半導体膜と、
前記半導体膜の前記チャネル領域に対向するゲート電極と、
前記ゲート電極を覆う第1層間絶縁膜と、
前記第1層間絶縁膜を貫通して前記ゲート電極と前記走査線とを電気的に接続するとともに、前記半導体膜の前記チャネル領域および前記ソース/ドレイン領域の側方に立設する遮光壁とを含む
投射型表示装置。
(1)
遮光性を有する走査線と、
前記走査線に対向して設けられ、ソース/ドレイン領域および前記ソース/ドレイン領域の間のチャネル領域を有する半導体膜と、
前記半導体膜の前記チャネル領域に対向するゲート電極と、
前記ゲート電極を覆う第1層間絶縁膜と、
前記第1層間絶縁膜を貫通して前記ゲート電極と前記走査線とを電気的に接続するとともに、前記半導体膜の前記チャネル領域および前記ソース/ドレイン領域の側方に立設する遮光壁と
を備えた液晶表示装置。
(2)
更に、基板を有し、
前記基板上に、前記走査線、前記半導体膜、前記ゲート電極および前記第1層間絶縁膜の順に配置されている
前記(1)に記載の液晶表示装置。
(3)
更に、前記走査線と前記半導体膜との間の第2層間絶縁膜と、
前記半導体膜と前記ゲート電極との間のゲート絶縁膜とを備え、
前記遮光壁は、前記第1層間絶縁膜、前記ゲート絶縁膜および前記第2層間絶縁膜に設けられている
前記(2)に記載の液晶表示装置。
(4)
前記遮光壁は前記半導体膜の両側に立設している
前記(1)乃至(3)のうちいずれか1つに記載の液晶表示装置。
(5)
前記遮光壁は、その下端が前記走査線に接するとともに、前記下端と上端との間で前記ゲート電極に接している
前記(1)乃至(4)のうちいずれか1つに記載の液晶表示装置。
(6)
前記遮光壁の前記上端と前記第1層間絶縁膜の上面とは同一平面を構成している
前記(5)に記載の液晶表示装置。
(7)
前記走査線は、平面視で前記ゲート電極および前記半導体膜よりも広く、かつ、前記ゲート電極および前記半導体膜に重なる位置に配置されている
前記(1)乃至(6)のうちいずれか1つに記載の液晶表示装置。
(8)
更に、前記第1層間絶縁膜上に、下部電極、誘電体層および上部電極をこの順に有する保持容量を備えた
前記(1)乃至(7)のうちいずれか1つに記載の液晶表示装置。
(9)
前記下部電極および前記上部電極の少なくとも一方が遮光性を有し、
前記保持容量は、平面視で前記ゲート電極と、前記半導体膜の前記ソース/ドレイン領域および前記チャネル領域とを覆う位置に配置されている
前記(8)に記載の液晶表示装置。
(10)
前記遮光壁は、前記保持容量と前記半導体膜との接続孔の側方にも立設している
前記(8)または(9)に記載の液晶表示装置。
(11)
更に、前記第1層間絶縁膜上に、平面視で前記半導体膜の前記ソース/ドレイン領域および前記チャネル領域と前記ゲート電極とを覆う遮光膜を備えた
前記(1)乃至(8)のうちいずれか1つに記載の液晶表示装置。
(12)
前記遮光膜は、金属または金属シリサイド化物により構成されている
前記(11)に記載の液晶表示装置。
(13)
前記半導体膜の前記ソース/ドレイン領域と前記チャネル領域との間に、LDD(Lightly doped drain)領域を有する
前記(1)乃至(12)のうちいずれか1つに記載の液晶表示装置。
(14)
前記遮光壁は金属により構成されている
前記(1)乃至(13)のうちいずれか1つに記載の液晶表示装置。
(15)
前記走査線は金属により構成されている
前記(1)乃至(14)のうちいずれか1つに記載の液晶表示装置。
(16)
光源と、
前記光源から出射された光が入射する光変調素子と、
前記光変調素子から出射された光が入射する投射レンズとを備え、
前記光変調素子は、
遮光性を有する走査線と、
前記走査線に対向して設けられ、ソース/ドレイン領域および前記ソース/ドレイン領域の間のチャネル領域を有する半導体膜と、
前記半導体膜の前記チャネル領域に対向するゲート電極と、
前記ゲート電極を覆う第1層間絶縁膜と、
前記第1層間絶縁膜を貫通して前記ゲート電極と前記走査線とを電気的に接続するとともに、前記半導体膜の前記チャネル領域および前記ソース/ドレイン領域の側方に立設する遮光壁とを含む
投射型表示装置。
本出願は、日本国特許庁において2016年10月18日に出願された日本特許出願番号第2016−204441号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。
Claims (16)
- 遮光性を有する走査線と、
前記走査線に対向して設けられ、ソース/ドレイン領域および前記ソース/ドレイン領域の間のチャネル領域を有する半導体膜と、
前記半導体膜の前記チャネル領域に対向するゲート電極と、
前記ゲート電極を覆う第1層間絶縁膜と、
前記第1層間絶縁膜を貫通して前記ゲート電極と前記走査線とを電気的に接続するとともに、前記半導体膜の前記チャネル領域および前記ソース/ドレイン領域の側方に立設する遮光壁と
を備えた液晶表示装置。 - 更に、基板を有し、
前記基板上に、前記走査線、前記半導体膜、前記ゲート電極および前記第1層間絶縁膜の順に配置されている
請求項1に記載の液晶表示装置。 - 更に、前記走査線と前記半導体膜との間の第2層間絶縁膜と、
前記半導体膜と前記ゲート電極との間のゲート絶縁膜とを備え、
前記遮光壁は、前記第1層間絶縁膜、前記ゲート絶縁膜および前記第2層間絶縁膜に設けられている
請求項2に記載の液晶表示装置。 - 前記遮光壁は前記半導体膜の両側に立設している
請求項1に記載の液晶表示装置。 - 前記遮光壁は、その下端が前記走査線に接するとともに、前記下端と上端との間で前記ゲート電極に接している
請求項1に記載の液晶表示装置。 - 前記遮光壁の前記上端と前記第1層間絶縁膜の上面とは同一平面を構成している
請求項5に記載の液晶表示装置。 - 前記走査線は、平面視で前記ゲート電極および前記半導体膜よりも広く、かつ、前記ゲート電極および前記半導体膜に重なる位置に配置されている
請求項1に記載の液晶表示装置。 - 更に、前記第1層間絶縁膜上に、下部電極、誘電体層および上部電極をこの順に有する保持容量を備えた
請求項1に記載の液晶表示装置。 - 前記下部電極および前記上部電極の少なくとも一方が遮光性を有し、
前記保持容量は、平面視で前記ゲート電極と、前記半導体膜の前記ソース/ドレイン領域および前記チャネル領域とを覆う位置に配置されている
請求項8に記載の液晶表示装置。 - 前記遮光壁は、前記保持容量と前記半導体膜との接続孔の側方にも立設している
請求項8に記載の液晶表示装置。 - 更に、前記第1層間絶縁膜上に、平面視で前記半導体膜の前記ソース/ドレイン領域および前記チャネル領域と前記ゲート電極とを覆う遮光膜を備えた
請求項1に記載の液晶表示装置。 - 前記遮光膜は、金属または金属シリサイド化物により構成されている
請求項11に記載の液晶表示装置。 - 前記半導体膜の前記ソース/ドレイン領域と前記チャネル領域との間に、LDD(Lightly doped drain)領域を有する
請求項1に記載の液晶表示装置。 - 前記遮光壁は金属により構成されている
請求項1に記載の液晶表示装置。 - 前記走査線は金属により構成されている
請求項1に記載の液晶表示装置。 - 光源と、
前記光源から出射された光が入射する光変調素子と、
前記光変調素子から出射された光が入射する投射レンズとを備え、
前記光変調素子は、
遮光性を有する走査線と、
前記走査線に対向して設けられ、ソース/ドレイン領域および前記ソース/ドレイン領域の間のチャネル領域を有する半導体膜と、
前記半導体膜の前記チャネル領域に対向するゲート電極と、
前記ゲート電極を覆う第1層間絶縁膜と、
前記第1層間絶縁膜を貫通して前記ゲート電極と前記走査線とを電気的に接続するとともに、前記半導体膜の前記チャネル領域および前記ソース/ドレイン領域の側方に立設する遮光壁とを含む
投射型表示装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016204441 | 2016-10-18 | ||
JP2016204441 | 2016-10-18 | ||
PCT/JP2017/030301 WO2018074060A1 (ja) | 2016-10-18 | 2017-08-24 | 液晶表示装置および投射型表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018074060A1 true JPWO2018074060A1 (ja) | 2019-08-08 |
JP6961604B2 JP6961604B2 (ja) | 2021-11-05 |
Family
ID=62019267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018546171A Active JP6961604B2 (ja) | 2016-10-18 | 2017-08-24 | 液晶表示装置および投射型表示装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6961604B2 (ja) |
CN (1) | CN109804307A (ja) |
WO (1) | WO2018074060A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11543716B2 (en) * | 2020-06-26 | 2023-01-03 | Seiko Epson Corporation | Electro-optical device and electronic device |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7327184B2 (ja) | 2020-01-30 | 2023-08-16 | セイコーエプソン株式会社 | 電気光学装置、および電子機器 |
JP7409115B2 (ja) | 2020-01-30 | 2024-01-09 | セイコーエプソン株式会社 | 電気光学装置、および電子機器 |
JP7322727B2 (ja) | 2020-01-30 | 2023-08-08 | セイコーエプソン株式会社 | 電気光学装置、および電子機器 |
JP7521283B2 (ja) * | 2020-07-09 | 2024-07-24 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP7396223B2 (ja) * | 2020-07-28 | 2023-12-12 | セイコーエプソン株式会社 | 電気光学装置、および電子機器 |
JP7505352B2 (ja) * | 2020-09-29 | 2024-06-25 | セイコーエプソン株式会社 | 電気光学装置、および電子機器 |
JP7484632B2 (ja) | 2020-09-30 | 2024-05-16 | セイコーエプソン株式会社 | 電気光学装置、および電子機器 |
JP7533122B2 (ja) | 2020-10-27 | 2024-08-14 | セイコーエプソン株式会社 | 電気光学装置、電子機器 |
CN113451332B (zh) * | 2021-06-21 | 2023-10-27 | 昆山国显光电有限公司 | 一种阵列基板及显示面板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001356371A (ja) * | 2000-04-11 | 2001-12-26 | Nec Corp | 液晶表示装置および液晶プロジェクタ装置 |
JP2004158518A (ja) * | 2002-11-05 | 2004-06-03 | Sharp Corp | アクティブマトリクス基板および表示装置 |
JP2006171136A (ja) * | 2004-12-14 | 2006-06-29 | Sony Corp | 薄膜半導体装置および液晶パネル |
JP2012108407A (ja) * | 2010-11-19 | 2012-06-07 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法、電子機器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3870941B2 (ja) * | 2002-10-31 | 2007-01-24 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP5245333B2 (ja) * | 2007-09-10 | 2013-07-24 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP2013105116A (ja) * | 2011-11-16 | 2013-05-30 | Sony Corp | 液晶パネル、液晶プロジェクタ装置 |
CN105140294A (zh) * | 2015-08-11 | 2015-12-09 | 武汉华星光电技术有限公司 | 低温多晶硅薄膜晶体管及其制造方法 |
-
2017
- 2017-08-24 WO PCT/JP2017/030301 patent/WO2018074060A1/ja active Application Filing
- 2017-08-24 JP JP2018546171A patent/JP6961604B2/ja active Active
- 2017-08-24 CN CN201780062196.9A patent/CN109804307A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001356371A (ja) * | 2000-04-11 | 2001-12-26 | Nec Corp | 液晶表示装置および液晶プロジェクタ装置 |
JP2004158518A (ja) * | 2002-11-05 | 2004-06-03 | Sharp Corp | アクティブマトリクス基板および表示装置 |
JP2006171136A (ja) * | 2004-12-14 | 2006-06-29 | Sony Corp | 薄膜半導体装置および液晶パネル |
JP2012108407A (ja) * | 2010-11-19 | 2012-06-07 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法、電子機器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11543716B2 (en) * | 2020-06-26 | 2023-01-03 | Seiko Epson Corporation | Electro-optical device and electronic device |
Also Published As
Publication number | Publication date |
---|---|
CN109804307A (zh) | 2019-05-24 |
JP6961604B2 (ja) | 2021-11-05 |
WO2018074060A1 (ja) | 2018-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6961604B2 (ja) | 液晶表示装置および投射型表示装置 | |
TW514757B (en) | Electro-optical device and production method thereof and electronic equipment | |
TW503337B (en) | Electrooptic device, method of manufacture thereof, and electronic device | |
KR101291939B1 (ko) | 전기 광학 장치, 그 제조 방법, 및 전자 기기 | |
JP3575402B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
US9812470B2 (en) | Electro-optical apparatus and electronic apparatus | |
TWI291058B (en) | Electro-optical device, electronic equipment substrate for electro-optical device, method of manufacturing substrate for electro-optical device, and light shielding film | |
US10268091B2 (en) | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus | |
US9082854B2 (en) | Electrooptic device substrate for shielding light from switching element, electrooptic device, and electronic apparatus | |
JP2017072741A (ja) | 電気光学装置、電子機器、電気光学装置の製造方法 | |
KR100495562B1 (ko) | 전기 광학 장치 및 그 제조 방법 및 전자 기기 | |
JP2013113954A (ja) | 液晶装置、液晶装置の製造方法及びプロジェクター | |
JP2013246358A (ja) | 液晶パネル、液晶パネルの製造方法および液晶表示装置 | |
US7764325B2 (en) | Electro-optical device, method of producing the same, and electronic apparatus | |
JP4371089B2 (ja) | 液晶装置およびそれを用いた表示装置 | |
JP2001330859A (ja) | 電気光学装置 | |
US7864272B2 (en) | Substrate for a reflection type liquid crystal display apparatus, reflection type liquid crystal display apparatus using the same, and liquid crystal projector apparatus using the same | |
JP2001318625A (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
JPWO2018198710A1 (ja) | 液晶表示パネルおよび電子機器 | |
JP2014153384A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP4701487B2 (ja) | 電気光学装置用基板の製造方法 | |
US10564497B2 (en) | Electro-optical device and electronic apparatus | |
US20220269119A1 (en) | Electro-optical device and electronic apparatus | |
JP4214702B2 (ja) | 電気光学装置の製造方法、及び電気光学装置、並びに投写型表示装置、電子機器 | |
JP2013246359A (ja) | 液晶パネル、液晶パネルの製造方法および液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200817 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210914 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211013 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6961604 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |