JPWO2018051473A1 - プリント配線基板 - Google Patents
プリント配線基板 Download PDFInfo
- Publication number
- JPWO2018051473A1 JPWO2018051473A1 JP2017560631A JP2017560631A JPWO2018051473A1 JP WO2018051473 A1 JPWO2018051473 A1 JP WO2018051473A1 JP 2017560631 A JP2017560631 A JP 2017560631A JP 2017560631 A JP2017560631 A JP 2017560631A JP WO2018051473 A1 JPWO2018051473 A1 JP WO2018051473A1
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- printed wiring
- component mounting
- wiring board
- foot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
Abstract
絶縁性基板(1)と、絶縁性基板(1)上に形成され、部品実装パターンである素子搭載用のフットパターン(2Fa)とフットパターン(2Fb)に接続された引き出し線である信号線(2S)とを有する導電性の配線パターンと、フットパターン(2Fa,2Fb)上の素子搭載部を除いて、配線パターン上を覆う絶縁膜としてのソルダーレジスト(3)とを備える。ソルダーレジスト(3)は、素子搭載部に開口(4)を有し、フットパターン(2Fa,2Fb)の外縁は開口(4)の内縁よりも外側に位置する。上記構成により、配線パターンを形成する配線導体が腐食する環境下であっても、配線パターンの断線を防止することのできるプリント配線基板を得ることができる。
Description
本発明は、プリント配線基板に係り、特にプリント配線基板の腐食対策に関するものである。
プリント配線基板の回路パターンには一般的には銅が使用されているが、銅はガスその他外乱により化学反応を起こし腐食し易いため、回路パターンは断線し易い特性を有している。
プリント配線基板において、部品を実装する領域ではフットプリントと呼ばれる回路パターンが用いられる。フットプリント以外の回路パターンは、絶縁のために誘電体であるソルダーレジストで覆われている。ソルダーレジストは腐食に強いため、ソルダーレジストに覆われた回路パターンも腐食に強い。
一方、フットプリントは、部品とフットプリントの電気的接続のために、銅の表面をむき出しにする必要がある。
また、プリント配線基板の表面に形成された回路パターンから、裏面に形成された回路パターンを繋げる場合には、貫通ビアにより表面および裏面の回路パターンを接続する。導体パターンからなる回路パターンはソルダーレジストで被覆されているが、貫通ビアの周辺ではソルダーレジストに開口を形成して、接続をはかっている。貫通ビアは、技術的にソルダーレジストで覆うことが困難であるため銅がむき出しになる。また、チップ部品を接続するためのフットパターンについても信号パターンとの接続部で断線し易いといわれている。
そこで、例えば特許文献1では、BGA(Ball Grid Array)部品の外側に位置する列のフットパターンに接続される信号パターンを、内側に位置する列のフットパターンに接続される信号パターンよりも太くするとともに、最外層の導体層の信号パターンを保護膜で覆う構造をとっている。
しかしながら、特許文献1の構成では、フットプリントのパターンは銅がむき出しであり、回路パターンの貫通ビアからの引き出し線の根元が腐食して断線し易いという問題がある。
また、貫通ビアに対しても保護膜を用いたとしても貫通ビア内壁を保護膜で覆うことは物理的に難しく、腐食し易いという問題がある。
本発明は、上記に鑑みてなされたもので、配線パターンを形成する配線導体が腐食する環境下であっても、配線パターンの断線の発生を抑制することのできるプリント配線基板を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、絶縁性基板と、絶縁性基板上に形成され、部品実装パターンと部品実装パターンに接続された引き出し線とを有する導電性の配線パターンと、部品実装パターン上の素子搭載部を除いて、配線パターン上を覆う絶縁膜とを備える。絶縁膜は、素子搭載部に開口を有し、部品実装パターンの外縁は開口の内縁よりも外側に位置することを特徴とする。
本発明により、配線パターンを形成する配線導体が腐食する環境下であっても、配線パターンの断線の発生を抑制することのできるプリント配線基板を得ることができる。
以下に、本発明に係るプリント配線基板の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。また、以下に示す図面においては、理解の容易のため、各部材の縮尺が実際とは異なる場合がある。各図面間においても同様である。また、平面図であっても、図面を見易くするためにハッチングを付す場合がある一方、断面図であっても、図面を見易くするためにハッチングを付さない場合がある。
実施の形態1.
図1は、実施の形態1のプリント配線基板を示す斜視図であり、図2は図1のII-II断面図である。図3(a)および(b)は、実施の形態1のプリント配線基板の部品実装パターンであるフットパターンの拡大図であり、図3(a)は1対のフットパターンを示す上面図、図3(b)は図3(a)のIIIb−IIIb断面図である。図4(a)および(b)は、実施の形態1のプリント配線基板のビアである貫通ビアの拡大図であり、図4(a)はビア接続パターンを示す上面図、図4(b)は図4(a)のIVb−IVb断面図である。実施の形態1のプリント配線基板10は、ガラスエポキシ基板で構成された絶縁性基板1の第1主面1Aに設けられた、引き出し線である信号線2Sに接続して形成されるフットパターン2Fの外縁は絶縁膜であるソルダーレジスト3に設けられる開口4の内縁よりも外側に位置することを特徴とする。また、信号線2Sを、貫通ビア5を介して第2主面1Bに設けられた裏面側の配線層6に接続する。信号線2Sなどを構成する配線材は銅層で構成されており、フットパターン2F上の素子搭載部に設けられた開口4、および貫通ビア5の形成領域のビア接続パターン2Vに設けられた開口7を除いて、配線材がソルダーレジスト3で覆われている。
図1は、実施の形態1のプリント配線基板を示す斜視図であり、図2は図1のII-II断面図である。図3(a)および(b)は、実施の形態1のプリント配線基板の部品実装パターンであるフットパターンの拡大図であり、図3(a)は1対のフットパターンを示す上面図、図3(b)は図3(a)のIIIb−IIIb断面図である。図4(a)および(b)は、実施の形態1のプリント配線基板のビアである貫通ビアの拡大図であり、図4(a)はビア接続パターンを示す上面図、図4(b)は図4(a)のIVb−IVb断面図である。実施の形態1のプリント配線基板10は、ガラスエポキシ基板で構成された絶縁性基板1の第1主面1Aに設けられた、引き出し線である信号線2Sに接続して形成されるフットパターン2Fの外縁は絶縁膜であるソルダーレジスト3に設けられる開口4の内縁よりも外側に位置することを特徴とする。また、信号線2Sを、貫通ビア5を介して第2主面1Bに設けられた裏面側の配線層6に接続する。信号線2Sなどを構成する配線材は銅層で構成されており、フットパターン2F上の素子搭載部に設けられた開口4、および貫通ビア5の形成領域のビア接続パターン2Vに設けられた開口7を除いて、配線材がソルダーレジスト3で覆われている。
実施の形態1のプリント配線基板10は、貫通ビア5の形成された絶縁性基板1の第1主面1Aに、チップ部品20を搭載するためのフットパターン2Fと、ビア接続パターン2Vと、フットパターン2Fとビア接続パターン2Vとにそれぞれ接続される信号線2Sとを具備している。信号線2Sなどの配線部を構成する配線層2は銅層で構成されており、フットパターン2F上の素子搭載部に設けられた開口4を除いて、配線層2がソルダーレジスト3からなる絶縁膜で覆われている。そしてフットパターン2Fの外縁は開口4の内縁よりも外側に位置することを特徴とする。
フットパターン2Fは、図3(a)および(b)に拡大図を示すように、フットパターン2Fの外縁はソルダーレジスト3の開口4の内縁より外側に配される。フットパターン2Fを構成する領域の第1主面1A側の配線層2は、1辺L1の正方形のパッドからなるフットパターン2Fa,2Fbと、接続部2Bを介して接続された線幅L0の信号線2Sとを有する。
ソルダーレジスト3の開口4の開口幅L2は、フットパターン2Fa,2Fbの1辺の長さL1に比べて十分に小さく、開口4の内縁とフットパターン2Fa,2Fbの外縁との間に十分な幅の環状部が形成されている。フットパターン2Fa,2Fbと開口形成用のマスクのわずかな位置ずれに対してもフットパターン2Fa,2Fbの外縁あるいは信号線2Sとの接続部2Bは開口4から露呈することなく確実にソルダーレジスト3で覆われている。つまりフットパターンの周囲全体を拡大し、ソルダーレジスト3下でフットパターン2Fa,2Fbの引き出し線つまり信号線2Sで幅が狭くなるようにしている。つまり、信号線2Sが細くなっているのはソルダーレジスト3下の領域である。
また、フットパターン2Fa,2Fbと、信号線2Sとの境界部である接続部2Bは、開口4の外側にあり、ソルダーレジスト3で覆われている。
また、信号線2Sは、貫通ビア5に電気的に接続されており、第1主面1A上で貫通ビア5を囲む領域に信号線2Sと同一工程で形成される配線パターンからなるビア接続パターン2Vが形成されている。そしてビア接続パターン2Vの部分にはソルダーレジスト3に開口7が形成されており、ビア接続パターン2Vの外縁2VFはソルダ−レジスト3の開口7の内縁よりも外側に位置することを特徴とする。つまり、ビア接続パターン2Vの外縁部が、ソルダーレジスト3で覆われている。
外縁部は、図4(a)および(b)に拡大図を示すように、貫通ビア5の上縁つまり絶縁性基板1の上面である第1主面1A側の面上における外縁2VFを内周とする環状のパターン2V1を構成している。つまりビア接続パターン2Vは、環状のパターン2V1と貫通ビア5の上面を含む、円形のパターン2V2である。貫通ビア5の上縁部のビア接続パターン2Vの外縁2VFはソルダーレジスト3の開口7の内縁7iより外側に配される。ビア接続パターン2Vを構成する領域の第1主面1A側の配線層2は、直径R1の円形のパッドからなるビア接続パターン2Vと、接続部2Bを介して接続された線幅L0の信号線2Sとを有する。
開口7の開口径R2はビア接続パターン2Vの外径R1に比べて十分に小さく、開口7の内縁とビア接続パターン2Vの外縁との間に一定の十分な幅の環状部が形成されており、ビア接続パターン2Vと開口形成用のマスクのわずかな位置ずれに対してもビア接続パターン2Vの外縁あるいは信号線2Sとの接続部2Bは開口7から露呈することなく確実にソルダーレジスト3で覆われている。つまりビアパターン2Vの周囲全体を拡大し、ソルダーレジスト3下で引き出し線である信号線2S幅が狭くなるようにしている。つまり、信号線2Sが細くなっているのはソルダーレジスト3下の領域である。ソルダーレジスト3はビア接続パターン2V上にビア接続パターン2Vよりも小さい開口7を有している。
ソルダーレジスト3は、例えばノボラック型エポキシ樹脂にアクリル酸および酸無水物を添加した感光性の絶縁材料であり、塗布後、フォトリソグラフィにより開口パターンを形成して得られる。はんだ付けによりプリント配線基板10にチップ部品20などの部品が実装される際に、電気的接続をとる接点以外にはんだが付着しショートを起こすのを防止する。また、ほこり、熱、湿気などの外部環境から配線パターンを保護し、電子機器を安定して維持するのに有効である。また、ソルダーレジスト3は、配線パターン間の電気絶縁性を維持し、ショートを防止することができる。
上記プリント配線基板10は、例えば、ガラスエポキシ基板などからなる絶縁性基板1に貫通ビア5を形成した後、第1主面1Aおよび第2主面1Bに形成された銅層をフォトリソグラフィによりパターニングする。こののち、ソルダーレジスト3を塗布し、フォトリソグラフィにより開口を形成することで得られる。
チップ部品20は例えばコンデンサ本体21と電極22a,22bとで構成される。実装に際しては、1対の電極22a,22bが、プリント配線基板10の1対のフットパターン2Fa,2Fbに載置され、例えばはんだリフローなどによりそれぞれ接続される。
従って上記構成により、腐食ガスなどにより信号線2Sとフットパターン2Fa,2Fbとの接続部つまりフットパターン2Fa,2Fbの根元が腐食したとしても、断線するまでの時間は非常に長くなる。一部が腐食したとしても、どこかでつながっていれば、フットパターン2Fとチップ部品20とは確実に接続され、チップ部品20と信号線2Sとの接続が確保される。
仮に、フットパターン2Fの大きさがソルダーレジスト3の開口4の大きさより小さい従来例のプリント配線基板の場合、図3に破線で示すフットパターン2Fa,2Fbの外縁あるいはフットパターン2Fa,2Fbの接続部2Bが、ソルダーレジスト3の開口4の内側に露出することになる。この場合、これら外縁は開口4の内縁よりも内側に位置しているため、腐食ガスなどによりフットパターン2Fa,2FBと信号線2Sとの接続部2Bつまりフットパターン2Fa,2Fbの根元が腐食することがあり、断線が生じ易い。これに対し、実施の形態1のフットパターン2Fa,2Fbでは一部が腐食したとしても、どこかでつながっていれば、フットパターン2Fとチップ部品20とは確実に接続され、チップ部品20と信号線2Sとの接続が確保される。信号線2Sはフットパターン2Fa,2FBあるいはビア接続パターン2Vの引き出し線とみなすこともできる。つまり図3(a)および(b)に示すように、ソルダーレジスト3の開口4の開口幅L2は、フットパターン2Fa,2Fbの1辺の長さL1に比べて十分に小さく、開口4の内縁とフットパターン2Fa,2Fbの外縁との間に十分な幅の環状部が形成されて、フットパターン2Fa,2Fbと信号線2Sとの接続が確保されている。
また、図4(a)および(b)に示すように、ビア接続パターン2Vについてもフットパターンの場合と同様であり、ビア接続パターン2Vは貫通ビア5の外周部よりも大きく外周部全体つまり全周を覆っているため、貫通ビア5の外周部のいずれかの方向で引き出し線の根元が腐食したとしても、外周部全体が腐食して断線するまでの時間は非常に長くなる。貫通ビア5からソルダーレジスト3により覆われた信号線2Sつまり信号線2Sへのビア接続パターン2Vの引き出し線が腐食して細くなっても、腐食部分以外のビア接続パターン2Vを経由して通電することが可能であるため、断線しにくくなる。つまり一部が腐食したとしても、どこかでつながっていれば、第1主面1Aの信号線2Sと裏面側である第2主面1Bに形成された裏面側の配線層6との接続が確保される。つまり図4(a)および(b)に示すように、ソルダーレジスト3の開口7の開口径R2は、ビア接続パターン2Vの外形R1に比べて十分に小さく、開口7の内縁とビア接続パターン2Vの外縁との間に十分な幅の環状部が形成されて、ビア接続パターン2Vと信号線2Sとの接続が確保されている。
以上のように、実施の形態1のプリント配線基板10によれば、フットパターン2Fまたはビア接続パターン2Vの外縁は開口4または7の内縁よりも外側に位置するようにしている。これによりフットパターン2Fの外縁は開口4から露呈することなくソルダーレジスト3で保護されているため、腐食による断線を防止し、信頼性の高いプリント配線基板10を得ることができる。また腐食ガスなどによりフットパターン2Fa,2Fbの根元すなわち信号線2Sつまりフットパターン2Fa,2Fbと信号線2Sとの接続部2Bが腐食するのを抑制することができる。また、ビア接続パターン2Vの外縁は開口7から露呈することなくソルダーレジスト3で保護されているため、腐食による断線を防止し、信頼性の高いプリント配線基板を得ることができる。また腐食ガスなどによりビア接続パターン2Vの根元すなわち信号線2Sつまりビア接続パターン2Vと信号線2Sとの接続部2Bが腐食するのを抑制することができる。
言い換えると、フットパターン2Fa,2Fbあるいはビア接続パターン2Vを広くし、ソルダーレジスト3の下にまで拡張させている。これにより腐食し易い信号線2Sあるいは引き出し線がソルダーレジスト3の下に完全に隠れるため断線することが無い。また、腐食ガスなどにより信号線2Sあるいは引き出し線の根元が腐食したとしても断線するまでの時間は非常に長くなる。さらにはフットパターン2Fa,2Fbから信号線2Sまたは信号線2Sへの引き出し線を太くしている。これにより、断線するまでの時間は非常に長くなる。
さらにまた、貫通ビア5にレジスト液あるいはマーキングインクを塗布する方法も提案されている。上記方法では、位置ずれによりレジスト液あるいはマーキングインク自体によりスルーホールが腐食する問題がある。
また、発光ダイオード(LED:Light Emitting Diode)などが実装されているプリント配線基板は、被覆剤を塗布することで実装部品の機能が損なわれる場合があるため、被覆材に、耐腐食コーティング剤を用いた対策が出来ないという問題がある。
プリント配線基板は、配線材の表面を、ソルダーレジストなどの絶縁材で被覆しているが、部品接続を行うためのフットパターンあるいは貫通ビア上では、絶縁材に開口を設け、電気的接続を行うようにしている。特に、銅などの酸化性の高い配線材を用いたプリント配線基板は、絶縁材の開口に露呈する、フットパターンあるいは貫通ビアのエッジ部は腐食による断線が生じる可能性が高い。このため、従来のプリント配線パターン設計では、フットパターンあるいは貫通ビアと、これらフットパターンあるいは貫通ビアに接続されるエッジ部つまり、引き出し線である信号線との接続部で断線が生じやすいという問題があった。またソルダーレジストにより覆われた配線パターン側の貫通ビアのエッジつまり、引き出し線である信号線との接続部のみが断線した場合であっても、貫通ビアを挟んで電気的接続がなされているプリント配線基板両面それぞれのパターンの接続が完全に断線してしまうという問題があった。
これに対し実施の形態1のプリント配線基板10によれば、前述したようにフットパターン2Fおよびビア接続パターン2Vの外縁は開口4または7の内縁よりも外側に位置する。これにより前述したようにフットパターン2Fおよびビア接続パターン2Vの外縁は開口4から露呈することなくソルダーレジスト3で保護されており、腐食による断線を防止し、信頼性の高いプリント配線基板10を得ることができる。
実施の形態1のプリント配線基板10によれば、位置ずれにより、基板パターンを形成する銅が腐食する環境下であっても、腐食しやすい回路パターンの引き出し線の根元がレジストにより保護されるため、耐腐食コーティング材の塗布無しにパターンが断線することを防ぐ効果がある。
実施の形態2.
図5は、実施の形態2のプリント配線基板を示す図であり、貫通ビア周辺部の拡大図である。図5(a)はビア接続パターンを示す上面図、図5(b)は図5(a)のVb−Vb断面図である。実施の形態2のプリント配線基板10は、引き出し線である信号線2Sとビア接続パターン2Vが方形パターンである例である。実施の形態2のプリント配線基板10は、ビア接続パターン2Vとの接続部2Bで通常の信号線2Sの線幅より幅広の幅広部2Wを持つことを特徴とする。フットパターン2Fa,2Fb上の素子搭載部にフットパターン2Fa,2Fbの面積よりも小さい開口4を有し、配線パターン上を覆う絶縁膜であるソルダーレジスト3とを備えている。他の領域については実施の形態1で図4に示した例と同様である。これにより腐食により信号線2Sが断線しにくくなる。
図5は、実施の形態2のプリント配線基板を示す図であり、貫通ビア周辺部の拡大図である。図5(a)はビア接続パターンを示す上面図、図5(b)は図5(a)のVb−Vb断面図である。実施の形態2のプリント配線基板10は、引き出し線である信号線2Sとビア接続パターン2Vが方形パターンである例である。実施の形態2のプリント配線基板10は、ビア接続パターン2Vとの接続部2Bで通常の信号線2Sの線幅より幅広の幅広部2Wを持つことを特徴とする。フットパターン2Fa,2Fb上の素子搭載部にフットパターン2Fa,2Fbの面積よりも小さい開口4を有し、配線パターン上を覆う絶縁膜であるソルダーレジスト3とを備えている。他の領域については実施の形態1で図4に示した例と同様である。これにより腐食により信号線2Sが断線しにくくなる。
上記構成により、実施の形態1の貫通ビア周辺部の構成に比べ、幅広部2Wをもつことで、腐食により信号線2Sが断線しにくくなる効果がより確実となる点に加え、ビア接続パターン2Vと信号線2Sとの間に中間幅の配線部が存在することで、電流集中が緩和され、電流集中による断線が防止される。また、実施の形態2のプリント配線基板10は、ビア接続パターン2Vとの接続部2Bで通常の信号線2Sの線幅より幅広の幅広部2Wを持つことで、引張力に対する機械的強度の向上をはかることができる。
また、上記構成は、フットパターンについても同様であり、フットパターン2Fa,2Fbと信号線2Sとの接続部2Bに実施の形態2と同様の幅広部2Wを持つようにしてもよいことはいうまでもない。
例えば図6に示すように、フットパターン2Fa,2Fbの中心より、開口4の形成位置がフットパターン2Fa側にずれた場合について説明する。例えば、フットパターン2Fa側では、ビア接続パターン2Vと信号線2Sとの接続部2Bが露呈することになる。しかしながら接続部2Bには信号線2Sの線幅より幅広の幅広部2Wが存在することで、開口4から露呈して、腐食した場合にも、幅広であるため断線は防ぐことができる。また、フットパターン2Fb側では、フットパターン2Fbのエッジが開口4から露呈することになる。しかしながら開口4はフットパターン2Fa,2Fbよりも小さく、他の領域は配線パターン上を覆う絶縁膜であるソルダーレジスト3で覆われており、エッジ部で、フットパターン2Fbは開口4の周縁3辺に存在しているため、電流パスは維持されることになる。つまりソルダーレジスト3の開口4の開口幅は、フットパターン2Fa,2Fbの1辺の長さに比べて十分に小さく、開口4の内縁とフットパターン2Fa,2Fbの周縁3辺の外縁との間に十分な幅の環状部が形成されている。
従って、信号線2Sが幅広部2Wを介してフットパターン2Fa,2Fbに接続されているため、フットパターン2Fa,2Fbと信号線2Sとの接続は維持され、断線は防ぐことができる。以上のように、実施の形態2の構成によれば、位置ずれが生じた場合にも断線を回避することができ、実施の形態2の構成は位置ずれに強い構造である。ここで部品実装パターンであるフットパターンは、実装部品が搭載される矩形あるいは円形の幅広部であり、フットパターンに幅の狭い引き出し線が接続されているかあるいは、フットパターンと引き出し線との間に幅広部である中間パターンが形成されていてもよい。フットパターンとは、実装部品が搭載される領域に連続的につながる領域をいうものとし、接続部を含め、幅狭となる領域は引き出し線とみなすことにする。
実施の形態3.
図7は、実施の形態3のプリント配線基板を示す図であり、貫通ビア周辺部の拡大図である。実施の形態3のプリント配線基板10は、引き出し線である信号線2Sとビア接続パターン2Vとの接点に近づくにつれて信号線幅が徐々に広くなっている線幅拡大部2WSを具備したことを特徴とする。他の領域については実施の形態2で図5に示した例と同様であるため説明は省略する。同一部位には同一符号を付した。
図7は、実施の形態3のプリント配線基板を示す図であり、貫通ビア周辺部の拡大図である。実施の形態3のプリント配線基板10は、引き出し線である信号線2Sとビア接続パターン2Vとの接点に近づくにつれて信号線幅が徐々に広くなっている線幅拡大部2WSを具備したことを特徴とする。他の領域については実施の形態2で図5に示した例と同様であるため説明は省略する。同一部位には同一符号を付した。
上記構成によれば、ビア接続パターン2Vに向けて信号線幅が徐々に広くなっている線幅拡大部2WSを具備しているため、パターンエッジがなだらかであり、仮に、線幅拡大部2WSが開口7から露呈したとしても、腐食による断線の危険は低減され、信号線2Sが断線しにくくなる。
加えて、使用時における信号線2Sとしても、線幅が徐々に拡がっているため、急激に線幅が拡大する場合に比べ、電流集中を防ぐことができる。
実施の形態3のプリント配線基板10によれば、信号線2Sとビア接続パターン2Vとの接点に近づくにつれて信号線幅が徐々に広くなる、三角形状をなす線幅拡大部2WSを具備した例について説明したが、線幅拡大部2WSは、三角形状に限定されることなく図8に変形例を示すように、角部がラウンド形状となった線幅拡大部2RSをはじめとする半円形状あるいは円形状であっても良い。あるいは図9に示すように、信号線2Sが開口7に対して中央にくる信号線に対して対称形状をなす台形状の線幅拡大部2TSであってもよい。
実施の形態4.
図10は、図6に示した実施の形態2のプリント配線基板10におけるフットパターンの変形例を示す図である。実施の形態4のプリント配線基板10は、フットパターン2Fa,2Fbがレジストの開口4に対して小さい場合の例を示し、フットパターン2Fa,2Fbの中心より、開口4の形成位置がフットパターン2Fa側にずれた場合について説明する。例えば、フットパターン2Fa側では、ビア接続パターン2Vと引き出し線である信号線2Sとの接続部2Bが露呈することになる。しかしながら接続部2Bには信号線2Sの線幅より幅広の幅広部2Wが存在することで、開口4から露呈して、腐食した場合にも、幅広であるため断線は防ぐことができる。また、フットパターン2Fb側では、フットパターン2Fbのエッジが開口4から露呈することになる。しかしながら開口4から露呈するエッジは、フットパターン2Fbを構成しているため、電流パスは維持されることになる。
図10は、図6に示した実施の形態2のプリント配線基板10におけるフットパターンの変形例を示す図である。実施の形態4のプリント配線基板10は、フットパターン2Fa,2Fbがレジストの開口4に対して小さい場合の例を示し、フットパターン2Fa,2Fbの中心より、開口4の形成位置がフットパターン2Fa側にずれた場合について説明する。例えば、フットパターン2Fa側では、ビア接続パターン2Vと引き出し線である信号線2Sとの接続部2Bが露呈することになる。しかしながら接続部2Bには信号線2Sの線幅より幅広の幅広部2Wが存在することで、開口4から露呈して、腐食した場合にも、幅広であるため断線は防ぐことができる。また、フットパターン2Fb側では、フットパターン2Fbのエッジが開口4から露呈することになる。しかしながら開口4から露呈するエッジは、フットパターン2Fbを構成しているため、電流パスは維持されることになる。
従って、信号線2Sとの接続は維持され、断線は防ぐことができる。以上のように、実施の形態4の構成によれば、ずれが生じた場合にも断線を回避することができる。
以上説明してきたように、実施の形態1から4のプリント配線基板によれば、配線パターンを形成する銅が腐食する環境下であっても、腐食しやすい信号線2Sなど配線パターンの引き出し線の根元はソルダーレジスト3により保護されているため、特別なコーティング材の塗布無しに、信号線2Sなどの配線パターンが断線するのを防ぐことができる。
また、貫通ビア5のビア接続パターン2Vの一部が断線しても、周辺のパターン経由で残存したビア接続パターンにより通電が可能であるため、断線不良を抑制できるという効果がある。
上記構成によれば、パターンを太く引き出し、または腐食に強いソルダーレジスト3を広くかぶせることで特別なコーディング剤を塗布することなく腐食を防止することができる。さらに貫通ビア5をはじめとするビア周辺のパターンを広げることで、信号線2S側あるいは引き出し線側のビア接続パターン2Vが腐食したとしても、逆側をはじめ引き出し線側以外のビア接続パターン2V経由で通電することができ、腐食時の完全断線を防ぐことができる。
実施の形態3は、ビア接続パターン2Vに向けて信号線幅が徐々に広くなっている線幅拡大部を具備した例について説明したが、フットパターンと信号線との接続部がフットパターンに向けて信号線幅が徐々に広くなっている線幅拡大部を設けることで、同様の効果を得ることができることはいうまでもない。
実施の形態1から4では、銅層を配線層として用いた場合について説明したが、銅に限定されることなく、アルミニウムを含む配線など、他の導体層を用いたプリント配線基板にも適用可能であることはいうまでもない。
また、実施の形態1から4では、絶縁層として、ソルダーレジストを用いた例について説明したが、ソルダーレジストに限定されることなく、他のポリイミドなどの有機系絶縁膜あるいは無機絶縁膜も適用可能である。
また、実施の形態1から4では、絶縁性基板として、ガラスエポキシ基板を用いた例について説明したが、絶縁性基板としても、ガラスエポキシ基板に限定されることなく、他の樹脂基板、セラミック基板、ガラス基板にも適用可能である。
なお、実施の形態1から4では、絶縁性基板の第1主面である表面から第2主面である裏面まで貫通する貫通ビアについて説明したが、絶縁性基板が複数層の絶縁性基材と各絶縁性基材の両面に形成された配線とを含む多層配線基板である場合、各絶縁性基材に形成されるビアにも適用可能である。また、各層を構成する絶縁性基材の第1主面である表面から第2主面である裏面まで貫通するビアが、配列され、ビア同士は絶縁性基板の厚さ方向に一列に配列されることなく、ずれて形成されている場合にも各絶縁性基材に本発明が適用可能であることはいうまでもない。
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
1 絶縁性基板、1A 第1主面、1B 第2主面、2 配線層、2B 接続部、2S 信号線、2F,2Fa,2Fb フットパターン、2V ビア接続パターン、2W 幅広部、2WS 線幅拡大部、2RS 半円形状の線幅拡大部、2TS 台形状の線幅拡大部、3 ソルダーレジスト、4 開口、5 貫通ビア、6 裏面側の配線層、7 開口、10 プリント配線基板、20 チップ部品、22a,22b 電極。
上述した課題を解決し、目的を達成するために、本発明は、絶縁性基板と、絶縁性基板上に形成され、部品実装パターンと部品実装パターンに接続された引き出し線とを有する導電性の配線パターンと、部品実装パターン上の素子搭載部を除いて、配線パターン上を覆う絶縁膜とを備える。絶縁膜は、素子搭載部に開口を有し、部品実装パターンの外縁は開口の内縁よりも外側に位置する。引き出し線は、部品実装パターンとの接続部で引き出し線幅より広い幅広部を介して部品実装パターンに接続されたことを特徴とする。
Claims (8)
- 絶縁性基板と、
前記絶縁性基板上に形成され、部品実装パターンと前記部品実装パターンに接続された引き出し線とを有する導電性の配線パターンと、
前記部品実装パターン上の素子搭載部を除いて、前記配線パターン上を覆う絶縁膜と、を備え、
前記絶縁膜は、前記素子搭載部に開口を有し、前記部品実装パターンの外縁は前記開口の内縁よりも外側に位置することを特徴とするプリント配線基板。 - 前記引き出し線は、前記部品実装パターンとの接続部で引き出し線幅より広い幅広部を介して前記部品実装パターンに接続されたことを特徴とする請求項1に記載のプリント配線基板。
- 前記絶縁性基板の第1主面から前記第1主面に対向する第2主面まで貫通するビアを備え、
前記第1主面上で前記ビアを囲む領域に前記導電性の配線パターンからなるビア接続パターンが形成されており、
前記ビア接続パターンの外縁部が、前記絶縁膜で覆われたことを特徴とする請求項1または2に記載のプリント配線基板。 - 前記ビア接続パターンの前記外縁部は前記ビアの上縁を内周とする環状のパターンを構成することを特徴とする請求項3に記載のプリント配線基板。
- 前記引き出し線の引き出し線幅は、前記引き出し線と前記部品実装パターン又はビア接続パターンとの接続部に近づくにつれて前記引き出し線幅が広くなることを特徴とする請求項3または4に記載のプリント配線基板。
- 前記絶縁膜はソルダーレジストであることを特徴とする請求項1から5のいずれか1項に記載のプリント配線基板。
- 絶縁性基板と、
前記絶縁性基板の第1主面から前記第1主面に対向する第2主面まで貫通するビアと、
前記絶縁性基板上に形成され、前記第1主面上で前記ビアを囲む領域に形成されたビア接続パターンを含む、導電性の配線パターンと、
前記配線パターン上を覆う絶縁膜と、を備え、
前記ビア接続パターンの外縁部が、前記絶縁膜で覆われたことを特徴とするプリント配線基板。 - 絶縁性基板と、
前記絶縁性基板上に形成され、素子搭載用の部品実装パターンと前記部品実装パターンに接続された引き出し線とを有する導電性の配線パターンと、
前記部品実装パターン上の素子搭載部に前記部品実装パターンよりも小さい開口を有し、前記配線パターン上を覆う絶縁膜と、を備え、
前記引き出し線は、前記部品実装パターンとの接続部で引き出し線幅より広い幅広部を介して前記部品実装パターンに接続されたことを特徴とするプリント配線基板。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2016/077337 WO2018051473A1 (ja) | 2016-09-15 | 2016-09-15 | プリント配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2018051473A1 true JPWO2018051473A1 (ja) | 2018-09-13 |
Family
ID=61619379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017560631A Pending JPWO2018051473A1 (ja) | 2016-09-15 | 2016-09-15 | プリント配線基板 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2018051473A1 (ja) |
WO (1) | WO2018051473A1 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09135070A (ja) * | 1995-11-08 | 1997-05-20 | Matsushita Electric Ind Co Ltd | プリント基板 |
JP2002299807A (ja) * | 2001-03-30 | 2002-10-11 | Seiko Epson Corp | 回路基板及びその製造方法 |
JP2004319692A (ja) * | 2003-04-15 | 2004-11-11 | Mitsubishi Electric Corp | 電子回路基板 |
JP2009170474A (ja) * | 2008-01-10 | 2009-07-30 | Seiko Instruments Inc | 回路基板とその製造方法および電子機器 |
JP2014192491A (ja) * | 2013-03-28 | 2014-10-06 | Kyocera Corp | 配線基板 |
-
2016
- 2016-09-15 JP JP2017560631A patent/JPWO2018051473A1/ja active Pending
- 2016-09-15 WO PCT/JP2016/077337 patent/WO2018051473A1/ja active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09135070A (ja) * | 1995-11-08 | 1997-05-20 | Matsushita Electric Ind Co Ltd | プリント基板 |
JP2002299807A (ja) * | 2001-03-30 | 2002-10-11 | Seiko Epson Corp | 回路基板及びその製造方法 |
JP2004319692A (ja) * | 2003-04-15 | 2004-11-11 | Mitsubishi Electric Corp | 電子回路基板 |
JP2009170474A (ja) * | 2008-01-10 | 2009-07-30 | Seiko Instruments Inc | 回路基板とその製造方法および電子機器 |
JP2014192491A (ja) * | 2013-03-28 | 2014-10-06 | Kyocera Corp | 配線基板 |
Also Published As
Publication number | Publication date |
---|---|
WO2018051473A1 (ja) | 2018-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7005750B2 (en) | Substrate with reinforced contact pad structure | |
TWI430724B (zh) | 配線電路基板與電子零件之連接構造 | |
JP4068635B2 (ja) | 配線基板 | |
US10375816B2 (en) | Printed-circuit board, printed-wiring board, and electronic apparatus | |
US7183660B2 (en) | Tape circuit substrate and semicondutor chip package using the same | |
US11222791B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
JP2007208209A (ja) | 半導体装置及びその製造方法 | |
JP5165190B2 (ja) | 半導体装置及びその製造方法 | |
TWI453870B (zh) | 配線電路基板及其製造方法 | |
JP2006351766A (ja) | 半導体装置及びその製造方法 | |
TWI566352B (zh) | 封裝基板及封裝件 | |
JP5627097B2 (ja) | 配線基板 | |
WO2018051473A1 (ja) | プリント配線基板 | |
JP4693855B2 (ja) | 半導体パッケージ及びその製造方法 | |
US20230098947A1 (en) | Wiring circuit board | |
JP2018125370A (ja) | 電子装置 | |
JP5372235B2 (ja) | 半導体装置および半導体装置実装体 | |
KR100350424B1 (ko) | 반도체소자 | |
JP2005085807A (ja) | 配線基板およびその製造方法、電気光学装置、電子機器 | |
JPWO2009090896A1 (ja) | 電子部品 | |
JP2007027341A (ja) | プリント配線板および電子部品実装構造 | |
TWI797049B (zh) | 軟性電路基板之線路結構 | |
KR101000573B1 (ko) | 반도체 패키지 실장용 인쇄회로기판 | |
JP2007116039A (ja) | 回路基板 | |
TW202415152A (zh) | 軟性電路基板之線路結構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180612 |